JP2004317910A - 液晶表示装置における信号伝送回路 - Google Patents
液晶表示装置における信号伝送回路 Download PDFInfo
- Publication number
- JP2004317910A JP2004317910A JP2003113706A JP2003113706A JP2004317910A JP 2004317910 A JP2004317910 A JP 2004317910A JP 2003113706 A JP2003113706 A JP 2003113706A JP 2003113706 A JP2003113706 A JP 2003113706A JP 2004317910 A JP2004317910 A JP 2004317910A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- potential
- mos transistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】ガラス基板上のアルミ配線のような高い抵抗値を持つ配線であっても、配線領域や消費電力を増やすことなく、高速に信号伝送が可能な液晶表示装置における信号伝送回路を提供する。
【解決手段】トランスミッタ回路に備える電圧振幅制御機能とレシーバ回路に備える反転バッファとによって、伝送配線における信号の電圧振幅を低下させ、レシーバ回路からの出力信号のデューティに応じてバイアス電位を変動させる機能を有するバイアス回路を備え、そのバイアス電位に応じて入力された伝送信号が増幅されてなる信号を生成する回路をレシーバ回路は備え、その生成した信号を用いてレシーバ回路が備える波形生成回路の出力を制御することで、伝送信号の電位変動に応じた出力信号がレシーバ回路から出力される。
【選択図】 図１
【解決手段】トランスミッタ回路に備える電圧振幅制御機能とレシーバ回路に備える反転バッファとによって、伝送配線における信号の電圧振幅を低下させ、レシーバ回路からの出力信号のデューティに応じてバイアス電位を変動させる機能を有するバイアス回路を備え、そのバイアス電位に応じて入力された伝送信号が増幅されてなる信号を生成する回路をレシーバ回路は備え、その生成した信号を用いてレシーバ回路が備える波形生成回路の出力を制御することで、伝送信号の電位変動に応じた出力信号がレシーバ回路から出力される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置における信号伝送装置に関するものである。更に詳述すれば、本発明は、ガラス基板上に高い抵抗値を持つ配線であっても高速信号伝送を可能とした液晶表示装置の信号伝送回路に関するものである。
【従来の技術】
【０００２】
近年、液晶表示装置について、コストダウンを目的としてＣＯＧ（Ｃｈｉｐｓ Ｏｎ Ｇｌａｓｓ）化若しくはＳＯＧ（Ｓｙｓｔｅｍ Ｏｎ Ｇｌａｓｓ）化が進んでいる。同時に、信号伝達手段の一方法として、ガラス基板上にアルミ配線を設け、タイミングコントローラからＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：液晶表示装置）ドライバＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：大規模集積回路）間若しくはＬＣＤドライバＬＳＩからＬＣＤドライバＬＳＩ間をカスケードに接続する方法が検討されている。
【０００３】
図５は、ガラス基板上にアルミ配線を設けて、ＬＣＤドライバＬＳＩ間をカスケードに接続している様子を示したものである。同時に、液晶表示装置における信号伝送回路の適用範囲を示す概念図でもある。図５に示すように、ＬＣＤ表示パネルに複数のＬＣＤドライバＬＳＩが形成され、それらが信号伝送路により相互に接続されている構成である。尚、ＬＣＤドライバＬＳＩでＲｘ、Ｔｘとあるのは、それぞれレシーバ回路、トランスミッタ回路を表す。
【０００４】
信号伝送路は、液晶表示装置の高精細化、大画面化に伴って、多量のデータを転送する必要があるため、近年、高速に信号を伝送することが要求されている。
【０００５】
図６は、従来からある信号伝送回路の代表例の一つであるＣＭＯＳ回路構成である。ＣＯＭＳとは、Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の略であって相補型金属酸化物半導体である。
【０００６】
この信号伝送回路は、トランスミッタ回路と信号伝送路とレシーバ回路とから構成される。トランスミッタ回路とレシーバ回路はＣＭＯＳ回路で構成される。
【０００７】
トランスミッタ回路は、ＣＭＯＳ回路構成、即ち一個のｐ型ＭＯＳトランジスタと一個のｎ型ＭＯＳトランジスタとから構成される。前記ｐ型ＭＯＳトランジスタＭ１のソースは電源電圧端子ＶＤＤに接続され、前記ｐ型ＭＯＳトランジスタＭ１のゲートは入力端子ＩＮに接続され、前記ｐ型ＭＯＳトランジスタＭ１のドレインは前記ｎ型ＭＯＳトランジスタＭ２のドレイン及び信号伝送路に接続され、前記ｎ型ＭＯＳトランジスタＭ２のゲートは前記入力端子ＩＮに接続され、前記ｎ型ＭＯＳトランジスタＭ２のソースはＧＮＤ端子に接続されている。
【０００８】
前記レシーバ回路も同様に、一個のｐ型ＭＯＳトランジスタと一個のｎ型ＭＯＳトランジスタとから構成される。前記ｐ型ＭＯＳトランジスタＭ３のソースは電源電圧端子ＶＤＤに接続され、前記ｐ型ＭＯＳトランジスタＭ３のゲートは信号伝送路に接続され、前記ｐ型ＭＯＳトランジスタＭ３のドレインは前記ｎ型ＭＯＳトランジスタＭ２のドレイン及び出力端子に接続され、前記ｎ型ＭＯＳトランジスタＭ２のゲートは前記信号伝送路に接続され、前記ｎ型ＭＯＳトランジスタＭ２のソースはＧＮＤ端子に接続されている。ここで、Ｒは信号伝送路の配線抵抗を、ＣＰ１はトランスミッタ回路の入力寄生容量を、ＣＰ２はレシーバ回路の出力寄生容量を表す。
【０００９】
図６の回路の動作を説明する。入力端子ＩＮがＧＮＤ端子と同レベルになった場合、ｐ型ＭＯＳトランジスタＭ１はオンに、ｎ型ＭＯＳトランジスタＭ２はオフになり、トランスミッタ回路の出力は電源電圧ＶＤＤと同じになる。入力端子ＩＮに入力信号が印加されると、ｐ型ＭＯＳトランジスタＭ１はオフに、ｎ型ＭＯＳトランジスタＭ２はオンになり、トランスミッタ回路の出力はＧＮＤ端子と同じレベルになる。このように、トランスミッタ回路は入力信号を反転して電源電圧ＶＤＤの振幅信号に変換して信号伝送路に入力する。信号伝送路からの出力信号を受けるレシーバ回路の動作も同様であって、その結果、トランスミッタ回路の入力端子ＩＮに入力された信号がレシーバ回路の出力端子ＯＵＴに伝送されることとなる。
【００１０】
トランスミッタ回路及びレシーバ回路の消費電力をＰ、動作周波数をｆ、電源電圧をＶ、ＣＭＯＳ回路のトランスミッタ回路若しくはレシーバ回路の入力寄生容量若しくは出力寄生容量をＣＰとすると、Ｐ∝ｆ・ＣＰ・Ｖ２で表されるので、ＣＭＯＳ回路構成の信号伝送回路には高速化と低消費電力化にトレードオフの関係があるという欠点がある。
【００１１】
図７は、別の信号伝送回路の一つである、ＲＳＤＳ（Ｒｅｄｕｃｅｄ Ｓｗｉｎｇ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式を示す。これは、米国ＮＳ社準拠のインターフェィスを意味する。この信号伝送回路は差動で「Ｈ」レベルと「Ｌ」レベルを出力するトランスミッタ回路と、配線の終端に接続される終端抵抗と、電圧コンパレータによるレシーバ回路とで構成される。ＩＮは入力端子、ＩＮＢは反転入力端子、Ｒ１及びＲ１Ｂは信号伝送路の配線抵抗、ＲＳは終端抵抗、ＯＵＴはレシーバ回路の出力端子である。
【００１２】
図８は、配線抵抗Ｒ１を接続するトランスミッタ回路出力＋端子とレシーバ回路入力＋端子の動作波形を示す。横軸は時間、縦軸は電圧である。以下に動作を説明する。トランスミッタ回路の入力ＩＮに「Ｌ」レベル信号、ＩＮＢに「Ｈ」レベル信号を与えると、Ｒ１Ｂを接続するトランスミッタ回路出力−端子から、伝送路Ｒ１Ｂ、終端抵抗ＲＳ、伝送路Ｒ１、Ｒ１を接続するトランスミッタ回路出力＋端子へ電流が流れ、終端抵抗ＲＳには電位が発生するため、配線抵抗Ｒ１を接続するレシーバ入力＋端子の電位は「Ｌ」レベルとなる。次に、信号が反転すると、Ｒ１を接続するトランスミッタ回路出力＋端子から、伝送路Ｒ１、終端抵抗ＲＳ、伝送路Ｒ１Ｂ、Ｒ１Ｂを接続するトランスミッタ回路出力−端子へ電流が流れて、終端抵抗ＲＳには電位が発生するため、配線抵抗Ｒ１を接続するレシーバ入力＋端子の電位は「Ｈ」レベルとなる。しかしながら、高い周波数領域の場合では、レシーバ回路入力＋端子の電位は「Ｈ」レベルまで到達できない。更に、ＲＳＤＳは、トランスミッタ回路で２．０ｍＡ、レシーバ回路にも数１００μＡ必要であり、消費電力が大きいうえに、信号１本あたり２本の配線が必要になるという欠点がある。
【００１３】
図９は、更に別の信号伝送回路の一つとして、特許文献１の伝送回路を示す。この特許文献１では、「従来のＣＭＯＳインバータ対を利用した回路では、伝送線路上の信号振幅が大きくなるので、伝送線路の寄生容量を充放電する時間が長くかかり高速動作が困難である。また、従来のプリチャージ型回路では、伝送線路上の信号振幅を小さくして高速動作が可能であるが、直流電力を消費するので消費電力が大きくなるという問題と、小信号振幅で信号伝送し、高感度領域までプリチャージした受信回路を利用するためにノイズに弱いという問題」に対して、「第１のドレインを第１の接続点に接続し、第１のゲートを第１のスイッチ手段を介して第１の入力端子に接続し、第１のソースを第１の負の電源に接続した第１のＮ型ＭＯＳトランジスタと、第１の接続点と第２の接続点を接続する第１の伝送線路と、第１の接続点あるいは第２の接続点あるいは第１の伝送線路の途中に接続されていて第１の伝送線路を電圧Ｖ１に昇圧する第１のプリチャージ手段と、第２のドレインを第３の接続点に接続し、第２のゲートを第１のバイアス手段に接続し、第２のソースを第２の接続点に接続し、閾値電圧がＶｔｈである第２のＮ型ＭＯＳトランジスタと、第３の接続点と第１の正の電源を接続する第２のスイッチ手段と、第３の接続点と第１の出力端子の間に接続した第１のインバータ回路と、からなり、第１のスイッチ手段をオフ、第２のスイッチ手段をオン、第１のバイアス手段により第２のゲートに第２のＮ型ＭＯＳトランジスタをオフする電圧を印加して、第１の伝送線路のプリチャージを行い、第１のスイッチ手段をオン、第３のスイッチ手段をオフ、第１のバイアス手段により第２のゲートを（Ｖ１＋Ｖｔｈ）より低い電圧Ｖ２を印加して、第１の入力信号から第１の出力端子へ信号を伝送する。また、第１の入力端子にローレベルが入力されている場合は、第１の伝送線路をプリチャージする。さらに、第１のプリチャージ手段を第１の伝送線路の少なくとも２個所以上に分散して備える」と言った解決手段が開示されている。
【００１４】
以下に、この回路の動作を簡単に説明する。ＩＮ１からのＤＡＴＡを入力する前にＮ３電位が「Ｈ」レベルになるようにプリチャージを行う。プリチャージ完了後、ＩＮ１からデータを入力する。「Ｈ」信号の伝送時は、Ｎ３電位が変化しないから「Ｈ」レベルとなる。一方、「Ｌ」信号の伝送時は、Ｔｒ１がオンし、Ｎ３電位が「Ｌ」レベルになる。レシーバ回路側の入力が「Ｌ」レベルになるとＴｒ２がオフし、不要な電流は流れない。しかしながら、プリチャージのためのＣＬＫが必要であること、制御回路が複雑であること、という欠点がある。
【００１５】
更に、以上の３種類の信号伝送回路では、ガラス基板上のアルミ配線は数１００Ωであり、ＬＣＤドライバＬＳＩの入力寄生容量もしくは出力寄生容量は３〜４ｐＦであるため、ＲＣの時定数による波形なまりが影響を及ぼし、２００ＭＨｚ以上のような高周波領域での信号伝送ができないという欠点がある。
【００１６】
【特許文献１】
特開２００１−１５６１８０号公報
【００１７】
【発明が解決しようとする課題】
本発明は、以上のような従来技術の信号伝送回路の問題点を解決し、ガラス基板上のアルミ配線のような高い抵抗値を持つ配線であっても、配線領域や消費電力を増やすことなく、高速で信号伝送が可能な液晶表示装置における信号伝送回路を提供することを解決の課題とするものである。
【００１８】
【課題を解決するための手段】
前記課題を解決するために提供される本願第一の発明に係る液晶表示装置用信号伝送回路は、出力端子での振幅電圧を制御する機能を備え、その出力端子は第一の伝送配線の入力端子に接続される第一のトランスミッタ回路と、伝送配線の出力端子から出力される信号を入力端子に入力し、電位調整用入力端子に入力される電位変動に応じて入力端子の電位を変動させて出力する電位調整回路と、その電位調整回路からの出力信号を制御入力端子に入力し、この制御入力端子の電位に応じて出力端子の電位を第一の電位或いは第二の電位とする波形生成回路と、その波形生成回路の後段に縦列に接続されて波形生成回路の出力信号を反転させる反転バッファとを備える第一のレシーバ回路と、反転バッファからの出力信号を入力し、その出力信号のデューティに応じて充放電の時間比が変動することで実効的な充放電電圧が変動する容量を備え、この容量の一端は出力端子に接続され、その出力端子は前記電位調整回路の電位調整用入力端子に接続されるバイアス回路とを備える。
第一のトランスミッタ回路の振幅電圧を制御する機能によって、第一のトランスミッタ回路から出力される信号の振幅電圧には上限が設定される。また、第一のレシーバ回路の反転バッファによって、伝送配線を伝達する高周波信号は波形の立ち上がりに遅れが発生する。このため、伝送配線を伝達する信号の電圧振幅が抑制される。伝送配線における消費電力は信号の電圧振幅の２乗に比例するので、係る構成によって伝送配線での信号伝送に由来する消費電力が抑制される。
また、伝送された電圧振幅が少ない信号は、電位調整回路によって増幅され、波形生成回路の入力として適切な信号に調整される。この調整はバイアス回路が出力するバイアス電圧によって行われるが、このバイアス電圧はレシーバ回路の出力信号のデューティに応じて変動するようにバイアス回路は構成されている。このため、レシーバ回路の出力信号が設計上規定される所定のデューティになるようにバイアス電圧が自律的に制御される。
すなわち、トランスミッタ回路に入力された信号は伝送配線での消費電力が少ない信号に変換されてレシーバ回路へと伝送され、その信号は適切に調整されてレシーバ回路から所定のデューティを有する信号が所定の電圧振幅で出力されることとなる。従って、係る構成を備える信号伝送回路を用いることで、高周波信号であっても低消費電力で適切な信号伝送が可能となる。
【００１９】
また、本願第二の発明に係る液晶表示装置用信号伝送回路は本願第一の発明に係る信号伝送回路であって、バイアス回路は、反転バッファからの出力信号のデューティの増大に応じて充電時間を増大させ、容量の実効的な放電電圧の低下を抑制する機能を有し、電位調整回路は、容量の実効的な放電電位の低下による電位調整用入力端子の電位低下に応じて、出力端子の電位と入力端子の電位との差を増大させる機能を有する。
係る構成を備えることで、トランスミッタ回路への高周波信号入力を開始すると、信号入力開始前に充電が完了していたバイアス回路の容量は放電を開始し、そのため出力されるバイアス電圧が徐々に低下する。レシーバ回路に伝送された信号に対してバイアス電圧の低下によって上昇する所定の電圧が重畳された信号がレシーバ回路に生成され、その信号の電位が波形生成回路のスイッチング電位に達することで第一のレシーバ回路からも高周波信号が出力されるようになる。第一のレシーバ回路から出力される信号のデューティが増加すると、バイアス回路が備える容量における充電時間が相対的に長くなり、バイアス電圧の低下傾向が抑制される。バイアス電圧の低下傾向が抑制されると、第一のレシーバ回路に伝送された信号に重畳する電圧の上昇傾向も抑制されるので、デューティの変動も抑制され、最終的には、第一のレシーバ回路からの出力信号のデューティが所定の値になることでバイアス電圧は一定となる。このため、第一のレシーバ回路に伝送された信号の電圧振幅が少なくても、その信号の周波数で所定のデューティの信号がレシーバ回路から出力される。従って、トランスミッタ回路に入力された信号と同一の周波数の信号がレシーバ回路から出力される。
【００２０】
また、本願第三の発明に係る液晶表示装置用信号伝送回路は本願第一又は第二の発明に係る信号伝送回路であって、第一のトランスミッタ回路は、一個のｐ型ＭＯＳトランジスタと一個のｎ型ＭＯＳトランジスタとからなるインバータ回路を有し、そのインバータ回路の出力端子とＭＯＳトランジスタの少なくとも一方のドレインとの間に抵抗調整機能を有するＭＯＳトランジスタが配置される。
係る構成を備えることで、抵抗調整機能を有するＭＯＳトランジスタの実効的な抵抗値に応じて第一のトランスミッタ回路の出力信号における最大電圧振幅が抑制される。このため、伝送配線における消費電力が抑制される。
【００２１】
また、本願第四の発明に係る液晶表示装置用信号伝送回路は本願第一から第三のいずれかの発明に係る信号伝送回路であって、第一のレシーバ回路が備える電位調整回路は第一のｎ型ＭＯＳトランジスタを備え、その第一のｎ型ＭＯＳトランジスタは、バイアス回路の出力端子がゲートに接続され、伝送配線の出力端子及び定電圧電源の一方の出力端子がドレインに接続され、波形生成回路の制御入力端子がソースに接続され、波形生成回路の制御入力端子は、抵抗として機能するＭＯＳトランジスタを介して定電圧電源の他方の出力端子と接続する。
係る構成を備えることで、バイアス回路からのバイアス電位が低下すると第一のｎ型ＭＯＳトランジスタの実効的な抵抗値が上昇し、その結果第一のｎ型ＭＯＳトランジスタに直列に接続されるＭＯＳトランジスタ（抵抗値として機能している）との間に設定されるノードの電位が上昇する。このＭＯＳトランジスタ間のノードは波形生成回路の制御入力に接続されるので、バイアス電位の低下によって波形生成回路の制御入力に入力される電位が上昇する構成が実現される。
【００２２】
また、本願第五の発明に係る液晶表示装置用信号伝送回路は本願第一から第四のいずれかの発明に係る信号伝送回路であって、第一のレシーバ回路は第二のｎ型ＭＯＳトランジスタを備え、この第二のｎ型ＭＯＳトランジスタは、定電圧電源の他方の出力端子がソースに接続され、第一の伝送配線の出力端子と前記第１のｎ型ＭＯＳトランジスタのドレインとがドレインに接続され、電位調整可能な電源の出力端子にゲートは接続されて、第一のレシーバ回路の定電流源をなす。係る構成を備えることで、レシーバ回路に過剰な電流が流れることが防止され、レシーバ回路での低消費電力が実現される。
【００２３】
また、本願第六の発明に係る液晶表示装置用信号伝送回路は本願第一から第五のいずれかの発明に係る信号伝送回路であって、バイアス回路は二個のＭＯＳトランジスタを備え、その二個のＭＯＳトランジスタのうち、第一のＭＯＳトランジスタのゲートには第一のレシーバ回路の出力端子が接続され、第二のＭＯＳトランジスタのゲートには第一のレシーバ回路の出力端子が信号反転回路を介して接続され、第一或いは第二のＭＯＳトランジスタのいずれか一方をスイッチとして容量の放電が制御され、他方のＭＯＳトランジスタをスイッチとして容量の充電が制御される。
係る構成を備えることで、第一のレシーバ回路の出力信号のデューティに応じてバイアス回路における容量の充放電の時間比が変動する構成が実現される。
【００２４】
また、本願第七の発明に係る液晶表示装置用信号伝送回路は本願第一から第六のいずれかの発明に係る信号伝送回路であって、第一のトランスミッタ回路と同一のディメンジョン及び同一のレイアウトを備える第二のトランスミッタ回路と、第一のレシーバ回路と同一のディメンジョン及び同一のレイアウトを備える第二のレシーバ回路とを備え、第二のトランスミッタ回路と第二のレシーバ回路とは第二の伝送配線を介して接続され、第二のレシーバ回路が備える電位調整回路の電位調整用入力端子にはバイアス回路の出力端子が接続され、第一のトランスミッタ回路にはクロック信号が入力され、第二のトランスミッタ回路にはデータ信号が入力される。
係る構成を備えることで、クロック信号の伝送回路に基づいて設定されたバイアス電圧がデータ信号を伝送する伝送回路にも印加される。上記のごとくクロック信号伝送用の回路とデータ信号伝送用の回路との構成が同一である場合には、クロック伝送用の回路で決定されたバイアス電圧を用いても、伝送されたデータ信号はデータ信号伝送用の回路における波形生成回路のスイッチングを適切に行うことができるように調整される。このため、バイアス回路をデータ信号伝送回路用に別に用意する必要がない。また、本発明では、レシーバ回路に入力する伝送信号の特性が定常的であることを前提として、波形生成回路の制御入力の電位設定をするためのフィードバックループをレシーバ回路とバイアス回路とで実行する。このため、データ信号よりも信号特性の経時変化が少ないクロック信号の方がより適切にバイアス電圧の設定できる。さらに、係る構成では、クロック信号用伝送配線とデータ信号用伝送配線とでは配線抵抗の相対誤差が少なければ、基板ごとに伝送配線の絶対値が変動しても各基板ごとに適切なバイアス電圧が自律的に設定される。従って、高周波信号を低消費電力で伝送する伝送回路が比較的簡便に構成される。
【００２５】
また、本願第八の発明に係る液晶表示装置用信号伝送回路は本願第一から第六のいずれかの発明に係る信号伝送回路であって、第一のトランスミッタ回路と同一のディメンジョン及び同一のレイアウトを備える複数のトランスミッタ回路と、第一のレシーバ回路と同一のディメンジョン及び同一のレイアウトを備える複数のレシーバ回路とを備え、複数のトランスミッタ回路のそれぞれは、複数のレシーバ回路の一つと伝送配線を介して接続され、複数のレシーバ回路が備える電位調整回路の電位調整用入力端子のそれぞれにはバイアス回路の出力端子が接続され、第一のトランスミッタ回路にはクロック信号が入力され、複数のトランスミッタ回路にはデータ信号が入力される。
係る構成を備えることで、複数のデータ信号の伝送回路にとって適切なバイアス電圧を一つのクロック信号用の伝送回路で設定することとなり、回路の構成が簡略化される。
【００２６】
【発明の実施の形態】
以下、発明の実施の形態を実施例に基づき、かつ添付図を参照しつつ詳細に説明する。
【００２７】
＜実施例１＞
実施例１の液晶表示装置の信号伝送回路は、電圧振幅制御機能を備え、ＧＮＤ端子レベルを基準にして動作するように構成して成るトランスミッタ回路０、１と、電流と電圧振幅の制御機能を備え、該制御機能の調整のための定電流源バイアス入力端子と定電流源回路とを備え、ＧＮＤ端子レベルを基準にして動作するように構成して成るレシーバ回路０、１と、差動入力回路を備え、該差動入力回路のうちの一方の入力端子にＣＬＫ信号レシーバ回路の出力信号を入力し、他方の入力端子には前記ＣＬＫ信号レシーバ回路の反転出力信号を入力し、出力端子にはコンデンサを接続し、前記ＣＬＫ信号レシーバ回路の出力信号に応じて前記出力端子に接続したコンデンサを充放電する機能を備え、更に前記出力端子を前記ＣＬＫ信号レシーバ回路及びＤＡＴＡ信号レシーバ回路のバイアス入力端子に接続し、ＧＮＤ端子レベルを基準にして動作するように構成して成るバイアス回路と、から構成して成る。
【００２８】
ここでは、クロックをＣＬＫ、データをＤＡＴＡと表記している。また、ＧＮＤとはＧｒｏｕｎｄの簡略語であって接地、或いはアースの意味である。
【００２９】
即ち、信号伝送回路は４ブロックから構成される。トランスミッタ回路０はＣＬＫ信号を送信するブロックであり、レシーバ回路０はＣＬＫ信号を受信するブロックである。トランスミッタ回路１はＤＡＴＡ信号を送信するブロックであり、レシーバ回路１はＤＡＴＡ信号を受信するブロックである。バイアス回路は信号伝送回路の全てのレシーバ回路に最適なバイアス電圧を供給するブロックである。
【００３０】
前記トランスミッタ回路０、１は、電圧振幅制御機能を備え、ＧＮＤ端子レベルを基準にして動作するように構成した。
【００３１】
即ち、前記トランスミッタ回路０、１は、一個のｐ型ＭＯＳトランジスタと二個のｎ型ＭＯＳトランジスタとから成り、前記ｐ型ＭＯＳトランジスタのソースは電源電圧端子ＶＤＤに接続し、前記ｐ型ＭＯＳトランジスタのゲートはＣＬＫ信号入力端子に接続し、前記ｐ型ＭＯＳトランジスタのドレインは前記第一のｎ型ＭＯＳトランジスタのソースに接続し、前記第一のｎ型ＭＯＳトランジスタのゲートは電圧振幅制限バイアス入力端子に接続し、前記第一のｎ型ＭＯＳトランジスタのドレインは前記第二のｎ型ＭＯＳトランジスタのドレイン及び信号伝送路に接続し、前記第二のｎ型ＭＯＳトランジスタのゲートは前記ＣＬＫ信号入力端子に接続し、前記第二のｎ型ＭＯＳトランジスタのソースはＧＮＤ端子に接続して構成した。
【００３２】
前記レシーバ回路０、１は、電流と電圧振幅の制御機能を備え、その調整のための定電流源バイアス入力端子と定電流源回路とを備え、ＧＮＤ端子レベルを基準にして動作するように構成した。
【００３３】
即ち、前記レシーバ回路０、１は、一個のｐ型ＭＯＳトランジスタと二個のｎ型ＭＯＳトランジスタと二個の反転バッファとから成り、前記ｐ型ＭＯＳトランジスタのソースは電源電圧端子に接続し、前記ｐ型ＭＯＳトランジスタのゲートと前記ｐ型ＭＯＳトランジスタのソースとは前記二個の反転バッファを縦列に接続したその入力側のノードに接続し、前記第一のｎ型ＭＯＳトランジスタのソースは前記ノードに接続し、前記第一のｎ型ＭＯＳトランジスタのゲートは前記バイアス回路の出力端子に接続し、前記第一のｎ型ＭＯＳトランジスタのドレインは前記第二のｎ型ＭＯＳトランジスタのドレイン及び前記信号伝送路とに接続し、前記第二のｎ型ＭＯＳトランジスタのゲートは前記定電流源バイアス入力端子に接続し、前記第二のｎ型ＭＯＳトランジスタのソースはＧＮＤ端子に接続し、前記二個の反転バッファを縦列に接続したその出力はレシーバ回路出力端子に接続して構成した。尚、ＣＬＫ信号用レシーバ回路の場合には、該反転バッファの出力を前記バイアス回路の入力端子に接続した。
【００３４】
ここで、Ｒ０及びＲ１は、ＬＣＤパネルのガラス基板上アルミ配線抵抗を示し、抵抗値は現在のプロセスでは一般的には数１００Ωである。ＣＰ１及びＣＰ１０１はトランスミッタ回路の出力寄生容量、ＣＰ２及びＣＰ１０２はレシーバ回路の入力寄生容量を示し、容量値は３〜４ｐＦである。
【００３５】
前記トランスミッタ回路０とトランスミッタ回路１は同じディメンジョン、同じレイアウトに構成した。レシーバ回路０とレシーバ回路１も同じディメンジョン、同じレイアウトで構成した。そして、トランスミッタ回路のＭＯＳトランジスタＭ２とＭ１０２のゲートには同じ電圧ＶＢ１を、レシーバ回路のＭＯＳトランジスタＭ６とＭ１０６のゲートには同じ電圧ＶＢ２を供給した。
【００３６】
更に、前記トランスミッタ回路のＭＯＳトランジスタＭ１とＭ３、若しくはＭ１０１とＭ１０３とは相補的にオンするように構成した。レシーバ回路のＭＯＳトランジスタＭ６若しくはＭ１０６は、そのゲートに適当な電圧ＶＢ２を供給することで定電流源を構成した。トランスミッタ回路のＭＯＳトランジスタＭ２若しくはＭ１０２は、そのゲートに適当な電圧ＶＢ１を供給することで、「Ｈ」レベルを電源電圧ＶＤＤ以下、例えば１Ｖ程度に電圧を制限するように構成した。但し、正確に言えば、「Ｈ」レベルはトランスミッタ回路０とレシーバ回路０（若しくはトランスミッタ回路１とレシーバ回路１）の両方の作用で決定されることとなる。レシーバ回路のＭＯＳトランジスタＭ５若しくはＭ１０５は電子スイッチを構成し、ノードＮ２若しくはＮ１０２の電位は電源電圧ＶＤＤ付近若しくはＧＮＤ端子レベル付近とする。そして、レシーバ回路のＭＯＳトランジスタＭ４とＭ５若しくはＭ１０４とＭ１０５は、電流制限の役割も有しており、数ｋΩで構成した。反転バファＩＮＶ１及びＩＮＶ１０１は主に波形生成且つ反転バッファＩＮＶ２及びＩＮＶ１０２のゲート容量の充放電駆動を行なうように構成され、ＩＮＶ２及びＩＮＶ１０２は反転出力用のバッファとして用いた。
【００３７】
前記バイアス回路は、差動入力回路を備え、該差動入力回路のうちの一方の入力端子にＣＬＫ信号レシーバ回路の出力信号を入力し、他方の入力端子には前記ＣＬＫ信号レシーバ回路の反転出力信号を入力し、出力端子にはコンデンサを接続し、前記ＣＬＫ信号レシーバ回路の出力信号に応じて前記出力端子に接続したコンデンサを充放電する機能を備え、更に前記出力端子を前記ＣＬＫ信号レシーバ回路及びＤＡＴＡ信号レシーバ回路のバイアス入力端子に接続し、ＧＮＤ端子レベルを基準にして動作するように構成した。
【００３８】
前記バイアス回路の差動入力回路は、二個のｐ型ＭＯＳトランジスタと一個の反転バッファとから成り、前記第一のｐ型ＭＯＳトランジスタのゲートを前記差動入力回路の一方の入力端とし、前記第二のｐ型ＭＯＳトランジスタのゲートに前記反転バッファを接続して前記差動入力回路の他方の入力端として構成した。
【００３９】
前記バイアス回路の入力端には、前記ＣＬＫ信号のレシーバ回路０の出力ＯＵＴＣＬＫに接続した。そして、前述のように、その入力の反転信号を得るようにＩＮＶ１１を構成し、バイアス回路のＭＯＳトランジスタＭ１２がオンするときはコンデンサＣ１１の充電を、Ｍ１１がオンするときは、バイアス回路のＭＯＳトランジスタＭ１３とＭ１４とを介してＣ１１に蓄積された電荷を放電するように回路を構成した。デューティ＝５０％を得るために、Ｍ１１とＭ１２は同じディメンジョン、同じレイアウトにし、また、Ｍ１３とＭ１４も同じディメンジョン、同じレイアウトで構成した。尚、バイアス回路のＭＯＳトランジスタＭ１５は電子スイッチとして構成し、レシーバ回路０が高周波で自己発振することを防いでいる。
【００４０】
更に、前記バイアス回路は１つのみで、ＣＬＫ信号のレシーバ回路０のバイアス入力のほか、ＤＡＴＡ信号のレシーバ回路１のバイアス入力にもバイアス回路の出力ＯＵＴＢＩＡＳを供給するように構成した。
【００４１】
以下、回路動作の説明を行なう。ＣＬＫ信号伝送の動作波形を図２に、ＤＡＴＡ信号伝送の動作波形を図３に示す。何れも横軸は時間（ｓｅｃ）で、縦軸は電圧（Ｖ）である。図２及び図３の動作波形は、電源電圧ＶＤＤ＝２．５Ｖ、周波数ｆ＝２５０ＭＨｚ、ＬＣＤパネルのガラス基板上アルミ配線抵抗Ｒ０及びＲ
＝１００Ωの結果である。
【００４２】
まず、ＣＬＫ信号の伝送を行なう。最初、ＩＮＣＬＫに「Ｌ」レベルを与えたときの初期電圧は、トランスミッタ回路０の出力およびレシーバ回路０の入力はＯＵＴＢＩＡＳからＭＯＳトランジスタのＶｇｓ分だけ下がった電圧で「Ｈ」レベルを出力する。例えば、ＶＢ１＝２．０Ｖで、トランスミッタ回路０の出力電圧＝１．２Ｖとなる。このとき、レシーバ回路０のＮ１電位は電源電圧ＶＤＤ付近であり、従って、レシーバ回路０の出力、即ち、ＯＵＴＣＬＫは「Ｈ」レベルを出力する。そして、バイアス回路のＭＯＳトランジスタＭ１１はオフ、Ｍ１２がオンすることで、ＯＵＴＢＩＡＳに接続された容量Ｃ１１には電源電圧ＶＤＤまで電荷が蓄積される。つまり、ＯＵＴＢＩＡＳは電源電圧ＶＤＤ電位となる。
【００４３】
次に、ＩＮＣＬＫにデューティ５０％の信号を与えると、バイアス回路の位相調整機能が作用し、ＯＵＴＢＩＡＳは電源電圧ＶＤＤから徐々に電位が下がる。そして、レシーバ回路０の出力、即ち、ＯＵＴＣＬＫが、デューティ５０％で出力できるようになるまで、ＯＵＴＢＩＡＳの電位は下がる。その後は、ＯＵＴＣ ＬＫがデューティ５０％で出力が維持できるようにＯＵＴＢＩＡＳの電位が追従する。ここで、電圧バイアスの設定が完了し、ＯＵＴＢＩＡＳ＝１．６Ｖ付近を得る。また、ＣＬＫ信号のしきい値は０．２Ｖ付近を得る。
【００４４】
ＯＵＴＢＩＡＳが安定するとＤＡＴＡ信号ＩＮＤ１を動作させることができる。図３は、そのＯＵＴＢＩＡＳが安定した後に、ＤＡＴＡ信号を伝送している波形を示している。ＯＵＴＢＩＡＳはレシーバ回路０と同様にレシーバ回路１にも電圧を供給しているため、レシーバ回路１のバイアス電圧は最適な条件にある。つまり、ＣＬＫ信号のしきい値と同様にＤＡＴＡ信号のしきい値も０．２Ｖ付近を得ている。その結果、データ信号ＩＮＤ１の状態に応じて、レシーバ回路１の出力、即ちＯＵＴＤ１が期待通りのファンクションを行なうこととなる。
【００４５】
従って、実施例１の液晶表示装置における信号伝送回路においては、位相調整回路を応用したバイアス回路がレシーバ回路に最適なバイアス電圧を供給し、目的とするデューティを得るという作用が実現している。つまり、デューティ＝５０％を期待値となるように設定することで、高周波領域においても信号を正確に伝送するという効果を得ることが出来る。また、トランスミッタ回路には電圧振幅を制限する作用、レシーバ回路には電流および電圧振幅を制限するという作用があり、消費電力をＰ、動作周波数をｆ、電源電圧をＶ、トランスミッタ回路若しくはレシーバ回路の入力寄生容量、若しくは出力寄生容量をＣＰとすると、Ｐ∝ｆ・ＣＰ・Ｖ２で表すことができるため、低消費電力という効果を得ることができる。
【００４６】
更に、定常動作するＣＬＫ信号伝送回路から、レシーバ回路のバイアス電圧を作り出す回路構成であるため、定常状態にならない積分波形であっても、最適なしきい値を得ることができる。つまり、高周波領域においても信号を正確に伝送するという効果を得ることができる。然も、配線抵抗の相対誤差が小さければ、抵抗値の絶対変動に対しても動作領域が広いという効果も発揮する。
【００４７】
また、レシーバ回路０、１のＭＯＳトランジスタＭ４とＭ５若しくはＭ１０４とＭ１０５は電流制限の役割があり、数ｋΩで構成しているため、トランスミッタ回路０、１のＭＯＳトランジスタＭ３若しくはＭ１０３がオンしても伝送回路の消費電流は１ｍＡ程度となり、低消費電力を達成している。
【００４８】
従って、実施例１の液晶表示装置における信号伝送回路によれば、ガラス基板上のアルミ配線のような高い抵抗値を持つ配線であっても、配線領域や消費電力を増やすことなく、高速で信号伝送が可能な液晶表示装置における信号伝送回路を提供することが可能なこととなる。
【００４９】
＜実施例２＞
図４は、実施例２の液晶表示装置における信号伝送回路の説明図である。信号伝送回路は、電圧振幅制御機能を備え、電源電圧を基準にして動作するように構成して成るトランスミッタ回路０、１と、電流と電圧振幅の制御機能を備え、その調整のためのバイアス入力端子と定電流源回路とを備え、電源電圧を基準にして動作するように構成して成るレシーバ回路０、１と、差動入力回路を備え、該差動入力回路のうちの一方の入力端子にＣＬＫ信号レシーバ回路の出力信号を入力し、他方の入力端子には前記ＣＬＫ信号レシーバ回路の反転出力信号を入力し、出力端子にはコンデンサを接続し、前記ＣＬＫ信号レシーバ回路の出力信号に応じて前記出力端子に接続したコンデンサを充放電する機能を備え、更に前記出力端子を前記ＣＬＫ信号レシーバ回路及びＤＡＴＡ信号レシーバ回路のバイアス入力端子に接続し、電源電圧を基準にして動作するように構成して成るバイアス回路と、から構成して成る。
【００５０】
実施例２の液晶表示装置における信号伝送回路は、実施例１と異なり、前記トランスミッタ回路０、１、前記レシーバ回路０、１及び前記バイアス回路は、電源電圧を基準にして動作するように構成したことである。基準となる電圧を、ＧＮＤ端子レベルから電源電圧に変えるため、使用するＭＯＳトランジスタの極性や接続する端子の位置を必要に応じて変更する必要があるが、それは適宜に行なうことが出来る。
【００５１】
従って、実施例２の液晶表示装置における信号伝送回路によれば、高速に信号伝送が可能な液晶表示装置における信号伝送回路の基準電圧を電源電圧に設定することが出来ることとなる。回路の動作や効果は、実施例１の液晶表示装置における信号伝送回路と同様であるので、説明は省略する。
【００５２】
【発明の効果】
本発明に係る液晶表示装置における信号伝送回路によれば、ガラス基板上のアルミ配線のような高い抵抗値を持つ配線であっても、配線領域や消費電力を増やすことなく、高速で信号伝送が可能な液晶表示装置における信号伝送回路を提供することが可能なこととなる。
【図面の簡単な説明】
【図１】実施例１の液晶表示装置における信号伝送回路の説明図である。
【図２】図１の液晶表示装置における信号伝送回路のＣＬＫ信号動作波形の説明図である。
【図３】図１の液晶表示装置における信号伝送回路のＤＡＴＡ信号動作波形の説明図である。
【図４】実施例２の液晶表示装置における信号伝送回路の説明図である。
【図５】液晶表示装置における信号伝送回路の適用範囲を説明する概念図である。
【図６】従来のＣＭＯＳ回路の説明図である。
【図７】従来のＲＳＤＳ回路の説明図である。
【図８】従来のＲＳＤＳ回路での動作波形の説明図である。
【図９】特許文献１の回路の説明図である。
【符号の説明】
Ｍ１〜Ｍ１０６ 信号伝送回路を構成するＭＯＳトランジスタ
ＩＮＶ１〜ＩＮＶ１０２ 信号反転バッファ
ＣＰ１〜ＣＰ１０２ ＬＳＩの寄生容量
Ｒ、Ｒ０〜Ｒ１Ｂ 信号伝送路の配線抵抗
ＲＳ 終端抵抗
ＶＤＤ 電源電圧端子
ＧＮＤ ＧＮＤ（Ｇｒｏｕｎｄ）端子
ＩＮＣＬＫ ＣＬＫ信号のトランスミッタ回路入力端子
ＩＮＤ１ ＤＡＴＡ信号のトランスミッタ回路入力端子
ＩＮ トランスミッタ回路入力端子
ＩＮＢ トランスミッタ回路反転入力端子
ＯＵＴＣＬＫ ＣＬＫ信号のレシーバ回路出力端子
ＯＵＴＤ１ ＤＡＴＡ信号のレシーバ回路出力端子
ＯＵＴＢＩＡＳ バイアス回路の出力端子
ＯＵＴ レシーバ回路出力端子
Ｎ１、Ｎ１０１ レシーバ回路入力端子
Ｎ２、Ｎ１０２ ノード（レシーバ回路内部のソースフォロア出力端子）
ＶＢ１ トランスミッタ回路の電圧振幅制限バイアス入力端子
ＶＢ２ レシーバ回路の定電流源バイアス入力端子
【発明の属する技術分野】
本発明は、液晶表示装置における信号伝送装置に関するものである。更に詳述すれば、本発明は、ガラス基板上に高い抵抗値を持つ配線であっても高速信号伝送を可能とした液晶表示装置の信号伝送回路に関するものである。
【従来の技術】
【０００２】
近年、液晶表示装置について、コストダウンを目的としてＣＯＧ（Ｃｈｉｐｓ Ｏｎ Ｇｌａｓｓ）化若しくはＳＯＧ（Ｓｙｓｔｅｍ Ｏｎ Ｇｌａｓｓ）化が進んでいる。同時に、信号伝達手段の一方法として、ガラス基板上にアルミ配線を設け、タイミングコントローラからＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：液晶表示装置）ドライバＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：大規模集積回路）間若しくはＬＣＤドライバＬＳＩからＬＣＤドライバＬＳＩ間をカスケードに接続する方法が検討されている。
【０００３】
図５は、ガラス基板上にアルミ配線を設けて、ＬＣＤドライバＬＳＩ間をカスケードに接続している様子を示したものである。同時に、液晶表示装置における信号伝送回路の適用範囲を示す概念図でもある。図５に示すように、ＬＣＤ表示パネルに複数のＬＣＤドライバＬＳＩが形成され、それらが信号伝送路により相互に接続されている構成である。尚、ＬＣＤドライバＬＳＩでＲｘ、Ｔｘとあるのは、それぞれレシーバ回路、トランスミッタ回路を表す。
【０００４】
信号伝送路は、液晶表示装置の高精細化、大画面化に伴って、多量のデータを転送する必要があるため、近年、高速に信号を伝送することが要求されている。
【０００５】
図６は、従来からある信号伝送回路の代表例の一つであるＣＭＯＳ回路構成である。ＣＯＭＳとは、Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の略であって相補型金属酸化物半導体である。
【０００６】
この信号伝送回路は、トランスミッタ回路と信号伝送路とレシーバ回路とから構成される。トランスミッタ回路とレシーバ回路はＣＭＯＳ回路で構成される。
【０００７】
トランスミッタ回路は、ＣＭＯＳ回路構成、即ち一個のｐ型ＭＯＳトランジスタと一個のｎ型ＭＯＳトランジスタとから構成される。前記ｐ型ＭＯＳトランジスタＭ１のソースは電源電圧端子ＶＤＤに接続され、前記ｐ型ＭＯＳトランジスタＭ１のゲートは入力端子ＩＮに接続され、前記ｐ型ＭＯＳトランジスタＭ１のドレインは前記ｎ型ＭＯＳトランジスタＭ２のドレイン及び信号伝送路に接続され、前記ｎ型ＭＯＳトランジスタＭ２のゲートは前記入力端子ＩＮに接続され、前記ｎ型ＭＯＳトランジスタＭ２のソースはＧＮＤ端子に接続されている。
【０００８】
前記レシーバ回路も同様に、一個のｐ型ＭＯＳトランジスタと一個のｎ型ＭＯＳトランジスタとから構成される。前記ｐ型ＭＯＳトランジスタＭ３のソースは電源電圧端子ＶＤＤに接続され、前記ｐ型ＭＯＳトランジスタＭ３のゲートは信号伝送路に接続され、前記ｐ型ＭＯＳトランジスタＭ３のドレインは前記ｎ型ＭＯＳトランジスタＭ２のドレイン及び出力端子に接続され、前記ｎ型ＭＯＳトランジスタＭ２のゲートは前記信号伝送路に接続され、前記ｎ型ＭＯＳトランジスタＭ２のソースはＧＮＤ端子に接続されている。ここで、Ｒは信号伝送路の配線抵抗を、ＣＰ１はトランスミッタ回路の入力寄生容量を、ＣＰ２はレシーバ回路の出力寄生容量を表す。
【０００９】
図６の回路の動作を説明する。入力端子ＩＮがＧＮＤ端子と同レベルになった場合、ｐ型ＭＯＳトランジスタＭ１はオンに、ｎ型ＭＯＳトランジスタＭ２はオフになり、トランスミッタ回路の出力は電源電圧ＶＤＤと同じになる。入力端子ＩＮに入力信号が印加されると、ｐ型ＭＯＳトランジスタＭ１はオフに、ｎ型ＭＯＳトランジスタＭ２はオンになり、トランスミッタ回路の出力はＧＮＤ端子と同じレベルになる。このように、トランスミッタ回路は入力信号を反転して電源電圧ＶＤＤの振幅信号に変換して信号伝送路に入力する。信号伝送路からの出力信号を受けるレシーバ回路の動作も同様であって、その結果、トランスミッタ回路の入力端子ＩＮに入力された信号がレシーバ回路の出力端子ＯＵＴに伝送されることとなる。
【００１０】
トランスミッタ回路及びレシーバ回路の消費電力をＰ、動作周波数をｆ、電源電圧をＶ、ＣＭＯＳ回路のトランスミッタ回路若しくはレシーバ回路の入力寄生容量若しくは出力寄生容量をＣＰとすると、Ｐ∝ｆ・ＣＰ・Ｖ２で表されるので、ＣＭＯＳ回路構成の信号伝送回路には高速化と低消費電力化にトレードオフの関係があるという欠点がある。
【００１１】
図７は、別の信号伝送回路の一つである、ＲＳＤＳ（Ｒｅｄｕｃｅｄ Ｓｗｉｎｇ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式を示す。これは、米国ＮＳ社準拠のインターフェィスを意味する。この信号伝送回路は差動で「Ｈ」レベルと「Ｌ」レベルを出力するトランスミッタ回路と、配線の終端に接続される終端抵抗と、電圧コンパレータによるレシーバ回路とで構成される。ＩＮは入力端子、ＩＮＢは反転入力端子、Ｒ１及びＲ１Ｂは信号伝送路の配線抵抗、ＲＳは終端抵抗、ＯＵＴはレシーバ回路の出力端子である。
【００１２】
図８は、配線抵抗Ｒ１を接続するトランスミッタ回路出力＋端子とレシーバ回路入力＋端子の動作波形を示す。横軸は時間、縦軸は電圧である。以下に動作を説明する。トランスミッタ回路の入力ＩＮに「Ｌ」レベル信号、ＩＮＢに「Ｈ」レベル信号を与えると、Ｒ１Ｂを接続するトランスミッタ回路出力−端子から、伝送路Ｒ１Ｂ、終端抵抗ＲＳ、伝送路Ｒ１、Ｒ１を接続するトランスミッタ回路出力＋端子へ電流が流れ、終端抵抗ＲＳには電位が発生するため、配線抵抗Ｒ１を接続するレシーバ入力＋端子の電位は「Ｌ」レベルとなる。次に、信号が反転すると、Ｒ１を接続するトランスミッタ回路出力＋端子から、伝送路Ｒ１、終端抵抗ＲＳ、伝送路Ｒ１Ｂ、Ｒ１Ｂを接続するトランスミッタ回路出力−端子へ電流が流れて、終端抵抗ＲＳには電位が発生するため、配線抵抗Ｒ１を接続するレシーバ入力＋端子の電位は「Ｈ」レベルとなる。しかしながら、高い周波数領域の場合では、レシーバ回路入力＋端子の電位は「Ｈ」レベルまで到達できない。更に、ＲＳＤＳは、トランスミッタ回路で２．０ｍＡ、レシーバ回路にも数１００μＡ必要であり、消費電力が大きいうえに、信号１本あたり２本の配線が必要になるという欠点がある。
【００１３】
図９は、更に別の信号伝送回路の一つとして、特許文献１の伝送回路を示す。この特許文献１では、「従来のＣＭＯＳインバータ対を利用した回路では、伝送線路上の信号振幅が大きくなるので、伝送線路の寄生容量を充放電する時間が長くかかり高速動作が困難である。また、従来のプリチャージ型回路では、伝送線路上の信号振幅を小さくして高速動作が可能であるが、直流電力を消費するので消費電力が大きくなるという問題と、小信号振幅で信号伝送し、高感度領域までプリチャージした受信回路を利用するためにノイズに弱いという問題」に対して、「第１のドレインを第１の接続点に接続し、第１のゲートを第１のスイッチ手段を介して第１の入力端子に接続し、第１のソースを第１の負の電源に接続した第１のＮ型ＭＯＳトランジスタと、第１の接続点と第２の接続点を接続する第１の伝送線路と、第１の接続点あるいは第２の接続点あるいは第１の伝送線路の途中に接続されていて第１の伝送線路を電圧Ｖ１に昇圧する第１のプリチャージ手段と、第２のドレインを第３の接続点に接続し、第２のゲートを第１のバイアス手段に接続し、第２のソースを第２の接続点に接続し、閾値電圧がＶｔｈである第２のＮ型ＭＯＳトランジスタと、第３の接続点と第１の正の電源を接続する第２のスイッチ手段と、第３の接続点と第１の出力端子の間に接続した第１のインバータ回路と、からなり、第１のスイッチ手段をオフ、第２のスイッチ手段をオン、第１のバイアス手段により第２のゲートに第２のＮ型ＭＯＳトランジスタをオフする電圧を印加して、第１の伝送線路のプリチャージを行い、第１のスイッチ手段をオン、第３のスイッチ手段をオフ、第１のバイアス手段により第２のゲートを（Ｖ１＋Ｖｔｈ）より低い電圧Ｖ２を印加して、第１の入力信号から第１の出力端子へ信号を伝送する。また、第１の入力端子にローレベルが入力されている場合は、第１の伝送線路をプリチャージする。さらに、第１のプリチャージ手段を第１の伝送線路の少なくとも２個所以上に分散して備える」と言った解決手段が開示されている。
【００１４】
以下に、この回路の動作を簡単に説明する。ＩＮ１からのＤＡＴＡを入力する前にＮ３電位が「Ｈ」レベルになるようにプリチャージを行う。プリチャージ完了後、ＩＮ１からデータを入力する。「Ｈ」信号の伝送時は、Ｎ３電位が変化しないから「Ｈ」レベルとなる。一方、「Ｌ」信号の伝送時は、Ｔｒ１がオンし、Ｎ３電位が「Ｌ」レベルになる。レシーバ回路側の入力が「Ｌ」レベルになるとＴｒ２がオフし、不要な電流は流れない。しかしながら、プリチャージのためのＣＬＫが必要であること、制御回路が複雑であること、という欠点がある。
【００１５】
更に、以上の３種類の信号伝送回路では、ガラス基板上のアルミ配線は数１００Ωであり、ＬＣＤドライバＬＳＩの入力寄生容量もしくは出力寄生容量は３〜４ｐＦであるため、ＲＣの時定数による波形なまりが影響を及ぼし、２００ＭＨｚ以上のような高周波領域での信号伝送ができないという欠点がある。
【００１６】
【特許文献１】
特開２００１−１５６１８０号公報
【００１７】
【発明が解決しようとする課題】
本発明は、以上のような従来技術の信号伝送回路の問題点を解決し、ガラス基板上のアルミ配線のような高い抵抗値を持つ配線であっても、配線領域や消費電力を増やすことなく、高速で信号伝送が可能な液晶表示装置における信号伝送回路を提供することを解決の課題とするものである。
【００１８】
【課題を解決するための手段】
前記課題を解決するために提供される本願第一の発明に係る液晶表示装置用信号伝送回路は、出力端子での振幅電圧を制御する機能を備え、その出力端子は第一の伝送配線の入力端子に接続される第一のトランスミッタ回路と、伝送配線の出力端子から出力される信号を入力端子に入力し、電位調整用入力端子に入力される電位変動に応じて入力端子の電位を変動させて出力する電位調整回路と、その電位調整回路からの出力信号を制御入力端子に入力し、この制御入力端子の電位に応じて出力端子の電位を第一の電位或いは第二の電位とする波形生成回路と、その波形生成回路の後段に縦列に接続されて波形生成回路の出力信号を反転させる反転バッファとを備える第一のレシーバ回路と、反転バッファからの出力信号を入力し、その出力信号のデューティに応じて充放電の時間比が変動することで実効的な充放電電圧が変動する容量を備え、この容量の一端は出力端子に接続され、その出力端子は前記電位調整回路の電位調整用入力端子に接続されるバイアス回路とを備える。
第一のトランスミッタ回路の振幅電圧を制御する機能によって、第一のトランスミッタ回路から出力される信号の振幅電圧には上限が設定される。また、第一のレシーバ回路の反転バッファによって、伝送配線を伝達する高周波信号は波形の立ち上がりに遅れが発生する。このため、伝送配線を伝達する信号の電圧振幅が抑制される。伝送配線における消費電力は信号の電圧振幅の２乗に比例するので、係る構成によって伝送配線での信号伝送に由来する消費電力が抑制される。
また、伝送された電圧振幅が少ない信号は、電位調整回路によって増幅され、波形生成回路の入力として適切な信号に調整される。この調整はバイアス回路が出力するバイアス電圧によって行われるが、このバイアス電圧はレシーバ回路の出力信号のデューティに応じて変動するようにバイアス回路は構成されている。このため、レシーバ回路の出力信号が設計上規定される所定のデューティになるようにバイアス電圧が自律的に制御される。
すなわち、トランスミッタ回路に入力された信号は伝送配線での消費電力が少ない信号に変換されてレシーバ回路へと伝送され、その信号は適切に調整されてレシーバ回路から所定のデューティを有する信号が所定の電圧振幅で出力されることとなる。従って、係る構成を備える信号伝送回路を用いることで、高周波信号であっても低消費電力で適切な信号伝送が可能となる。
【００１９】
また、本願第二の発明に係る液晶表示装置用信号伝送回路は本願第一の発明に係る信号伝送回路であって、バイアス回路は、反転バッファからの出力信号のデューティの増大に応じて充電時間を増大させ、容量の実効的な放電電圧の低下を抑制する機能を有し、電位調整回路は、容量の実効的な放電電位の低下による電位調整用入力端子の電位低下に応じて、出力端子の電位と入力端子の電位との差を増大させる機能を有する。
係る構成を備えることで、トランスミッタ回路への高周波信号入力を開始すると、信号入力開始前に充電が完了していたバイアス回路の容量は放電を開始し、そのため出力されるバイアス電圧が徐々に低下する。レシーバ回路に伝送された信号に対してバイアス電圧の低下によって上昇する所定の電圧が重畳された信号がレシーバ回路に生成され、その信号の電位が波形生成回路のスイッチング電位に達することで第一のレシーバ回路からも高周波信号が出力されるようになる。第一のレシーバ回路から出力される信号のデューティが増加すると、バイアス回路が備える容量における充電時間が相対的に長くなり、バイアス電圧の低下傾向が抑制される。バイアス電圧の低下傾向が抑制されると、第一のレシーバ回路に伝送された信号に重畳する電圧の上昇傾向も抑制されるので、デューティの変動も抑制され、最終的には、第一のレシーバ回路からの出力信号のデューティが所定の値になることでバイアス電圧は一定となる。このため、第一のレシーバ回路に伝送された信号の電圧振幅が少なくても、その信号の周波数で所定のデューティの信号がレシーバ回路から出力される。従って、トランスミッタ回路に入力された信号と同一の周波数の信号がレシーバ回路から出力される。
【００２０】
また、本願第三の発明に係る液晶表示装置用信号伝送回路は本願第一又は第二の発明に係る信号伝送回路であって、第一のトランスミッタ回路は、一個のｐ型ＭＯＳトランジスタと一個のｎ型ＭＯＳトランジスタとからなるインバータ回路を有し、そのインバータ回路の出力端子とＭＯＳトランジスタの少なくとも一方のドレインとの間に抵抗調整機能を有するＭＯＳトランジスタが配置される。
係る構成を備えることで、抵抗調整機能を有するＭＯＳトランジスタの実効的な抵抗値に応じて第一のトランスミッタ回路の出力信号における最大電圧振幅が抑制される。このため、伝送配線における消費電力が抑制される。
【００２１】
また、本願第四の発明に係る液晶表示装置用信号伝送回路は本願第一から第三のいずれかの発明に係る信号伝送回路であって、第一のレシーバ回路が備える電位調整回路は第一のｎ型ＭＯＳトランジスタを備え、その第一のｎ型ＭＯＳトランジスタは、バイアス回路の出力端子がゲートに接続され、伝送配線の出力端子及び定電圧電源の一方の出力端子がドレインに接続され、波形生成回路の制御入力端子がソースに接続され、波形生成回路の制御入力端子は、抵抗として機能するＭＯＳトランジスタを介して定電圧電源の他方の出力端子と接続する。
係る構成を備えることで、バイアス回路からのバイアス電位が低下すると第一のｎ型ＭＯＳトランジスタの実効的な抵抗値が上昇し、その結果第一のｎ型ＭＯＳトランジスタに直列に接続されるＭＯＳトランジスタ（抵抗値として機能している）との間に設定されるノードの電位が上昇する。このＭＯＳトランジスタ間のノードは波形生成回路の制御入力に接続されるので、バイアス電位の低下によって波形生成回路の制御入力に入力される電位が上昇する構成が実現される。
【００２２】
また、本願第五の発明に係る液晶表示装置用信号伝送回路は本願第一から第四のいずれかの発明に係る信号伝送回路であって、第一のレシーバ回路は第二のｎ型ＭＯＳトランジスタを備え、この第二のｎ型ＭＯＳトランジスタは、定電圧電源の他方の出力端子がソースに接続され、第一の伝送配線の出力端子と前記第１のｎ型ＭＯＳトランジスタのドレインとがドレインに接続され、電位調整可能な電源の出力端子にゲートは接続されて、第一のレシーバ回路の定電流源をなす。係る構成を備えることで、レシーバ回路に過剰な電流が流れることが防止され、レシーバ回路での低消費電力が実現される。
【００２３】
また、本願第六の発明に係る液晶表示装置用信号伝送回路は本願第一から第五のいずれかの発明に係る信号伝送回路であって、バイアス回路は二個のＭＯＳトランジスタを備え、その二個のＭＯＳトランジスタのうち、第一のＭＯＳトランジスタのゲートには第一のレシーバ回路の出力端子が接続され、第二のＭＯＳトランジスタのゲートには第一のレシーバ回路の出力端子が信号反転回路を介して接続され、第一或いは第二のＭＯＳトランジスタのいずれか一方をスイッチとして容量の放電が制御され、他方のＭＯＳトランジスタをスイッチとして容量の充電が制御される。
係る構成を備えることで、第一のレシーバ回路の出力信号のデューティに応じてバイアス回路における容量の充放電の時間比が変動する構成が実現される。
【００２４】
また、本願第七の発明に係る液晶表示装置用信号伝送回路は本願第一から第六のいずれかの発明に係る信号伝送回路であって、第一のトランスミッタ回路と同一のディメンジョン及び同一のレイアウトを備える第二のトランスミッタ回路と、第一のレシーバ回路と同一のディメンジョン及び同一のレイアウトを備える第二のレシーバ回路とを備え、第二のトランスミッタ回路と第二のレシーバ回路とは第二の伝送配線を介して接続され、第二のレシーバ回路が備える電位調整回路の電位調整用入力端子にはバイアス回路の出力端子が接続され、第一のトランスミッタ回路にはクロック信号が入力され、第二のトランスミッタ回路にはデータ信号が入力される。
係る構成を備えることで、クロック信号の伝送回路に基づいて設定されたバイアス電圧がデータ信号を伝送する伝送回路にも印加される。上記のごとくクロック信号伝送用の回路とデータ信号伝送用の回路との構成が同一である場合には、クロック伝送用の回路で決定されたバイアス電圧を用いても、伝送されたデータ信号はデータ信号伝送用の回路における波形生成回路のスイッチングを適切に行うことができるように調整される。このため、バイアス回路をデータ信号伝送回路用に別に用意する必要がない。また、本発明では、レシーバ回路に入力する伝送信号の特性が定常的であることを前提として、波形生成回路の制御入力の電位設定をするためのフィードバックループをレシーバ回路とバイアス回路とで実行する。このため、データ信号よりも信号特性の経時変化が少ないクロック信号の方がより適切にバイアス電圧の設定できる。さらに、係る構成では、クロック信号用伝送配線とデータ信号用伝送配線とでは配線抵抗の相対誤差が少なければ、基板ごとに伝送配線の絶対値が変動しても各基板ごとに適切なバイアス電圧が自律的に設定される。従って、高周波信号を低消費電力で伝送する伝送回路が比較的簡便に構成される。
【００２５】
また、本願第八の発明に係る液晶表示装置用信号伝送回路は本願第一から第六のいずれかの発明に係る信号伝送回路であって、第一のトランスミッタ回路と同一のディメンジョン及び同一のレイアウトを備える複数のトランスミッタ回路と、第一のレシーバ回路と同一のディメンジョン及び同一のレイアウトを備える複数のレシーバ回路とを備え、複数のトランスミッタ回路のそれぞれは、複数のレシーバ回路の一つと伝送配線を介して接続され、複数のレシーバ回路が備える電位調整回路の電位調整用入力端子のそれぞれにはバイアス回路の出力端子が接続され、第一のトランスミッタ回路にはクロック信号が入力され、複数のトランスミッタ回路にはデータ信号が入力される。
係る構成を備えることで、複数のデータ信号の伝送回路にとって適切なバイアス電圧を一つのクロック信号用の伝送回路で設定することとなり、回路の構成が簡略化される。
【００２６】
【発明の実施の形態】
以下、発明の実施の形態を実施例に基づき、かつ添付図を参照しつつ詳細に説明する。
【００２７】
＜実施例１＞
実施例１の液晶表示装置の信号伝送回路は、電圧振幅制御機能を備え、ＧＮＤ端子レベルを基準にして動作するように構成して成るトランスミッタ回路０、１と、電流と電圧振幅の制御機能を備え、該制御機能の調整のための定電流源バイアス入力端子と定電流源回路とを備え、ＧＮＤ端子レベルを基準にして動作するように構成して成るレシーバ回路０、１と、差動入力回路を備え、該差動入力回路のうちの一方の入力端子にＣＬＫ信号レシーバ回路の出力信号を入力し、他方の入力端子には前記ＣＬＫ信号レシーバ回路の反転出力信号を入力し、出力端子にはコンデンサを接続し、前記ＣＬＫ信号レシーバ回路の出力信号に応じて前記出力端子に接続したコンデンサを充放電する機能を備え、更に前記出力端子を前記ＣＬＫ信号レシーバ回路及びＤＡＴＡ信号レシーバ回路のバイアス入力端子に接続し、ＧＮＤ端子レベルを基準にして動作するように構成して成るバイアス回路と、から構成して成る。
【００２８】
ここでは、クロックをＣＬＫ、データをＤＡＴＡと表記している。また、ＧＮＤとはＧｒｏｕｎｄの簡略語であって接地、或いはアースの意味である。
【００２９】
即ち、信号伝送回路は４ブロックから構成される。トランスミッタ回路０はＣＬＫ信号を送信するブロックであり、レシーバ回路０はＣＬＫ信号を受信するブロックである。トランスミッタ回路１はＤＡＴＡ信号を送信するブロックであり、レシーバ回路１はＤＡＴＡ信号を受信するブロックである。バイアス回路は信号伝送回路の全てのレシーバ回路に最適なバイアス電圧を供給するブロックである。
【００３０】
前記トランスミッタ回路０、１は、電圧振幅制御機能を備え、ＧＮＤ端子レベルを基準にして動作するように構成した。
【００３１】
即ち、前記トランスミッタ回路０、１は、一個のｐ型ＭＯＳトランジスタと二個のｎ型ＭＯＳトランジスタとから成り、前記ｐ型ＭＯＳトランジスタのソースは電源電圧端子ＶＤＤに接続し、前記ｐ型ＭＯＳトランジスタのゲートはＣＬＫ信号入力端子に接続し、前記ｐ型ＭＯＳトランジスタのドレインは前記第一のｎ型ＭＯＳトランジスタのソースに接続し、前記第一のｎ型ＭＯＳトランジスタのゲートは電圧振幅制限バイアス入力端子に接続し、前記第一のｎ型ＭＯＳトランジスタのドレインは前記第二のｎ型ＭＯＳトランジスタのドレイン及び信号伝送路に接続し、前記第二のｎ型ＭＯＳトランジスタのゲートは前記ＣＬＫ信号入力端子に接続し、前記第二のｎ型ＭＯＳトランジスタのソースはＧＮＤ端子に接続して構成した。
【００３２】
前記レシーバ回路０、１は、電流と電圧振幅の制御機能を備え、その調整のための定電流源バイアス入力端子と定電流源回路とを備え、ＧＮＤ端子レベルを基準にして動作するように構成した。
【００３３】
即ち、前記レシーバ回路０、１は、一個のｐ型ＭＯＳトランジスタと二個のｎ型ＭＯＳトランジスタと二個の反転バッファとから成り、前記ｐ型ＭＯＳトランジスタのソースは電源電圧端子に接続し、前記ｐ型ＭＯＳトランジスタのゲートと前記ｐ型ＭＯＳトランジスタのソースとは前記二個の反転バッファを縦列に接続したその入力側のノードに接続し、前記第一のｎ型ＭＯＳトランジスタのソースは前記ノードに接続し、前記第一のｎ型ＭＯＳトランジスタのゲートは前記バイアス回路の出力端子に接続し、前記第一のｎ型ＭＯＳトランジスタのドレインは前記第二のｎ型ＭＯＳトランジスタのドレイン及び前記信号伝送路とに接続し、前記第二のｎ型ＭＯＳトランジスタのゲートは前記定電流源バイアス入力端子に接続し、前記第二のｎ型ＭＯＳトランジスタのソースはＧＮＤ端子に接続し、前記二個の反転バッファを縦列に接続したその出力はレシーバ回路出力端子に接続して構成した。尚、ＣＬＫ信号用レシーバ回路の場合には、該反転バッファの出力を前記バイアス回路の入力端子に接続した。
【００３４】
ここで、Ｒ０及びＲ１は、ＬＣＤパネルのガラス基板上アルミ配線抵抗を示し、抵抗値は現在のプロセスでは一般的には数１００Ωである。ＣＰ１及びＣＰ１０１はトランスミッタ回路の出力寄生容量、ＣＰ２及びＣＰ１０２はレシーバ回路の入力寄生容量を示し、容量値は３〜４ｐＦである。
【００３５】
前記トランスミッタ回路０とトランスミッタ回路１は同じディメンジョン、同じレイアウトに構成した。レシーバ回路０とレシーバ回路１も同じディメンジョン、同じレイアウトで構成した。そして、トランスミッタ回路のＭＯＳトランジスタＭ２とＭ１０２のゲートには同じ電圧ＶＢ１を、レシーバ回路のＭＯＳトランジスタＭ６とＭ１０６のゲートには同じ電圧ＶＢ２を供給した。
【００３６】
更に、前記トランスミッタ回路のＭＯＳトランジスタＭ１とＭ３、若しくはＭ１０１とＭ１０３とは相補的にオンするように構成した。レシーバ回路のＭＯＳトランジスタＭ６若しくはＭ１０６は、そのゲートに適当な電圧ＶＢ２を供給することで定電流源を構成した。トランスミッタ回路のＭＯＳトランジスタＭ２若しくはＭ１０２は、そのゲートに適当な電圧ＶＢ１を供給することで、「Ｈ」レベルを電源電圧ＶＤＤ以下、例えば１Ｖ程度に電圧を制限するように構成した。但し、正確に言えば、「Ｈ」レベルはトランスミッタ回路０とレシーバ回路０（若しくはトランスミッタ回路１とレシーバ回路１）の両方の作用で決定されることとなる。レシーバ回路のＭＯＳトランジスタＭ５若しくはＭ１０５は電子スイッチを構成し、ノードＮ２若しくはＮ１０２の電位は電源電圧ＶＤＤ付近若しくはＧＮＤ端子レベル付近とする。そして、レシーバ回路のＭＯＳトランジスタＭ４とＭ５若しくはＭ１０４とＭ１０５は、電流制限の役割も有しており、数ｋΩで構成した。反転バファＩＮＶ１及びＩＮＶ１０１は主に波形生成且つ反転バッファＩＮＶ２及びＩＮＶ１０２のゲート容量の充放電駆動を行なうように構成され、ＩＮＶ２及びＩＮＶ１０２は反転出力用のバッファとして用いた。
【００３７】
前記バイアス回路は、差動入力回路を備え、該差動入力回路のうちの一方の入力端子にＣＬＫ信号レシーバ回路の出力信号を入力し、他方の入力端子には前記ＣＬＫ信号レシーバ回路の反転出力信号を入力し、出力端子にはコンデンサを接続し、前記ＣＬＫ信号レシーバ回路の出力信号に応じて前記出力端子に接続したコンデンサを充放電する機能を備え、更に前記出力端子を前記ＣＬＫ信号レシーバ回路及びＤＡＴＡ信号レシーバ回路のバイアス入力端子に接続し、ＧＮＤ端子レベルを基準にして動作するように構成した。
【００３８】
前記バイアス回路の差動入力回路は、二個のｐ型ＭＯＳトランジスタと一個の反転バッファとから成り、前記第一のｐ型ＭＯＳトランジスタのゲートを前記差動入力回路の一方の入力端とし、前記第二のｐ型ＭＯＳトランジスタのゲートに前記反転バッファを接続して前記差動入力回路の他方の入力端として構成した。
【００３９】
前記バイアス回路の入力端には、前記ＣＬＫ信号のレシーバ回路０の出力ＯＵＴＣＬＫに接続した。そして、前述のように、その入力の反転信号を得るようにＩＮＶ１１を構成し、バイアス回路のＭＯＳトランジスタＭ１２がオンするときはコンデンサＣ１１の充電を、Ｍ１１がオンするときは、バイアス回路のＭＯＳトランジスタＭ１３とＭ１４とを介してＣ１１に蓄積された電荷を放電するように回路を構成した。デューティ＝５０％を得るために、Ｍ１１とＭ１２は同じディメンジョン、同じレイアウトにし、また、Ｍ１３とＭ１４も同じディメンジョン、同じレイアウトで構成した。尚、バイアス回路のＭＯＳトランジスタＭ１５は電子スイッチとして構成し、レシーバ回路０が高周波で自己発振することを防いでいる。
【００４０】
更に、前記バイアス回路は１つのみで、ＣＬＫ信号のレシーバ回路０のバイアス入力のほか、ＤＡＴＡ信号のレシーバ回路１のバイアス入力にもバイアス回路の出力ＯＵＴＢＩＡＳを供給するように構成した。
【００４１】
以下、回路動作の説明を行なう。ＣＬＫ信号伝送の動作波形を図２に、ＤＡＴＡ信号伝送の動作波形を図３に示す。何れも横軸は時間（ｓｅｃ）で、縦軸は電圧（Ｖ）である。図２及び図３の動作波形は、電源電圧ＶＤＤ＝２．５Ｖ、周波数ｆ＝２５０ＭＨｚ、ＬＣＤパネルのガラス基板上アルミ配線抵抗Ｒ０及びＲ
＝１００Ωの結果である。
【００４２】
まず、ＣＬＫ信号の伝送を行なう。最初、ＩＮＣＬＫに「Ｌ」レベルを与えたときの初期電圧は、トランスミッタ回路０の出力およびレシーバ回路０の入力はＯＵＴＢＩＡＳからＭＯＳトランジスタのＶｇｓ分だけ下がった電圧で「Ｈ」レベルを出力する。例えば、ＶＢ１＝２．０Ｖで、トランスミッタ回路０の出力電圧＝１．２Ｖとなる。このとき、レシーバ回路０のＮ１電位は電源電圧ＶＤＤ付近であり、従って、レシーバ回路０の出力、即ち、ＯＵＴＣＬＫは「Ｈ」レベルを出力する。そして、バイアス回路のＭＯＳトランジスタＭ１１はオフ、Ｍ１２がオンすることで、ＯＵＴＢＩＡＳに接続された容量Ｃ１１には電源電圧ＶＤＤまで電荷が蓄積される。つまり、ＯＵＴＢＩＡＳは電源電圧ＶＤＤ電位となる。
【００４３】
次に、ＩＮＣＬＫにデューティ５０％の信号を与えると、バイアス回路の位相調整機能が作用し、ＯＵＴＢＩＡＳは電源電圧ＶＤＤから徐々に電位が下がる。そして、レシーバ回路０の出力、即ち、ＯＵＴＣＬＫが、デューティ５０％で出力できるようになるまで、ＯＵＴＢＩＡＳの電位は下がる。その後は、ＯＵＴＣ ＬＫがデューティ５０％で出力が維持できるようにＯＵＴＢＩＡＳの電位が追従する。ここで、電圧バイアスの設定が完了し、ＯＵＴＢＩＡＳ＝１．６Ｖ付近を得る。また、ＣＬＫ信号のしきい値は０．２Ｖ付近を得る。
【００４４】
ＯＵＴＢＩＡＳが安定するとＤＡＴＡ信号ＩＮＤ１を動作させることができる。図３は、そのＯＵＴＢＩＡＳが安定した後に、ＤＡＴＡ信号を伝送している波形を示している。ＯＵＴＢＩＡＳはレシーバ回路０と同様にレシーバ回路１にも電圧を供給しているため、レシーバ回路１のバイアス電圧は最適な条件にある。つまり、ＣＬＫ信号のしきい値と同様にＤＡＴＡ信号のしきい値も０．２Ｖ付近を得ている。その結果、データ信号ＩＮＤ１の状態に応じて、レシーバ回路１の出力、即ちＯＵＴＤ１が期待通りのファンクションを行なうこととなる。
【００４５】
従って、実施例１の液晶表示装置における信号伝送回路においては、位相調整回路を応用したバイアス回路がレシーバ回路に最適なバイアス電圧を供給し、目的とするデューティを得るという作用が実現している。つまり、デューティ＝５０％を期待値となるように設定することで、高周波領域においても信号を正確に伝送するという効果を得ることが出来る。また、トランスミッタ回路には電圧振幅を制限する作用、レシーバ回路には電流および電圧振幅を制限するという作用があり、消費電力をＰ、動作周波数をｆ、電源電圧をＶ、トランスミッタ回路若しくはレシーバ回路の入力寄生容量、若しくは出力寄生容量をＣＰとすると、Ｐ∝ｆ・ＣＰ・Ｖ２で表すことができるため、低消費電力という効果を得ることができる。
【００４６】
更に、定常動作するＣＬＫ信号伝送回路から、レシーバ回路のバイアス電圧を作り出す回路構成であるため、定常状態にならない積分波形であっても、最適なしきい値を得ることができる。つまり、高周波領域においても信号を正確に伝送するという効果を得ることができる。然も、配線抵抗の相対誤差が小さければ、抵抗値の絶対変動に対しても動作領域が広いという効果も発揮する。
【００４７】
また、レシーバ回路０、１のＭＯＳトランジスタＭ４とＭ５若しくはＭ１０４とＭ１０５は電流制限の役割があり、数ｋΩで構成しているため、トランスミッタ回路０、１のＭＯＳトランジスタＭ３若しくはＭ１０３がオンしても伝送回路の消費電流は１ｍＡ程度となり、低消費電力を達成している。
【００４８】
従って、実施例１の液晶表示装置における信号伝送回路によれば、ガラス基板上のアルミ配線のような高い抵抗値を持つ配線であっても、配線領域や消費電力を増やすことなく、高速で信号伝送が可能な液晶表示装置における信号伝送回路を提供することが可能なこととなる。
【００４９】
＜実施例２＞
図４は、実施例２の液晶表示装置における信号伝送回路の説明図である。信号伝送回路は、電圧振幅制御機能を備え、電源電圧を基準にして動作するように構成して成るトランスミッタ回路０、１と、電流と電圧振幅の制御機能を備え、その調整のためのバイアス入力端子と定電流源回路とを備え、電源電圧を基準にして動作するように構成して成るレシーバ回路０、１と、差動入力回路を備え、該差動入力回路のうちの一方の入力端子にＣＬＫ信号レシーバ回路の出力信号を入力し、他方の入力端子には前記ＣＬＫ信号レシーバ回路の反転出力信号を入力し、出力端子にはコンデンサを接続し、前記ＣＬＫ信号レシーバ回路の出力信号に応じて前記出力端子に接続したコンデンサを充放電する機能を備え、更に前記出力端子を前記ＣＬＫ信号レシーバ回路及びＤＡＴＡ信号レシーバ回路のバイアス入力端子に接続し、電源電圧を基準にして動作するように構成して成るバイアス回路と、から構成して成る。
【００５０】
実施例２の液晶表示装置における信号伝送回路は、実施例１と異なり、前記トランスミッタ回路０、１、前記レシーバ回路０、１及び前記バイアス回路は、電源電圧を基準にして動作するように構成したことである。基準となる電圧を、ＧＮＤ端子レベルから電源電圧に変えるため、使用するＭＯＳトランジスタの極性や接続する端子の位置を必要に応じて変更する必要があるが、それは適宜に行なうことが出来る。
【００５１】
従って、実施例２の液晶表示装置における信号伝送回路によれば、高速に信号伝送が可能な液晶表示装置における信号伝送回路の基準電圧を電源電圧に設定することが出来ることとなる。回路の動作や効果は、実施例１の液晶表示装置における信号伝送回路と同様であるので、説明は省略する。
【００５２】
【発明の効果】
本発明に係る液晶表示装置における信号伝送回路によれば、ガラス基板上のアルミ配線のような高い抵抗値を持つ配線であっても、配線領域や消費電力を増やすことなく、高速で信号伝送が可能な液晶表示装置における信号伝送回路を提供することが可能なこととなる。
【図面の簡単な説明】
【図１】実施例１の液晶表示装置における信号伝送回路の説明図である。
【図２】図１の液晶表示装置における信号伝送回路のＣＬＫ信号動作波形の説明図である。
【図３】図１の液晶表示装置における信号伝送回路のＤＡＴＡ信号動作波形の説明図である。
【図４】実施例２の液晶表示装置における信号伝送回路の説明図である。
【図５】液晶表示装置における信号伝送回路の適用範囲を説明する概念図である。
【図６】従来のＣＭＯＳ回路の説明図である。
【図７】従来のＲＳＤＳ回路の説明図である。
【図８】従来のＲＳＤＳ回路での動作波形の説明図である。
【図９】特許文献１の回路の説明図である。
【符号の説明】
Ｍ１〜Ｍ１０６ 信号伝送回路を構成するＭＯＳトランジスタ
ＩＮＶ１〜ＩＮＶ１０２ 信号反転バッファ
ＣＰ１〜ＣＰ１０２ ＬＳＩの寄生容量
Ｒ、Ｒ０〜Ｒ１Ｂ 信号伝送路の配線抵抗
ＲＳ 終端抵抗
ＶＤＤ 電源電圧端子
ＧＮＤ ＧＮＤ（Ｇｒｏｕｎｄ）端子
ＩＮＣＬＫ ＣＬＫ信号のトランスミッタ回路入力端子
ＩＮＤ１ ＤＡＴＡ信号のトランスミッタ回路入力端子
ＩＮ トランスミッタ回路入力端子
ＩＮＢ トランスミッタ回路反転入力端子
ＯＵＴＣＬＫ ＣＬＫ信号のレシーバ回路出力端子
ＯＵＴＤ１ ＤＡＴＡ信号のレシーバ回路出力端子
ＯＵＴＢＩＡＳ バイアス回路の出力端子
ＯＵＴ レシーバ回路出力端子
Ｎ１、Ｎ１０１ レシーバ回路入力端子
Ｎ２、Ｎ１０２ ノード（レシーバ回路内部のソースフォロア出力端子）
ＶＢ１ トランスミッタ回路の電圧振幅制限バイアス入力端子
ＶＢ２ レシーバ回路の定電流源バイアス入力端子
Claims (8)
- 出力端子での振幅電圧を制御する機能を備え、該出力端子は第一の伝送配線の入力端子に接続される第一のトランスミッタ回路と、
前記伝送配線の出力端子から出力される信号を入力端子に入力し、電位調整用入力端子に入力される電位変動に応じて入力端子の電位を変動させて出力する電位調整回路と、当該電位調整回路からの出力信号を制御入力端子に入力し、該制御入力端子の電位に応じて出力端子の電位を第一の電位或いは第二の電位とする波形生成回路と、当該波形生成回路の後段に縦列に接続されて該波形生成回路の出力信号を反転させる反転バッファとを備える第一のレシーバ回路と、
前記反転バッファからの出力信号を入力し、当該出力信号のデューティに応じて充放電の時間比が変動することで実効的な充放電電圧が変動する容量を備え、当該容量の一端は出力端子に接続され、該出力端子は前記電位調整回路の電位調整用入力端子に接続されるバイアス回路と
を備える液晶表示装置用信号伝送回路。 - 前記バイアス回路は、前記反転バッファからの出力信号のデューティの増大に応じて充電時間を増大させ、前記容量の実効的な放電電圧の低下を抑制する機能を有し、
前記電位調整回路は、前記容量の実効的な放電電位の低下による前記電位調整用入力端子の電位低下に応じて、出力端子の電位と入力端子の電位との差を増大させる機能を有する
請求項１記載の液晶表示装置用信号伝送回路。 - 第一の前記トランスミッタ回路は、一個のｐ型ＭＯＳトランジスタと一個のｎ型ＭＯＳトランジスタとからなるインバータ回路を有し、当該インバータ回路の出力端子と前記ＭＯＳトランジスタの少なくとも一方のドレインとの間に抵抗調整機能を有するＭＯＳトランジスタが配置される
請求項１又は２記載の液晶表示装置用信号伝送回路。 - 前記第一のレシーバ回路が備える電位調整回路は第一のｎ型ＭＯＳトランジスタを備え、
当該第一のｎ型ＭＯＳトランジスタは、前記バイアス回路の出力端子がゲートに接続され、前記伝送配線の出力端子及び定電圧電源の一方の出力端子がドレインに接続され、前記波形生成回路の制御入力端子がソースに接続され、
前記波形生成回路の制御入力端子は、抵抗として機能するＭＯＳトランジスタを介して前記定電圧電源の他方の出力端子と接続する
請求項１から３のいずれか記載の液晶表示装置用信号伝送回路。 - 前記第一のレシーバ回路は第二のｎ型ＭＯＳトランジスタを備え、
当該第二のｎ型ＭＯＳトランジスタは、
前記定電圧電源の他方の出力端子がソースに接続され、
前記第一の伝送配線の出力端子と前記第１のｎ型ＭＯＳトランジスタのドレインとがドレインに接続され、
電位調整可能な電源の出力端子にゲートは接続されて、
前記第一のレシーバ回路の定電流源をなす
請求項４記載の液晶表示装置用信号伝送回路。 - 前記バイアス回路は二個のＭＯＳトランジスタを備え、
当該二個のＭＯＳトランジスタのうち、第一のＭＯＳトランジスタのゲートには前記第一のレシーバ回路の出力端子が接続され、第二のＭＯＳトランジスタのゲートには前記第一のレシーバ回路の出力端子が信号反転回路を介して接続され、
前記第一或いは第二のＭＯＳトランジスタのいずれか一方をスイッチとして前記容量の放電が制御され、他方のＭＯＳトランジスタをスイッチとして前記容量の充電が制御される
請求項１から５のいずれか記載の液晶表示装置用信号伝送回路。 - 前記第一のトランスミッタ回路と同一のディメンジョン及び同一のレイアウトを備える第二のトランスミッタ回路と、
前記第一のレシーバ回路と同一のディメンジョン及び同一のレイアウトを備える第二のレシーバ回路とを備え、
前記第二のトランスミッタ回路と前記第二のレシーバ回路とは第二の伝送配線を介して接続され、
前記第二のレシーバ回路が備える電位調整回路の電位調整用入力端子には前記バイアス回路の出力端子が接続され、
前記第一のトランスミッタ回路にはクロック信号が入力され、前記第二のトランスミッタ回路にはデータ信号が入力される
請求項１から６のいずれか記載の液晶表示装置用信号伝送回路。 - 前記第一のトランスミッタ回路と同一のディメンジョン及び同一のレイアウトを備える複数のトランスミッタ回路と、
前記第一のレシーバ回路と同一のディメンジョン及び同一のレイアウトを備える複数のレシーバ回路とを備え、
前記複数のトランスミッタ回路のそれぞれは、前記複数のレシーバ回路の一と伝送配線を介して接続され、
前記複数のレシーバ回路が備える電位調整回路の電位調整用入力端子のそれぞれには前記バイアス回路の出力端子が接続され、
前記第一のトランスミッタ回路にはクロック信号が入力され、前記複数のトランスミッタ回路にはデータ信号が入力される
請求項１から６のいずれか記載の液晶表示装置用信号伝送回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113706A JP4327493B2 (ja) | 2003-04-18 | 2003-04-18 | 液晶表示装置における信号伝送回路 |
| US10/824,592 US7394292B2 (en) | 2003-04-18 | 2004-04-15 | Simple signal transmission circuit capable of decreasing power consumption |
| TW093110690A TWI235551B (en) | 2003-04-18 | 2004-04-16 | Simple signal transmission circuit capable of decreasing power consumption |
| KR1020040026136A KR100542930B1 (ko) | 2003-04-18 | 2004-04-16 | 소비 전력을 감소시킬 수 있는 간단한 신호 전송 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113706A JP4327493B2 (ja) | 2003-04-18 | 2003-04-18 | 液晶表示装置における信号伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004317910A true JP2004317910A (ja) | 2004-11-11 |
| JP4327493B2 JP4327493B2 (ja) | 2009-09-09 |
Family
ID=33447064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003113706A Expired - Fee Related JP4327493B2 (ja) | 2003-04-18 | 2003-04-18 | 液晶表示装置における信号伝送回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7394292B2 (ja) |
| JP (1) | JP4327493B2 (ja) |
| KR (1) | KR100542930B1 (ja) |
| TW (1) | TWI235551B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102173A (ja) * | 2005-09-30 | 2007-04-19 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| US7397293B2 (en) | 2005-09-16 | 2008-07-08 | Fujitsu Limited | Clock distribution circuit |
| US8004486B2 (en) | 2006-01-31 | 2011-08-23 | Samsung Electronics Co., Ltd. | Device for adjusting transmission signal level based on channel loading |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060232579A1 (en) * | 2005-04-14 | 2006-10-19 | Himax Technologies, Inc. | WOA panel architecture |
| JP4997398B2 (ja) * | 2006-08-10 | 2012-08-08 | 株式会社ジャパンディスプレイセントラル | 差動信号送信回路および差動信号送受信回路 |
| US8766719B2 (en) * | 2011-10-17 | 2014-07-01 | Mediatek Inc. | Digitally-controlled power amplifier with bandpass filtering/transient waveform control and related digitally-controlled power amplifier cell |
| KR20150021812A (ko) * | 2013-08-21 | 2015-03-03 | 삼성전자주식회사 | 신호 특성을 향상한 라인 구동 회로 및 이를 포함하는 반도체 장치 |
| US9531352B1 (en) * | 2015-06-24 | 2016-12-27 | Intel Corporation | Latched comparator circuit |
| US10721687B2 (en) | 2015-12-17 | 2020-07-21 | Wits Co., Ltd. | Information transmitter and an apparatus including the same |
| KR102376016B1 (ko) | 2015-12-17 | 2022-03-18 | 주식회사 위츠 | 정보 송신 장치 및 이 장치를 포함하는 기기 |
| CN106251803B (zh) * | 2016-08-17 | 2020-02-18 | 深圳市华星光电技术有限公司 | 用于显示面板的栅极驱动器、显示面板及显示器 |
| US10223960B2 (en) * | 2016-08-30 | 2019-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Receiver for receiving differential signal, IC including receiver, and display device |
| KR102494550B1 (ko) | 2016-10-12 | 2023-02-02 | 주식회사 위츠 | 정보 송신 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3828204A (en) * | 1973-04-16 | 1974-08-06 | Hughes Aircraft Co | Sensitive pulse threshold detector |
| JP2000306382A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置 |
| US6459306B1 (en) * | 1999-07-22 | 2002-10-01 | Lucent Technologies Inc. | Low power differential comparator with stable hysteresis |
| JP2001156180A (ja) | 1999-11-25 | 2001-06-08 | Hitachi Ltd | Ｃｍｏｓ長距離配線駆動回路 |
| US7129800B2 (en) * | 2004-02-04 | 2006-10-31 | Sun Microsystems, Inc. | Compensation technique to mitigate aging effects in integrated circuit components |
-
2003
- 2003-04-18 JP JP2003113706A patent/JP4327493B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-15 US US10/824,592 patent/US7394292B2/en not_active Expired - Fee Related
- 2004-04-16 TW TW093110690A patent/TWI235551B/zh not_active IP Right Cessation
- 2004-04-16 KR KR1020040026136A patent/KR100542930B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7397293B2 (en) | 2005-09-16 | 2008-07-08 | Fujitsu Limited | Clock distribution circuit |
| JP2007102173A (ja) * | 2005-09-30 | 2007-04-19 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| US8004486B2 (en) | 2006-01-31 | 2011-08-23 | Samsung Electronics Co., Ltd. | Device for adjusting transmission signal level based on channel loading |
| US8477093B2 (en) | 2006-01-31 | 2013-07-02 | Samsung Electronics Co., Ltd. | Device for adjusting transmission signal level based on channel loading |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040239662A1 (en) | 2004-12-02 |
| US7394292B2 (en) | 2008-07-01 |
| TW200425640A (en) | 2004-11-16 |
| KR20040090902A (ko) | 2004-10-27 |
| KR100542930B1 (ko) | 2006-01-11 |
| TWI235551B (en) | 2005-07-01 |
| JP4327493B2 (ja) | 2009-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI468892B (zh) | 用以調整電壓之設備及方法以及電子裝置 | |
| US20080180174A1 (en) | Output buffer with a controlled slew rate offset and source driver including the same | |
| US20080129348A1 (en) | High performance low power multiple-level-switching output drivers | |
| JP4327493B2 (ja) | 液晶表示装置における信号伝送回路 | |
| EP1102402A1 (en) | Level adjustment circuit and data output circuit thereof | |
| US7812660B2 (en) | Level shift circuit | |
| JP2008032812A (ja) | 出力駆動装置および表示装置 | |
| US7436261B2 (en) | Operational amplifier | |
| US20040257111A1 (en) | Level converting circuit efficiently increasing an amplitude of a small-amplitude signal | |
| JP2003163589A (ja) | トレラント機能付きアナログスイッチ回路 | |
| US20180069537A1 (en) | Level shift circuit and semiconductor device | |
| US20070164805A1 (en) | Level shift circuit | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| EP0810732B1 (en) | Differential signal generating circuit having current spike suppressing circuit | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| US6518790B2 (en) | Semiconductor integrated circuit having circuit for transmitting input signal | |
| CN110867166B (zh) | 缓冲电路 | |
| US6518804B2 (en) | Semiconductor integrated circuit device | |
| JP4626456B2 (ja) | 差動増幅回路、レシーバ回路、発振回路及びドライバ回路 | |
| US8736311B2 (en) | Semiconductor integrated circuit | |
| US8344763B2 (en) | Low-speed driver circuit | |
| JP2001085988A (ja) | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 | |
| JP2005217840A (ja) | 出力ドライバ回路 | |
| JP2004242084A (ja) | レベルシフタ回路 | |
| US10908628B2 (en) | Current-mode logic to complementary metal oxide semiconductor logic converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090521 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140619 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |