JP2001085988A - 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源電圧の異なる単結晶シリコンによるＭＯ
ＳＦＥＴ集積回路と多結晶シリコンによるＴＦＴ集積回
路のインターフェイス回路において、薄膜トランジスタ
のしきい値がばらついても、ＭＯＳＦＥＴ集積回路の低
振幅信号をＴＦＴ集積回路の高振幅信号に変換する信号
レベル変換回路を提供する。 【解決手段】 差動入力部がＰチャンネル型薄膜トラン
ジスタ２１，２３で構成されたオペアンプ１０の非反転
入力端子２０に、ＭＯＳＦＥＴ集積回路１１からの低振
幅信号を入力し、反転入力端子２２に比較電圧信号を入
力することにより、オペアンプ１０のコンパレータ動作
を利用してレベル変換を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、第１回路と第１回
路よりも電源電圧が大きい第２回路との間に設けられ、
第１回路からの低振幅信号を入力して高振幅信号に変換
し、この高振幅信号を前記第２回路に出力する信号レベ
ル変換回路および信号レベル変換回路を備えたアクティ
ブマトリクス型液晶表示装置に関し、より詳しくは多結
晶シリコンのＴＦＴ（薄膜トランジスタ）により構成さ
れる内蔵駆動回路を備えた液晶表示装置の前記内蔵駆動
回路に設けられ、外部回路からの低振幅（例えば０〜３
Ｖ程度）の制御信号を、前記内蔵駆動回路で使用可能な
高振幅（例えば０〜１２Ｖ程度）の制御信号に変換する
レベル変換回路等に好適に実施することができる信号レ
ベル変換回路および信号レベル変換回路を備えたアクテ
ィブマトリクス型液晶表示装置に関するものである。

【０００２】

【従来の技術】一般に、アモルファスシリコンや多結晶
シリコン等を用いたＴＦＴ（薄膜トランジスタ）集積回
路では、薄膜トランジスタの特性が単結晶シリコンと比
べて非常に悪いので、電源電圧を単結晶シリコンを用い
たＭＯＳＦＥＴ集積回路より高く設定しなければならな
い。従って、ＴＦＴ集積回路に、単結晶シリコンによる
ＭＯＳＦＥＴ集積回路の出力（ディジタル信号）を入力
するには、ＴＦＴ集積回路側に電源電圧の差に相当する
信号レベル変換回路が必要となる。図７に従来の単相信
号レベル変換回路の一例を、図８に従来の両相信号レベ
ル変換回路の一例を示す。これらの信号レベル変換回路
は、ＴＦＴ集積回路で構成され、例えばアクティブマト
リクス型液晶表示装置などのＴＦＴ集積回路と、その制
御信号を発生する単結晶シリコンを用いたＭＯＳＦＥＴ
集積回路とのインターフェイス回路として用いられる。

【０００３】図７の単相信号レベル変換回路５０１は、
２個のＮチャンネル型薄膜トランジスタ５０５，５０６
とカレントミラー回路を構成するＰチャンネル型薄膜ト
ランジスタのアクティブロード５０７，５０８から成
る。入力トランジスタ５０５のゲートには、ロジック信
号を発生する単結晶シリコンのＭＯＳＦＥＴ集積回路５
０２が接続され、低振幅信号の入力信号５０３が印加さ
れる。もう一方の入力トランジスタ５０６のゲートに
は、一定のバイアス電圧が印加され常にオン状態にあ
る。

【０００４】薄膜トランジスタは、およそ３Ｖ程度のし
きい値電圧を有しているので、このＴＦＴ集積回路の電
源電圧はおよそ１０〜１５Ｖ程度となっている。一方、
単結晶シリコンのＭＯＳＦＥＴ集積回路５０２の電源電
圧は、一般に３〜５Ｖ程度であり、従ってその出力信号
５０３はハイレベルでも３〜５Ｖ程度で、ＴＦＴ集積回
路の電源電圧に比べて小さく、ＴＦＴ集積回路内ではロ
ーレベルと認識されてしまう。そこで、ＭＯＳＦＥＴ集
積回路５０２のハイレベル出力信号を、ＴＦＴ集積回路
の電源電圧に近い値に信号レベル変換するインターフェ
イス回路が必要となる。

【０００５】図７の単相信号レベル変換回路５０１は、
従来のレベル変換回路の一例で、入力信号５０３がハイ
レベルの場合には、入力トランジスタ５０５はオンし、
負荷トランジスタ５０７にドレイン電流を流してトラン
ジスタ５０８をオンさせる。このとき他方の入力トラン
ジスタ５０６には一定のゲート電圧が印加されているの
で常にオン状態であるが、トランジスタ５０８のチャン
ネル幅／チャンネル長をトランジスタ５０６のそれより
も十分大きく設定しておくと、出力信号５０９は信号レ
ベル変換回路の電源電圧に近い値が出力される。

【０００６】また、入力信号５０３がローレベルの場合
には、入力トランジスタ５０５はオフし、負荷トランジ
スタ５０７にはドレイン電流が流れず、トランジスタ５
０８はオフになる。このとき他方の入力トランジスタ５
０６には一定のゲート電圧が印加されているので常にオ
ン状態であるので、出力信号５０９は信号レベル変換回
路のグランド電圧に近い値が出力される。

【０００７】以上のようにして、信号レベル変換回路５
０１は、ＭＯＳＦＥＴ集積回路５０２からの低振幅信号
の入力信号５０３をＴＦＴ集積回路の電源電圧に近い高
振幅信号の出力信号５０９に変換する。出力信号５０９
は、他のＴＦＴ集積回路の入力として用いられる。

【０００８】同様に、図８の両相信号レベル変換回路６
０１は、従来のレベル変換回路の一例で、図７と同様の
機能を示すものには、図７と同じ番号を付してある。図
８の両相信号レベル変換回路６０１では、他方の入力ト
ランジスタ５０６のゲートには、ロジック信号を発生す
る単結晶シリコンのＭＯＳＦＥＴ集積回路５０２からの
低振幅信号の入力信号５０３の反転信号５０４が印加さ
れる。それ以外の構成は、図７の単相信号レベル変換回
路５０１と同一である。

【０００９】図８における両相信号レベル変換回路６０
１は、入力信号５０３がハイレベルの場合には、入力ト
ランジスタ５０５はオンし、負荷トランジスタ５０７に
ドレイン電流を流してトランジスタ５０８をオンさせ
る。このとき他方の入力トランジスタ５０６には、入力
信号５０３の反転信号であるローレベルが与えられ、入
力トランジスタ５０６をオフさせることによって、出力
信号５０９は信号レベル変換回路の電源電圧が出力され
る。

【００１０】また、入力信号５０３がローレベルの場合
には、入力トランジスタ５０５はオフし、負荷トランジ
スタ５０７にはドレイン電流が流れず、トランジスタ５
０８はオフになる。このとき他方の入力トランジスタ５
０６には、入力信号５０３の反転信号であるハイレベル
が与えられ、入力トランジスタ５０６をオンさせること
によって、出力信号５０９は信号レベル変換回路のグラ
ンド電圧が出力される。

【００１１】以上のようにして、図８においても、図７
と同等に、信号レベル変換回路６０１は、ＭＯＳＦＥＴ
集積回路５０２からの低振幅信号の入力信号５０３をＴ
ＦＴ集積回路の電源電圧に近い高振幅信号の出力信号５
０９に変換する。

【００１２】

【発明が解決しようとする課題】しかしながら、従来技
術である図７または図８を低振幅信号入力→高振幅信号
出力の信号レベル変換回路として、単結晶シリコン等の
ＭＯＳＦＥＴ集積回路と多結晶シリコン等のＴＦＴ集積
回路のインターフェイスに用いた場合、入力部の薄膜ト
ランジスタ５０５，５０６のしきい値が入力信号振幅に
対して同程度となり、入力信号の振幅が入力トランジス
タのしきい値より小さくなると入力トランジスタをオン
させることができず、信号変換回路として機能しない。

【００１３】また例えば、この信号レベル変換回路を、
アクティブマトリクス型液晶表示装置などのインターフ
ェイス回路として用いた場合、大画面全体にわたって薄
膜トランジスタのしきい値を一定値に制御するのは非常
に困難であり、しきい値がばらついて、信号変換回路が
動作しないことが十分予想される。

【００１４】図９は従来の単相信号レベル変換回路によ
る信号レベル変換のシミュレーション結果である。シミ
ュレーションの条件は、以下のとおりである。

【００１５】入力信号Ｖｉｎの最大振幅レベル： ５Ｖ 入力信号Ｖｉｎの半周期パルス幅： ６２．５ｍｓ 電源電圧ＶDD： １２Ｖ 薄膜トランジスタのしきい値： １Ｖ、２．５Ｖ、４Ｖ 図９（ａ）は薄膜トランジスタのしきい値が１Ｖの場合
の波形図であり、図９（ｂ）は薄膜トランジスタのしき
い値が２．５Ｖの場合の波形図であり、図９（ｃ）は薄
膜トランジスタのしきい値が４Ｖの場合の波形図であ
る。これら図９（ａ）〜図９（ｃ）より明らかなよう
に、薄膜トランジスタのしきい値が大きい場合の出力信
号Ｖｏｕｔは、入力信号Ｖｉｎに応じたレベル変化がな
されていない。このことより、従来の単相信号レベル変
換回路では、薄膜トランジスタのしきい値がばらつく
と、オペアンプは正常に動作していないことが認められ
る。なお、このことは、従来の両相信号レベル変換回路
についても当てはまることが本発明者により確認されて
いる。

【００１６】以上のような理由により、従来技術では、
ＭＯＳＦＥＴ集積回路とＴＦＴ集積回路の信号レベル変
換回路に適用することができないという課題があった。

【００１７】本発明は、上記課題に鑑み、薄膜トランジ
スタのしきい値がばらついても、正確に低振幅信号を高
振幅信号に変換することができる信号レベル変換回路お
よび信号レベル変換回路を備えたアクティブマトリクス
型液晶表示装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明のうち請求項１記載の発明は、第１回路
と、第１回路よりも電源電圧が大きい第２回路との間に
設けられ、第１回路からの低振幅信号を入力して高振幅
信号に変換する信号レベル変換手段を備え、この信号レ
ベル変換手段からの高振幅信号を前記第２回路に出力す
る信号レベル変換回路において、前記信号レベル変換手
段が一対のＰチャネル型入力トランジスタで構成された
演算増幅器からなり、この演算増幅器の非反転入力端子
に、前記低振幅信号を入力し、演算増幅器の反転入力端
子に、前記低振幅信号のハイレベルとローレベルの間の
所定電圧レベルに設定された比較電圧が印加されるよう
にしたことを特徴とする。

【００１９】上記構成によれば、演算増幅器の差動入力
部がＰチャンネル型トランジスタで構成されているの
で、第１回路のローレベル信号もしくはハイレベル信号
が入力されても、ソース−ゲート電圧はしきい値に対し
て十分大きいので、しきい値がばらついても演算増幅器
を構成する各トランジスタはオンとなり、演算増幅器は
正常に動作する。

【００２０】更に、演算増幅器の非反転入力端子には低
振幅信号が入力され、演算増幅器の反転入力端子には比
較電圧信号が入力される。これにより、低振幅信号がハ
イレベルの場合には、非反転入力端子電圧が反転入力端
子電圧より大きくなり、演算増幅器からは電源電圧（第
２回路の電源電圧と略同一の電圧レベル）に近い値（ハ
イレベル）が出力される。また、低振幅信号がローレベ
ルの場合には、演算増幅器の非反転入力端子電圧が反転
入力端子電圧よりも小さくなり、演算増幅器からはグラ
ンド電圧に近い値（ローレベル）が出力される。

【００２１】以上の動作により、薄膜トランジスタのし
きい値がばらついても、演算増幅器さえ正常に動作すれ
ば、低振幅信号を正確に高振幅信号に変換することが可
能とる。

【００２２】請求項２記載の発明は、第１回路と、第１
回路よりも電源電圧が大きい第２回路との間に設けら
れ、第１回路からの低振幅信号を入力して高振幅信号に
変換する信号レベル変換手段を備え、この信号レベル変
換手段からの高振幅信号を前記第２回路に出力する信号
レベル変換回路において、前記信号レベル変換手段が、
一対のＮチャネル型入力トランジスタと、各入力トラン
ジスタの前段に設けられ入力信号の信号電圧に入力トラ
ンジスタのしきい値以上の電圧レベルを付加するレベル
シフタ回路と、を有する演算増幅器で構成され、この演
算増幅器の非反転入力端子に、前記低振幅信号を入力
し、演算増幅器の反転入力端子に、前記低振幅信号のハ
イレベルとローレベルの間の所定電圧レベルに設定され
た比較電圧が印加されるようにしたことを特徴とする。

【００２３】上記構成により、演算増幅器の差動入力部
が薄膜トランジスタのしきい値以上のレベルシフタ回路
を有するＮチャンネル型薄膜トランジスタで構成されて
いるので、第１回路からのローレベル信号もしくはハイ
レベル信号が入力されても、ゲート−ソース電圧はしき
い値に対して十分大きいので、しきい値がばらついても
演算増幅器を構成する各トランジスタはオンとなり、演
算増幅器は正常に動作する。

【００２４】更に、演算増幅器の非反転入力端子には低
振幅信号が入力され、演算増幅器の反転入力端子には比
較電圧信号が入力される。これにより、低振幅信号がハ
イレベルの場合には、非反転入力端子電圧が反転入力端
子電圧より大きくなり、演算増幅器からは電源電圧（第
２回路の電源電圧と略同一の電圧レベル）に近い値（ハ
イレベル）が出力される。また、低振幅信号がローレベ
ルの場合には、演算増幅器の非反転入力端子電圧が反転
入力端子電圧よりも小さくなり、演算増幅器からはグラ
ンド電圧に近い値（ローレベル）が出力される。

【００２５】以上の動作により、薄膜トランジスタのし
きい値がばらついても、演算増幅器さえ正常に動作すれ
ば、低振幅信号を正確に高振幅信号に変換することが可
能となる。

【００２６】請求項３記載の発明は、請求項２記載の信
号レベル変換回路において、前記レベルシフタ回路は、
ソースフォロワーのトランジスタと、カレントミラー回
路で構成された定電流源とから構成されていることを特
徴とする。

【００２７】上記構成によれば、演算増幅器のＮチャン
ネル型薄膜トランジスタで構成された差動入力部には、
常に薄膜トランジスタのしきい値電圧以上が加算された
入力信号が印加されるので、第１回路のローレベル信号
が入力されても演算増幅器は動作する。

【００２８】請求項４記載の発明は、請求項１乃至３の
何れかに記載の信号レベル変換回路において、前記比較
電圧が、前記低振幅信号のハイレベルとローレベルのほ
ぼ中間レベルに設定したことを特徴とする。

【００２９】上記の如く、比較電圧が、前記低振幅信号
のハイレベルとローレベルのほぼ中間レベルに設定する
ことにより、高速かつ正確なレベル変換が可能となる。
なぜなら、比較電圧を該中間レベルに設定した場合、ハ
イレベルおよびローレベルの何れに対しても、非反転入
力端子電圧と反転入力端子電圧の差を最も大きくとるこ
とができ、これによりレベル変換動が高速かつ確実とな
るからである。

【００３０】請求項５記載の発明は、請求項１乃至３の
何れかに記載の信号レベル変換回路において、前記比較
電圧が、前記低振幅信号の反転値に設定したことを特徴
とする。

【００３１】ここで、「低振幅信号の反転値に設定す
る」とは、低振幅信号がハイレベルのときに比較電圧を
ローレベルに設定し、低振幅信号がローレベルのときに
比較電圧をハイレベルに設定することを意味する。この
ように比較電圧を低振幅信号の反転値に設定することに
より、非反転入力端子電圧と反転入力端子電圧の差を請
求項４記載の発明の場合よりも大きくとれるので、信号
レベル変換動作をより高速でかつ正確に行うことができ
る。

【００３２】請求項６記載の発明は、請求項１乃至５の
何れかに記載の信号レベル変換回路において、前記第１
回路は単結晶シリコンによるＭＯＳＦＥＴ集積回路であ
り、前記第２回路は多結晶シリコンによるＴＦＴ（薄膜
トランジスタ）集積回路であり、前記演算増幅器を多結
晶シリコンによるＴＦＴ（薄膜トランジスタ）で構成さ
れていることを特徴とする。

【００３３】上記構成により、電源電圧の異なる単結晶
シリコンによるＭＯＳＦＥＴ集積回路（一般に電源電圧
３〜５Ｖ程度）と多結晶シリコンによるＴＦＴ集積回路
（一般に電源電圧１０〜１５Ｖ程度）のインターフェイ
ス回路に用いることができる。

【００３４】請求項７記載の発明は、請求項６記載の信
号レベル変換回路を備えたことを特徴とするアクティブ
マトリクス型液晶表示装置である。

【００３５】上記構成により、薄膜トランジスタを用い
た液晶表示装置において、ＴＦＴ集積回路では扱えない
比較的高周波（数１０ＭＨｚ）のディジタル信号をＭＯ
ＳＦＥＴ集積回路で処理し分周して比較的低周波（数Ｍ
Ｈｚ）のディジタル信号に変換したのち、ＴＦＴ集積回
路で処理する際に、薄膜トランジスタを用いた液晶表示
素子と前記信号レベル変換回路を同一の製造プロセスで
作ることができ、かつ、特別なインターフェイス素子を
用いず、一般的な低電源電圧のＭＯＳＦＥＴ集積回路と
の直接インターフェイスを可能にする作用を有する。

【００３６】

【発明の実施の形態】（実施の形態１）図１は実施の形
態１に係る信号レベル変換回路の構成を示す回路図であ
る。この信号レベル変換回路１０は、差動入力部がＰチ
ャンネル型ＴＦＴ（薄膜トランジスタ）で構成された演
算増幅器（以下、オペアンプと称する）により構成され
ている。

【００３７】図１において、１１は第１回路としての単
結晶シリコンによるＭＯＳＦＥＴ集積回路を示し、１２
は第２回路としての多結晶シリコンによるＴＦＴ集積回
路を示す。また、オペアンプ１０及びＴＦＴ集積回路１
２は、ＴＦＴ集積回路１３内に内蔵されている。従っ
て、オペアンプ１０及びＴＦＴ集積回路１２の各電源電
圧は、ＴＦＴ集積回路１３の電源電圧と同一である。な
お、ＴＦＴ集積回路１３は、例えば液晶表示装置の内蔵
駆動回路等である。

【００３８】オペアンプ１０の差動入力部は、非反転入
力端子２０に接続されたゲートを有する入力トランジス
タ２１と、反転入力端子２２に接続されたゲートを有す
る入力トランジスタ２３とで構成される。非反転入力端
子２０には、ＭＯＳＦＥＴ集積回路１１からの低振幅信
号が入力され、また反転入力端子２２には、低振幅信号
のハイレベルとローレベルの間の所定電圧レベルに設定
された比較電圧が印加される。なお、比較電圧として
は、後述すようにように低振幅信号のハイレベルとロー
レベルの中間レベルに設定するのが望ましい。

【００３９】オペアンプ１０の差動アンプ部は、カレン
トミラー回路を構成する一対の負荷トランジスタ２４，
２５と、バイアス電圧ＶＢがゲートに印加されたトラン
ジスタ２６による定電流源とから構成されている。また
オペアンプ１０の出力段は、バイアス電圧ＶＢがベース
に印加されたトランジスタ２７による定電流源と、トラ
ンジスタ２８によるソースフォロワー回路で構成されて
おり、差動アンプ部の出力（図のＡ点）は、出力段のソ
ースフォロワー回路でバッファされて、オペアンプ１０
の出力端子２９から出力される。

【００４０】なお、前記トランジスタ２１，２３，２
６，２７はＰチャネル型薄膜トランジスタ（ＴＦＴ）で
あり、前記トランジスタ２４，２５，２８は、Ｎチャネ
ル型膜トランジスタ（ＴＦＴ）である。また、オペアン
プ１０はコンパレータとして動作させるので、動作速度
を高めるために、抵抗や容量等の位相補償用素子は接続
されていない。

【００４１】本発明の実施の形態においても、従来例と
同様に、薄膜トランジスタは、およそ３Ｖ程度のしきい
値電圧を有し、このＴＦＴ集積回路１３の電源電圧ＶDD
はおよそ１０〜１５Ｖ程度となっている（従って、オペ
アンプ１０及びＴＦＴ集積回路１２も同様の電源電圧で
ある）。一方、単結晶シリコンのＭＯＳＦＥＴ集積回路
１１の電源電圧は、一般に３〜５Ｖ程度であり、従っ
て、ＭＯＳＦＥＴ集積回路１１からの出力信号の振幅レ
ベルは、ＴＦＴ集積回路１３の電源電圧に比べて小さ
い。

【００４２】以下、本実施の形態１の動作について説明
する。

【００４３】ＴＦＴ集積回路１３の電源電圧がＭＯＳＦ
ＥＴ集積回路１１のそれよりも十分大きい場合、ＭＯＳ
ＦＥＴ集積回路１１からの低振幅信号がローレベルであ
ろうとハイレベルであろうと、オペアンプ１０の入力ト
ランジスタ２１がＰチャンネル型トランジスタで構成さ
れているので、トランジスタ２１のソース−ゲート電圧
は、薄膜トランジスタのしきい値電圧よりも大きく、し
きい値がばらついてもトランジスタ２１はオンし、オペ
アンプ１０は動作する。

【００４４】いま、オペアンプ１０の反転入力端子２２
に印加される比較電圧ＶＣとして、ＭＯＳＦＥＴ集積回
路１１からの低振幅信号のハイレベルとローレベルの中
間値に設定した場合を考える。オペアンプ１０の非反転
入力端子２０に印加されるＭＯＳＦＥＴ集積回路１１か
らの低振幅信号がハイレベルの場合、トランジスタ２
１，２３の各ソース電位は等しいので、トランジスタ２
１のソース−ゲート間電圧は、トランジスタ２３のソー
ス−ゲート間電圧よりも小さい。ところが、差動アンプ
には、トランジスタ２４，２５で構成されるカレントミ
ラー回路のアクティブロードが接続されているので、ト
ランジスタ２１は、トランジスタ２３とできるだけ同じ
電流を流すように動作するために、ドレイン電圧すなわ
ち差動アンプの出力（図のＡ点の電圧）を下げる。その
結果、オペアンプ１０の出力段のソースフォロワーを構
成するトランジスタ２８のゲート電圧は、薄膜トランジ
スタのしきい値より小さくなり、トランジスタ２８はオ
フとなる。一方、オペアンプ１０の出力段の定電流源を
構成するトランジスタ２７は常にオン状態にあるので、
結果として、オペアンプ１０の出力端子２９からは、ハ
イレベルが出力される。

【００４５】逆に、オペアンプ１０の非反転入力端子２
０に印加されるＭＯＳＦＥＴ集積回路１１からの低振幅
信号がローレベルの場合、トランジスタ２１，２３の各
ソース電位は等しいので、トランジスタ２１のソース−
ゲート間電圧は、トランジスタ２３のソース−ゲート間
電圧よりも大きい。従って、上記と同様、トランジスタ
２１は、トランジスタ２３とできるだけ同じ電流を流す
ように動作するために、ドレイン電圧すなわち差動アン
プの出力（図のＡ点の電圧）を上げる。その結果、トラ
ンジスタ２８のゲート電圧は、薄膜トランジスタのしき
い値より大きくなり、トランジスタ２８はオンとなる。
一方、トランジスタ２７は常にオン状態にあるが、トラ
ンジスタ２７，２８のチャンネル幅／チャンネル長を適
切に設定することにより、オペアンプ１０の出力端子２
９からは、ローレベルが出力される。

【００４６】以上のようにして、本発明の信号レベル変
換回路は、オペアンプのコンパレータ動作により、薄膜
トランジスタのしきい値がばらついても、オペアンプが
正常に動作する範囲において、ＭＯＳＦＥＴ集積回路１
１からの低振幅信号のハイレベル，ローレベルを、ＴＦ
Ｔ集積回路１２の高振幅信号のハイレベル，ローレベル
に変換することができる。

【００４７】次に、本発明者等が上記の図１のレベル変
換回路について行ったシミュレーションによる結果を図
２に示す。シミュレーションの条件は、以下のとおりで
ある。

【００４８】入力信号Ｖｉｎの最大振幅レベル： ５Ｖ 入力信号Ｖｉｎの半周期パルス幅： ６２．５ｍｓ 電源電圧ＶDD： １２Ｖ 薄膜トランジスタのしきい値： １Ｖ、２．５Ｖ、４
Ｖ、５．５Ｖ 図２（ａ）は薄膜トランジスタのしきい値が１Ｖの場合
の波形図であり、図２（ｂ）は薄膜トランジスタのしき
い値が２．５Ｖの場合の波形図であり、図２（ｃ）は薄
膜トランジスタのしきい値が４Ｖの場合の波形図であ
り、図２（ｄ）は薄膜トランジスタのしきい値が５．５
Ｖの場合の波形図である。これら図２（ａ）〜図２
（ｄ）より明らかなように、ハイレベルとローレベルの
明確な高振幅信号の出力信号Ｖｏｕｔが得られ、このこ
とより、薄膜トランジスタのしきい値がばらついても、
オペアンプは正常に動作していることが認められる。

【００４９】上記の例では、オペアンプの反転入力端子
２２に印加される比較電圧ＶＣとして、ＭＯＳＦＥＴ集
積回路１１からの低振幅信号のハイレベルとローレベル
の中間値に設定した場合について説明したけれども、本
発明はこれに限定されるものではなく、比較電圧ＶＣと
しては低振幅信号のハイレベルとローレベルの間の電圧
値であれば、十分に効果がある。但し、上記のようにハ
イレベルとローレベルの中間値に設定するのが、電圧マ
ージンを大きくとることができるので望ましい。

【００５０】また、図３に示す構成により、インバータ
３５により低振幅信号の入力信号の反転値（低振幅信号
がハイレベルのときローレベル、低振幅信号がローレベ
ルのときハイレベル）を比較電圧ＶＣとして設定するよ
うにしてもよい。このようにすれば、更に電圧マージン
を大きくとることができるので望ましい。

【００５１】また、オペアンプとしては、位相補償用素
子（抵抗と容量）をなくし、差動入力部の薄膜トランジ
スタのトランジスタサイズ（チャンネル幅／チャンネル
長）を、出力段の薄膜トランジスタのそれよりも十分大
きく設定することにより、信号レベル変換の高速動作も
可能となる。以下にその理由について説明する。例えば
入力トランジスタ２１のトランジスタを大きくすると、
大きくしない場合に比べてＡ点の電位が上昇する。これ
により、出力トランジスタ２８に対する駆動性能が大き
くなり、出力トランジスタ２８の応答速度が速くなる。
よって、信号レベル変換の高速動作が可能となる。

【００５２】（実施の形態２）図４は実施の形態２に係
る信号レベル変換回路の構成を示す回路図である。本実
施の形態２に係る信号レベル変換回路も、上記実施の形
態１と同様にオペアンプで構成されている。但し、実施
の形態１のオペアンプは差動入力がＰチャネル型薄膜ト
ランジスタで構成されていたけれども、本実施の形態２
に係るオペアンプでは、差動入力部が薄膜トランジスタ
のしきい値以上のレベルシフタ回路を有するＮチャンネ
ル型薄膜トランジスタで構成されている点において相違
する。以下、図４を参照して具体的な構成を説明する。
なお、実施の形態１に対応する部分には、同一の参照符
号を付す。

【００５３】図４において、４０は本実施の形態に係る
オペアンプであり、このオペアンプ４０の非反転入力端
子２０には、ＭＯＳＦＥＴ集積回路１１からの低振幅信
号が入力され、また反転入力端子２２には、比較電圧Ｖ
Ｃが入力される。オペアンプ４０の差動入力部は、Ｎチ
ャンネル型薄膜トランジスタ４１，４２と、トランジス
タ４１に関連するレベルシフタ回路４３と、トランジス
タ４２に関連するレベルシフタ回路４４とで構成されて
いる。レベルシフタ回路４３は、定電流源４５とソース
フォロワーのトランジスタ４６で構成されている。ま
た、もう１つのレベルシフタ回路４４は、定電流源４７
とソースフォロワーのトランジスタ４８で構成されてい
る。このレベルシフタ回路４３，４４のレベルシフト量
は、薄膜トランジスタのしきい値以上を有しており、レ
ベルシフト量は同一とされている。なお、定電流源４
５，４７は、具体的にはカレントミラー回路（図示せ
ず）と、電源に接続される可変抵抗（図示せず）等とか
ら構成されている。従って、該可変抵抗の調整によりレ
ベルシフタ回路４３，４４のレベルシフト量を調整する
ことができる。

【００５４】オペアンプ４０の差動アンプ部は、カレン
トミラー回路を構成する一対の負荷トランジスタ４９，
５０と、バイアス電圧ＶＢがゲートに印加されたトラン
ジスタ５１による定電流源とから構成されている。また
オペアンプ４０の出力段は、バイアス電圧ＶＢを印加さ
れたトランジスタ５２による定電流源と、トランジスタ
５３によるソースフォロワー回路で構成されており、差
動アンプ部の出力（図のＢ点）は、出力段のソースフォ
ロワー回路でバッファされて、オペアンプ１０の出力端
子２９から出力される。

【００５５】なお、前記トランジスタ４１，４２，５
１，５２はＮチャネル型薄膜トランジスタ（ＴＦＴ）で
あり、前記トランジスタ４６，４８，４９，５０，５３
は、Ｐチャネル型膜トランジスタ（ＴＦＴ）である。ま
た、オペアンプ４０はコンパレータとして動作させるの
で、動作速度を高めるために、抵抗や容量等の位相補償
用素子は接続されていない。

【００５６】以下、本実施の形態２の動作について説明
する。

【００５７】ＭＯＳＦＥＴ集積回路１１からの低振幅信
号は、オペアンプ４０の差動入力部の非反転入力端子２
０から、薄膜トランジスタのしきい値以上のレベルシフ
タ回路４３を通して、Ｎチャンネル型薄膜トランジスタ
４１のゲートに印加されるので、低振幅信号がローレベ
ルであろうとハイレベルであろうと、トランジスタ４１
のゲート−ソース電圧は、薄膜トランジスタのしきい値
よりも大きく、トランジスタ４１はオンし、オペアンプ
４０は動作する。

【００５８】いま、オペアンプ４０の反転入力端子２２
に印加される比較電圧ＶＣとして、ＭＯＳＦＥＴ集積回
路１１からの低振幅信号のハイレベルとローレベルの中
間値に設定した場合を考える。オペアンプ４０の非反転
入力端子２０に印加されるＭＯＳＦＥＴ集積回路１１か
らの低振幅信号がハイレベルの場合、トランジスタ４
１，４２のソース電位は等しいので、トランジスタ４１
のソース−ゲート間電圧は、トランジスタ４２のソース
−ゲート間電圧よりも大きい。ところが、差動アンプ部
には、トランジスタ４９，５０で構成されるカレントミ
ラー回路のアクティブロードが接続されているので、ト
ランジスタ４１は、トランジスタ４２とできるだけ同じ
電流を流すように動作するために、ドレイン電圧すなわ
ち差動アンプ部の出力（図のＢ点の電圧）を下げる。そ
の結果、オペアンプ４０の出力段のソースフォロワーを
構成するトランジスタ５３のソース−ゲート電圧は、薄
膜トランジスタのしきい値より大きくなり、トランジス
タ５３はオンとなる。一方、オペアンプ４０の出力段の
定電流源を構成するトランジスタ５２は常にオン状態に
あるが、トランジスタ５２，５３のチャンネル幅／チャ
ンネル長を適切に設定することにより、オペアンプの出
力端子２９からは、ハイレベルが出力される。

【００５９】逆に、オペアンプの非反転入力端子２０に
印加されるＭＯＳＦＥＴ集積回路１１からの低振幅信号
がローレベルの場合、トランジスタ４１，４２のソース
電位は等しいので、トランジスタ４１のゲート−ソース
間電圧は、トランジスタ４２のゲート−ソース間電圧よ
りも小さい。従って、上記と同様、トランジスタ４１
は、トランジスタ４２とできるだけ同じ電流を流すよう
に動作するために、ドレイン電圧すなわち差動アンプの
出力（図のＢ点の電圧）を上げる。その結果、トランジ
スタ５３のソース−ゲート電圧は、薄膜トランジスタの
しきい値より小さくなり、トランジスタ５３はオフとな
る。一方、トランジスタ５２は常にオン状態にあるの
で、結果として、オペアンプの出力端子２９からは、ロ
ーレベルが出力される。

【００６０】以上のようにして、本発明の信号レベル変
換回路は、オペアンプのコンパレータ動作により、薄膜
トランジスタのしきい値がばらついても、オペアンプが
正常に動作する範囲において、ＭＯＳＦＥＴ集積回路１
１からの低振幅信号のハイレベル，ローレベルを、ＴＦ
Ｔ集積回路１２の高振幅信号のハイレベル，ローレベル
に変換することができる。

【００６１】次に、本発明者等が上記の図４のレベル変
換回路について行ったシミュレーションによる結果を図
５に示す。シミュレーションの条件は、以下のとおりで
ある。

【００６２】入力信号Ｖｉｎの最大振幅レベル： ５Ｖ 入力信号Ｖｉｎの半周期パルス幅： ６２．５ｍｓ 電源電圧ＶDD： １２Ｖ 薄膜トランジスタのしきい値： １Ｖ、２．５Ｖ、４
Ｖ、５．５Ｖ 図５（ａ）は薄膜トランジスタのしきい値が１Ｖの場合
の波形図であり、図５（ｂ）は薄膜トランジスタのしき
い値が２．５Ｖの場合の波形図であり、図５（ｃ）は薄
膜トランジスタのしきい値が４Ｖの場合の波形図であ
り、図５（ｄ）は薄膜トランジスタのしきい値が５．５
Ｖの場合の波形図である。これら図５（ａ）〜図５
（ｄ）より明らかなように、ハイレベルとローレベルの
明確な高振幅信号の出力信号Ｖｏｕｔが得られ、このこ
とより、薄膜トランジスタのしきい値がばらついても、
オペアンプは正常に動作していることが認められる。

【００６３】また、本実施の形態２においても、上記実
施の形態１において説明したのと同様に、比較電圧ＶＣ
を、低振幅信号の入力信号の反転値（ハイレベル→ロー
レベル，ローレベル→ハイレベル）に設定するようにし
てもよい。

【００６４】（実施の形態１，２の補足説明） 上記実施の形態１，２では、信号レベル変換回路はＴ
ＦＴ集積回路１３内に内蔵され、第２回路としてのＴＦ
Ｔ集積回路１２と同一の電源電圧で駆動されたけれど
も、本発明はこれに限定されるものではなく、ＴＦＴ集
積回路１３の外部回路であって、第１回路としてのＭＯ
ＳＦＥＴ集積回路１１とＴＦＴ集積回路１２との間のイ
ンターフェイス回路であって、しかも、ＴＦＴ集積回路
１２とは別の電源で且つその電源電圧が少なくともＭＯ
ＳＦＥＴ集積回路１１の電源電圧よりもかなり大きく設
定された信号レベル変換向回路にも好適に実施すること
ができる。

【００６５】上記実施の形態１，２では、第１回路が
ＭＯＳＦＥＴ集積回路であり、第２回路がＴＦＴ集積回
路であったけれども、本発明はこれに限定されるもので
はなく、その他の構成の第１回路と第２回路と間の信号
レベル変換回路にも適用することができる。

【００６６】（実施の形態３）図６は実施の形態１，２
のレベル変換回路を内蔵した液晶表示装置の構成を示す
図である。図６において、６０はＴＦＴを用いた集積回
路により構成した液晶表示装置であり、６１はＭＯＳＦ
ＥＴからなる液晶表示装置のコントローラであり、この
コントローラ６１は液晶表示装置６０に外付けされてい
る。コントローラ６１からの低振幅信号である制御信号
６２は、液晶表示装置６０に与えられる。また、６３は
液晶表示装置６０の画素を駆動するＴＦＴで構成される
画素トランジスタで、６４は画素の蓄積容量、６５は液
晶容量を示す。６６は画素トランジスタ６３のソースに
接続するソースラインで、６７は画素トランジスタ６３
のゲートに接続するゲートラインで、６８は蓄積容量及
び液晶の対向電極につながる共通電極を示している。ま
た、６９はソース駆動回路で、７０はゲート駆動回路で
あり、７１は上記実施の形態１または実施の形態２に係
る信号レベル変換回路である。これら、画素トランジス
タ６３、ソース駆動回路６９、ゲート駆動回路７０及び
信号レベル変換回路７１は、薄膜トランジスタからなる
集積回路として、同一ガラス基板上に、同一製造プロセ
スによって形成される。

【００６７】これら、ＴＦＴ集積回路は、およそ１０〜
１５Ｖ程度の電源電圧と信号振幅を持つ回路として動作
し、信号レベル変換回路７１は、ＭＯＳＦＥＴ集積回路
のコントローラ６１からの３〜５Ｖ程度の振幅の低振幅
信号からなる制御信号６２を、ＴＦＴ集積回路内部で使
用する１０〜１５Ｖ程度の高振幅信号からなる制御信号
７５に変換し、ソース駆動回路６９及びゲート駆動回路
７０に制御信号を与えるものである。

【００６８】このようにして、薄膜トランジスタを用い
たアクティブマトリクス型液晶表示装置に、本発明（実
施の形態１，２）の信号レベル変換回路を内蔵すること
で、内部回路で直接制御することが可能となり、インタ
ーフェイスの簡略化を実現することができる。

【００６９】

【発明の効果】以上のように本発明によれば、薄膜トラ
ンジスタのしきい値電圧がばらついても演算増幅器のコ
ンパレータ動作により、第１回路からの低振幅信号を高
振幅信号に変換し、この高振幅信号を第２回路に出力す
ることができる。

【００７０】また、しきい値を大画面全体にわたって一
定値に制御するのが困難である薄膜トランジスタを用い
たアクティブマトリクス型液晶表示装置に、本発明の信
号レベル変換回路を用いることで、しきい値がばらつい
てもＭＯＳＦＥＴ集積回路からの低振幅信号をＴＦＴ集
積回路の高振幅信号に変換することが可能となり、その
実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る信号レベル変換回
路の構成を示す回路図である。

【図２】本発明者等のシミュレーションにより得られた
実施の形態１に係る信号レベル変換回路の波形図であ
る。

【図３】実施の形態１に係る信号レベル変換回路の変形
例の構成を示す回路図である。

【図４】本発明の実施の形態２に係る信号レベル変換回
路の構成を示す回路図である。

【図５】本発明者等のシミュレーションにより得られた
実施の形態２に係る信号レベル変換回路の波形図であ
る。

【図６】実施の形態１，２のレベル変換回路を内蔵した
液晶表示装置の構成を示す図である。

【図７】従来の単相信号レベル変換回路の構成図であ
る。

【図８】従来の両相信号レベル変換回路の構成図であ
る。

【図９】本発明者等のシミュレーションにより得られた
従来の信号レベル変換回路の波形図である。

【符号の説明】

１０，４０ ：オペアンプ（本発明の信号レベル変換回
路） １１ ：ＭＯＳＦＥＴ集積回路（第１回路） １２ ：ＴＦＴ集積回路（第２回路） ２０ ：オペアンプの非反転入力端子 ２２ ：オペアンプの反転入力端子 ２１，２３，４１，４２ ：入力トランジスタ ２４，２５，４９，５０ ：負荷トランジスタ ２９ ：オペアンプの出力端子 ４３，４４ ：レベルシフト回路 ６０ ：液晶表示装置 ６１ ：コントローラ ６２ ：低振幅信号からなる制御信号 ６９ ：ソース駆動回路 ７０ ：ゲート駆動回路 ７１ ：信号レベル変換回路 ７５ ：高振幅信号からなる制御信号

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NC09 NC11 NC21 NC34 NC49 ND09 ND15 5C006 AF46 AF51 BB16 BF14 BF25 BF26 BF34 BF46 FA20 5C080 AA10 BB05 DD03 DD28 FF11 JJ02 JJ03 JJ04 5J056 AA00 AA32 BB37 CC01 CC02 CC10 CC21 DD13 DD28 FF06 FF09 KK01

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１回路と、第１回路よりも電源電圧が
   大きい第２回路との間に設けられ、第１回路からの低振
   幅信号を入力して高振幅信号に変換する信号レベル変換
   手段を備え、この信号レベル変換手段からの高振幅信号
   を前記第２回路に出力する信号レベル変換回路におい
   て、 前記信号レベル変換手段が一対のＰチャネル型入力トラ
   ンジスタで構成された演算増幅器からなり、 この演算増幅器の非反転入力端子に、前記低振幅信号を
   入力し、演算増幅器の反転入力端子に、前記低振幅信号
   のハイレベルとローレベルの間の所定電圧レベルに設定
   された比較電圧が印加されるようにしたことを特徴とす
   る信号レベル変換回路。
2. 【請求項２】 第１回路と、第１回路よりも電源電圧が
   大きい第２回路との間に設けられ、第１回路からの低振
   幅信号を入力して高振幅信号に変換する信号レベル変換
   手段を備え、この信号レベル変換手段からの高振幅信号
   を前記第２回路に出力する信号レベル変換回路におい
   て、 前記信号レベル変換手段が、 一対のＮチャネル型入力トランジスタと、 各入力トランジスタの前段に設けられ、入力信号の信号
   電圧に入力トランジスタのしきい値以上の電圧レベルを
   付加するレベルシフタ回路と、 を有する演算増幅器で構成され、 この演算増幅器の非反転入力端子に、前記低振幅信号を
   入力し、演算増幅器の反転入力端子に、前記低振幅信号
   のハイレベルとローレベルの間の所定電圧レベルに設定
   された比較電圧が印加されるようにしたことを特徴とす
   る信号レベル変換回路。
3. 【請求項３】 前記レベルシフタ回路は、ソースフォロ
   ワーのトランジスタと、カレントミラー回路で構成され
   た定電流源とから構成されていることを特徴とする請求
   項２記載の信号レベル変換回路。
4. 【請求項４】 前記比較電圧が、前記低振幅信号のハイ
   レベルとローレベルのほぼ中間レベルに設定したことを
   特徴とする請求項１乃至３の何れかに記載の信号レベル
   変換回路。
5. 【請求項５】 前記比較電圧が、前記低振幅信号の反転
   値に設定したことを特徴とする請求項１乃至３の何れか
   に記載の信号レベル変換回路。
6. 【請求項６】 前記第１回路は単結晶シリコンによるＭ
   ＯＳＦＥＴ集積回路であり、前記第２回路は多結晶シリ
   コンによるＴＦＴ（薄膜トランジスタ）集積回路であ
   り、前記演算増幅器を多結晶シリコンによるＴＦＴ（薄
   膜トランジスタ）で構成されていることを特徴とする請
   求項１乃至５の何れかに記載の信号レベル変換回路。
7. 【請求項７】 請求項６記載の信号レベル変換回路を備
   えたことを特徴とするアクティブマトリクス型液晶表示
   装置。