JPH11194737A

JPH11194737A - インターフェース回路及び液晶駆動回路

Info

Publication number: JPH11194737A
Application number: JP10150283A
Authority: JP
Inventors: Yoshinori Ogawa; 嘉規小川; Takuya Watanabe; 卓哉渡邉; Shigeki Tamai; 滋樹玉井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-10-31
Filing date: 1998-05-29
Publication date: 1999-07-21
Anticipated expiration: 2018-05-29
Also published as: KR19990037514A; JP3576382B2; US6236393B1; TW407255B; KR100306197B1

Abstract

(57)【要約】【課題】表示データ入力本数を増加させないで、低振
幅差動信号伝送方式を採用することにより、ＥＭＩノイ
ズの低減化を図り、且つ表示データの入力本数の増加に
伴う種々の問題点を生じさせないようなインタフェース
回路および液晶駆動回路を提供する。【解決手段】ローパスフィルタからなるフィルタ回路
１０１と、複数のコンパレータ１０２ａ…からなるコン
パレータ回路１０２とを含む。上記各コンパレータ１０
２ａの非反転入力（＋）には、低振幅のデジタル信号が
それぞれ供給される一方、各反転入力（−）には、上記
非反転入力に供給されるデジタル信号のうち所定のデジ
タル信号をローパスフィルタであるフィルタ回路１０１
に通すことによって得られる基準電圧信号ＶＢが共通に
供給される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の低振幅のデ
ジタル入力信号をコンパレータでインターフェースし、
入力されたデジタル信号を該コンパレータにてレベルシ
フトさせて増幅出力させるインターフェース回路に係る
ものであり、特に、液晶駆動回路に内蔵し、ＥＭＩ（El
ectoro Magenetic Interfarence ：外部に対する電磁的
な妨害・干渉などの放出現象の総称）ノイズの低減化を
目的とするインターフェース回路及び液晶駆動回路に関
するものである。

【０００２】

【従来の技術】従来のＴＦＴ（thin film transistor）
−ＬＣＤ（liquid crystal display）モジュールについ
て、図４０を参照しながら以下に説明する。ここで、モ
ジュール（Ｍｏｄｕｌｅ）とは、それらを組み合わせる
だけで、例えばテレビなりパソコンなり大きなシステム
を作り上げることができる必要条件を満たしている独立
単位を示す。

【０００３】上記ＴＦＴ−ＬＣＤモジュール５０１は、
図４０に示すように、コントローラ５１０、液晶駆動電
源回路５２０、ゲートドライバ群（ゲート電極駆動回
路）５３０、ソースドライバ群（ソース電極駆動回路）
５４０、液晶パネル５５０により構成される。

【０００４】コントローラ５１０は、外部（ホストシス
テム）からの同期信号を基準として、ゲートドライバ群
５３０での走査パルスの発生とソースドライバ群５４０
でのＮｂｉｔ表示データ信号及び駆動制御信号のタイミ
ング制御を行う。液晶駆動電源回路５２０は外部からの
電源を受けて、ゲートドライバ群５３０及びソースドラ
イバ群５４０と共通電極（コモン電極）に電源供給を行
う。

【０００５】ゲートドライバ群５３０は、ｍ個のゲート
ドライバ１〜ｍで構成されている。ゲートドライバ１〜
ｍは、液晶パネル５５０のゲートバスライン（水平方
向：図４１参照）を駆動する多出力数のドライバで通常
ゲートドライバと呼ばれている。そして、このゲートド
ライバは、ＬＳＩチップの各入出力端子と他の構成部品
の電極を接続するため、絶縁フィルム上に微細間隔でレ
イアウトされた銅箔配線からなるテープキャリアと呼ば
れるフィルム及び、ＬＳＩチップの固定と防湿を目的と
した封止樹脂からなる（図示せず）。

【０００６】また、同様に、ソースドライバ群５４０も
ｎ個のソースドライバ１〜ｎで構成されている。ソース
ドライバ１〜ｎは、液晶パネル５５０のソースバスライ
ン（垂直方向：図４１参照）を駆動する多出力数のドラ
イバで通常ソースドライバと呼ばれている。そして、こ
のソースドライバは、ＬＳＩチップの各入出力端子と他
の構成部品の電極を接続するため、絶縁フイルム上に微
細間隔でレイアウトされた銅箔配線からなるテープキャ
リアと呼ばれるフイルム及び、チップの固定と防湿を目
的とした封止樹脂からなる（図示せず）。

【０００７】上記液晶パネル５５０は、図４１に示すよ
うに、ＴＦＴ液晶パネルの等価回路で示される。上記液
晶パネル５５０は、ＴＦＴに接続された電極を表示電極
とし、この表示電極に対向する電極を共通電極（コモン
電極）とした複数の画素で構成され、該共通電極は全ド
ットに共通した電極となっている。

【０００８】ＴＦＴのゲート電極に正電圧を印加すると
（通常、ゲートドライバより信号を供給）ＴＦＴがオン
となり、ソースバスラインに印加された電圧で表示電極
と共通電極間に形成した液晶負荷容量を充電する。

【０００９】ゲート電極に負電圧を印加すると、ＴＦＴ
がオフとなり、その時点、印加されていた電圧を表示電
極−共通電極間に保持する。

【００１０】書き込みたい電圧をソース電極に与えて
（通常、ソースドライバより信号を供給）ゲート電圧を
制御することで、画素に任意の電圧を保持させておくこ
とができる。この保持電圧に応じて液晶の透過率を変化
させ、画像を表示する。すなわち、図４２に示すよう
に、透過率が変化した液晶の背面側からバックライト光
が照射されることで、該液晶を透過した光がカラー・フ
ィルタに照射され、画像表示を行うようになっている。

【００１１】上記ゲートドライバ群５３０を構成するゲ
ートドライバ１〜ｍについて、図４３を参照しながら以
下に説明する。なお、ゲートドライバ１〜ｍは、いずれ
の構成も同じであるので、図４３は、１つのゲートドラ
イバＬＳＩチップに構成される回路ブロック図を示して
いる。

【００１２】上記ゲートドライバＬＳＩチップは、シフ
トレジスタ回路５６１、レベルシフタ回路５６２、出力
回路５６３より構成される。各ブロックの機能を以下に
説明する。

【００１３】シフトレジスタ回路５６１は、垂直同期信
号ＣＬＤを基に水平同期信号ＳＰＤによってシフト動作
を行い、ソースドライバ群５４０より出力された電圧に
より駆動されるべき液晶パネル５５０での画素を選択す
るための選択パルスを出力する。

【００１４】レベルシフタ回路５６２は、上記選択パル
スのレベルをＴＦＴのＯＮ／ＯＦＦに必要な電圧レベル
に変換を行い出力回路５６３に送る。そして、出力回路
５６３は、上記信号を内蔵された出力バッファ回路で増
幅し、出力端子より出力する。この出力回路５６３から
の出力１〜ｎは、パルス状の信号であり、ゲートパルス
と称する。

【００１５】上記垂直同期信号ＣＬＤ、水平同期信号Ｓ
ＰＤ、出力１〜ｎの信号タイミングを、本発明の説明図
である図４４に示す。

【００１６】続いて、上記ソースドライバ群５４０を構
成するソースドライバ１〜ｎについて図４５を参照しな
がら以下に説明する。図４５は、ソースドライバ１〜ｎ
の内、その中の一つのソースドライバＬＳＩチップに構
成される回路ブロック図を示している。ここでは６４階
調表示を行うためのブロック図を示す。

【００１７】上記ソースドライバＬＳＩチップは、シフ
トレジスタ回路５７１、入力ラッチ回路５７２、サンプ
リングメモリ回路５７３、ホールドメモリ回路５７４、
基準電圧発生回路５７５、ＤＡコンバータ回路５７６、
出力回路５７７より構成される。各ブロックの機能を以
下に説明する。

【００１８】シフトレジスタ回路５７１は、ソースドラ
イバのスタートパルス信号ＳＰＩを基に入力クロック信
号ＣＫによってシフト動作を行い、データをサンプリン
グするビットを選択する。この時、上記シフトレジスタ
回路５７１の最終段より次段のＬＳＩチップのスタート
パルス信号ＳＰＯ（カスケード出力信号）を発生させ
る。

【００１９】よって、スタートパルス信号ＳＰＩは、液
晶パネル５５０に装着したソースドライバ１〜ｎの内う
ち、最初のソースドライバ１のみ外部から入力され、他
のソースドライバは前段のシフトレジスタ回路５７１の
最終段より取り出したカスケード出力信号ＳＰＯが順
次、次段のＬＳＩチップのスタートパルス信号となる。
図４６は、液晶パネル５５０にソースドライバ４個を装
着した一例を示している。

【００２０】入力ラッチ回路５７２は、入力表示データ
信号ＤＡＴＡ（Ｒ，Ｇ，Ｂ各６ビット）を一時的にラッ
チし、サンプリングメモリ回路５７３に送る。

【００２１】サンプリングメモリ回路５７３は、時分割
で入力されるデータをサンプリングし記憶する。

【００２２】ホールドメモリ回路５７４は、入力ＬＳに
より、サンプリングメモリのデータ（表示データ信号）
を一括してラッチする。

【００２３】基準電圧発生回路５７５は、Ｖｒｅｆより
の基準電圧を基に抵抗分割により６４レベルの電圧を発
生する。

【００２４】ＤＡコンバータ回路５７６は、表示データ
信号に応じたアナログ信号を発生し、出力回路５７７に
送る、そして、出力回路５７７は、６４レベルのアナロ
グ信号を出力バッファ回路で増幅し、出力端子より出力
する。

【００２５】以上が各々６４階調ソースドライバについ
ての説明である。

【００２６】図４６に示す液晶パネル５５０にソースド
ライバ４個を装着した一例において、各々６４階調ソー
スドライバにおける各信号のタイミングチャートを、図
４７に示す。

【００２７】ところで、近年、液晶パネルの高精細化
（縦横方向ドット数の増大）、多階調化に伴い、液晶ド
ライバ（この場合、ソースドライバ）もより高速でのデ
ータ転送スピードが要求されている。

【００２８】上記、液晶ドライバのデータ転送スピード
（ｆｘｃｋ）は下式によって求められる。

【００２９】ｆｘｃｋ＝Ｙ×Ｘ×Ｎ×ｆＦＲ／Ｄ／ｎ
（Ｈｚ）Ｙ：横方向ドット数［横方向画素数×３（ＲＧＢ）］Ｘ：縦方向ドット数［縦方向画素数］Ｎ：階調用ビット数［２^N階調］ｆＦＲ：フレーム周波数［一般的に７０Ｈｚ程度］Ｄ：データ入力数［Ｎ×３（ＲＧＢ）］ｎ：上下駆動パラメータ［上下駆動ｎ＝２、片側駆動ｎ
＝１］一例として、ＸＧＡ用の１０２４×７６８サイズの液晶
カラーパネルを想定し、６４階調（Ｎ＝６）、フレーム
周波数７０Ｈｚ、１８ｂｉｔデータ入力、片側駆動とし
た場合、ソースドライバに要求されるデータ転送周波数
は（１０２４×３×７６８×６×７０）÷１８＝５５Ｍ
Ｈｚとなる。

【００３０】下記に各画素サイズ仕様によるソースドラ
イバのデータ転送スピードの関係を示す。（上記一例で
示した条件により算出）

【００３１】

【表１】

【００３２】しかし、上記仕様に伴う高速なデータ転送
スピードはＴＦＴ−ＬＣＤモジュール内においてＥＭＩ
ノイズの問題が非常に大きな課題となることは同業者な
ら周知であり、それを打破するために各社に於いて色々
な方式が検討されている。

【００３３】そこで、従来よりＥＭＩノイズ低減化の為
に、液晶表示装置の駆動回路においては、例えば低振幅
差動信号伝送方式が用いられている。

【００３４】上記低振幅差動信号伝送方式は、図４８に
示すように、ＴＦＴ−ＬＣＤモジュール５０２におい
て、コントローラ５１０からの信号を低振幅でソースト
ドライバ群５４０側へ送信し、上記ソーストドライバ群
５４０側へ送信された信号を一旦差動増幅器型タイプの
コンパレータ回路群にて受信させ、該信号を次段の回路
等に伝送させる方式である。つまり、ＥＭＩノイズの放
射レベルは、一般的に信号線の電圧を２乗した数値と、
信号線の数に比例すると言われ、上記低振幅差動信号伝
送方式は非常に小さい低振幅差動信号を用いることか
ら、ＥＭＩの低減化に効果がある方式の一つとされてい
る。

【００３５】ここで、低振幅差動信号伝送方式につい
て、以下に説明する。図４８に、低振幅差動信号伝送方
式のＴＦＴ−ＬＣＤモジュール５０２のブロック図の一
例を示す。このＴＦＴ−ＬＣＤモジュール５０２は、上
記図４０で示したＴＦＴ−ＬＣＤモジュール５０１に対
して、コントローラ５１０よりの表示データ信号ＤＡＴ
Ａ（Ｒ，Ｇ，Ｂ×Ｎｂｉｔ）と入力クロック信号ＣＫの
入力本数が２倍に増えている点で異なる。

【００３６】これは、下記において詳細に説明を行う
が、各々ソースドライバに内蔵されたインターフェース
回路６００（図４９）に低振幅のツイスト信号が供給さ
れ、非反転入力（＋）、反転入力（−）の２本の入力端
子を持つ差動増幅器型のコンパレータ回路によって比較
後、高振幅の信号にレベル変換され、該信号は次段の内
部回路等に供給するよう構成されているためである。な
お、上記低振幅差動信号伝送方式は入力信号の振幅レベ
ルが非常に小さい信号でも差動増幅器によってレベル変
換させることができるが、一出力回路当たり少なくとも
２本の入力端子増加と上記差動増幅器を高速信号で応答
させるために差動増幅器の定電流源に多くの電流を流す
ことによって応答速度を上げてやる必要があるため、消
費電力がアップすると言う欠点を有する。一般のコンパ
レータ回路に比べ、差動増幅器の定電流源に１オーダー
高い数十μＡの電流を流す必要が有る。

【００３７】図４９に、上記ＴＦＴ−ＬＣＤモジュール
５０２のソースドライバ群５４０を構成するソースドラ
イバのブロック図を示す。ここでは、ソースドライバ１
〜ｎのうち、一つのソースドライバＬＳＩチップに構成
される回路ブロック図を示す。

【００３８】上記ソースドライバＬＳＩチップと、図４
５で示したソースドライバＬＳＩチップの回路ブロック
図と大きく異なる点は、入力クロック信号並びに入力表
示データ信号を一旦インターフェース回路６００を介し
構成している点である。但し、図４５で示したソースド
ライバＬＳＩチップの回路ブロック図に対しては上記で
も述べた通り、表示データ信号と入力クロック信号の入
力本数がそれぞれ２倍にアップしている。

【００３９】図５０（ｂ）に、上記インターフェース回
路６００による構成例を示す。インターフェース回路６
００は、非反転入力（＋）、反転入力（−）２本の入力
端子と１本の出力端子を持つ差動増幅器型の複数のコン
パレータ６０１…で構成されている。すなわち、インタ
ーフェース回路６００は、図５０（ａ）に示すように、
クロック信号および表示データ信号の非反転入力
（＋）、反転入力（−）の入力端子ＣＫ，ＤＡＴＡに電
圧１．０Ｖ−１．４Ｖの低振幅レベルを持つパルス信号
がツイスト状態で入力されると該コンパレータ６０１に
よって比較後レベルシフトされ、図５０（ｃ）に示すよ
うに、例えば上記コンパレータ６０１の電源電圧ＶＣＣ
をソースドライバＬＳＩチップと同じ３Ｖに設定するこ
とで、出力には０Ｖ−３Ｖのパルス信号を出力する。

【００４０】上記コンパレータ６０１は、例えば図５１
に示すように、比較回路６０１ａとソースホロワ回路６
０１ｂとで構成されている。また、上記構成のコンパレ
ータ６０１に用いられているＰｃｈ−ＴｒとＮｃｈ−Ｔ
ｒとを入れ換えた場合、図５２に示すような、比較回路
６０２ａとソースホロワ回路６０２ｂとで構成されるコ
ンパレータ６０２となる。

【００４１】

【発明が解決しようとする課題】ところで、近年、液晶
モジュールを狭額縁にするため、液晶ドライバ（ソース
バスライン側を駆動するためのドライバ）を液晶パネル
の上下に装着し両側から駆動する方式から片側のみに装
着し駆動する方式に変化し、液晶ドライバの転送スピー
ドも２倍の性能が要求されるようになった。

【００４２】また、画素数もＶＧＡからＳＶＧＡへと急
速にかわり、一部ＸＧＡ、ＳＸＧＡへの移行も始まり、
それに伴って必要とする駆動周波数も急速に上がってい
る。

【００４３】しかしながら、従来技術でも述べたように
高速なパルス信号を扱う場合、ＥＭＩノイズが問題とな
る。このようなＥＭＩノイズを低減化する方式として
は、従来技術に示したような低振幅差動信号伝送方式が
代表的な一方式とよく知られている。

【００４４】ところが、従来から行われている低振幅差
動信号伝送方式では、１ビット当たり２本の差動入力端
子が必要となる。例えば、６４階調ソースドライバにお
いては、従来１８本（６ｂｉｔ×３（ＲＧＢ））のデー
タ入力本数を要したが、該方式においては、２倍の３６
本（６ｂｉｔ×３（ＲＧＢ）×２）の表示データ入力本
数が必要となり、更に、２５６階調においては４８本
（８ｂｉｔ×３（ＲＧＢ）×２）もの表示データの入力
本数が必要となる。

【００４５】このような、表示データの入力本数の増加
は、製造メーカー並びにセットメーカーにおいて非常に
多くの問題点が発生する。

【００４６】したがって、表示データの入力本数が増加
すれば、以下に示すような問題が生じる。

【００４７】主な問題点として、例えば、ＬＳＩチップ
面積の増加とこれに伴うコストアップ、ＬＳＩチップの
歩留りの低下、入力端子増加に伴う信頼性の低下、ＴＣ
Ｐ外形サイズの大型化とそれに伴うコストアップ、ＴＣ
Ｐアセンブリ工程による歩留りの低下、ＴＦＴ−ＬＣＤ
モジュールの入力配線基板の大型化とこれに伴う額縁の
大型化等が挙げられる。

【００４８】本発明は、上記の問題点を解決するために
なされたもので、その目的は、表示データ入力本数を増
加させないで、低振幅差動信号伝送方式を採用すること
により、ＥＭＩノイズの低減化を図り、且つ表示データ
の入力本数の増加に伴う種々の問題点を生じさせないよ
うなインタフェース回路および液晶駆動回路を提供する
ことにある。

【００４９】

【課題を解決するための手段】請求項１のインターフェ
ース回路は、上記の課題を解決するために、複数のコン
パレータを有し、これら各コンパレータによって、入力
された低振幅のデジタル信号に対して、レベル変換を実
行し、上記入力されたデジタル信号よりも高振幅のデジ
タル信号を出力するインターフェース回路において、上
記各コンパレータの非反転入力には、低振幅のデジタル
信号がそれぞれ供給される一方、各反転入力には、上記
非反転入力に供給されるデジタル信号のうち所定のデジ
タル信号をローパスフィルタに通すことによって得られ
る基準電圧信号が共通に供給されることを特徴としてい
る。

【００５０】上記の構成によれば、各コンパレータの反
転入力には、ローパスフィルタにて生成された信号が共
通に供給されることから、それぞれのコンパレータの非
反転入力のみ外部からのデジタル信号を供給すればよい
ので、インターフェース回路における入力端子数を減ら
すことができる。

【００５１】これにより、入力端子数が増大することに
より生じる各種問題を解決することができる。すなわ
ち、例えば、このインターフェース回路を液晶駆動回路
に用いた場合、液晶駆動回路を構成するＬＳＩチップ面
積の増大とこれに伴うコストアップ、ＬＳＩチップの歩
留りの低下、入力端子増加に伴う信頼性の低下、ＴＣＰ
外形サイズの大型化とそれに伴うコストアップ、ＴＣＰ
アセンブリ工程による歩留りの低下、ＴＦＴ−ＬＣＤモ
ジュールの入力配線基板の大型化とこれに伴う額縁の大
型化等の問題点を解消することができる。

【００５２】しかも、上記構成のインターフェース回路
を液晶駆動回路に用いた場合、入力端子数の抑制を図り
つつ、液晶駆動回路外部のクロック系並びに表示データ
系のデジタル信号を低振幅化することによって、該クロ
ック系並びに表示データ系のデジタル系信号で駆動され
る諭理回路部の充放電電流によって発生する電源系高周
波成分を抑制することができるため、液晶駆動回路外部
の周辺回路（機器）が放射する高周波成分を押さえるこ
とが可能となる。

【００５３】請求項２のインターフェース回路は、上記
の課題を解決するために、請求項１の構成に加えて、コ
ンパレータ内部の電流経路に、外部より供給される制御
信号によって導通・遮断が制御されるスイッチング素子
が設けられていることを特徴としている。

【００５４】上記の構成によれば、請求項１の作用に加
えて、コンパレータ内部の電流経路に外部より供給され
る制御信号によって導通・遮断が制御されるスイッチン
グ素子が設けられていることで、上記制御信号によって
スイッチング素子を選択的に導通・遮断することができ
る。すなわち、動作の必要のないスイッチング素子を遮
断することができるので、インターフェース回路のパワ
ーセーブを行うことができる。

【００５５】これにより、例えば請求項３のように、外
部より供給されるスタートパルス信号とカスケード出力
信号とによって、上記スイッチング素子の導通・遮断を
制御する制御信号を生成する制御信号生成回路がインタ
ーフェース回路に設けられることにより、複数の液晶駆
動回路素子からなる液晶駆動回路において、上述のよう
なパワーセーブ機能付のインターフェース回路を用いる
こと、すなわち、液晶駆動回路素子であるソースドライ
バの入力部にパワーセーブ機能によるインターフェース
回路を設けることによって、カスケード接続されている
複数のソースドライバのうち、動作を必要とするソース
ドライバのコンパレータ回路のみ動作状態とし、他の、
ソースドライバのインターフェース回路に設けられた多
ｂｉｔの表示データ用コンパレータ回路を動作停止状態
とすることができるため、無駄な消費電力を防止するこ
とができる。

【００５６】上記制御信号生成回路の具体例は、請求項
４に記載のように、ＲＳフリップフロップで構成されて
いることを特徴としている。

【００５７】また、上記コンパレータの具体例は、請求
項５に記載のように、コンパレータは、比較回路部とソ
ースホロワ回路とで構成され、上記比較回路部の電流経
路に、ＭＯＳトランジスタからなるスイッチング素子が
設けられると共に、上記ソースホロワ回路に、該ソース
ホロワ回路の入力ゲートがフローティング状態になるこ
とを防止するためのＭＯＳトランジスタからなるスイッ
チング素子が設けられ、上記各スイッチング素子は、外
部から供給される制御信号により導通・遮断が制御され
ることを特徴としている。

【００５８】請求項６のインターフェース回路は、上記
の課題を解決するために、請求項１ないし５の何れかの
構成に加えて、ローパスフィルタの出力端子とコンパレ
ータの反転入力端子との間に、ボルテージホロワ回路が
設けられていることを特徴としている。

【００５９】上記の構成によれば、請求項１ないし５の
何れかの構成による作用に加えて、ローパスフィルタの
出力端子とコンパレータの反転入力端子との間に、ボル
テージホロワ回路が設けられていることで、コンパレー
タの段数が増えた場合のコンパレータ間の負荷の差をな
くすことができる。

【００６０】請求項７の液晶駆動回路は、上記の課題を
解決するために、クロック信号および表示データ信号等
のデジタル信号が入力される入力端子と、上記入力端子
より入力されたデジタル信号に基づいて液晶表示装置を
駆動するための駆動信号を生成する駆動信号生成部とを
少なくとも備えた液晶駆動回路素子を複数有し、上記液
晶駆動回路素子の上記入力端子と駆動信号生成部との間
に、請求項１ないし６の何れかに記載のインターフェー
ス回路が設けられていることを特徴としている。

【００６１】上記の構成によれば、液晶駆動回路素子の
上記入力端子と駆動信号生成部との間に、請求項１ない
し６の何れかに記載のインターフェース回路が設けられ
ていることで、低振幅のデジタル信号（クロック信号、
表示データ信号）の形で信号伝送を行い、液晶駆動回路
の入力部に於いて、該インターフェース回路により、コ
ンパレータを用いて、高振幅のデジタル信号（クロック
信号、表示データ信号）に変換して、次段回路に供給す
ることができる。

【００６２】これにより、液晶表示装置を高速で駆動さ
せる場合に問題となっているＥＭＩノイズ、すなわち液
晶駆動回路の外部におけるＥＭＩノイズの低減化を図る
ことが可能となるものである。

【００６３】請求項８の液晶駆動回路は、上記の課題を
解決するために、請求項７の構成に加えて、インターフ
ェース回路に設けられたローパスフィルタを、上記液晶
駆動回路素子の外部に設けたことを特徴としている。

【００６４】上記の構成によれば、請求項７の構成によ
る作用に加えて、ローパスフィルタを、液晶駆動回路素
子の外部に設けたことにより、ローパスフィルタで生成
される基準電圧信号の微調整を行うことができる。

【００６５】これにより、ローパスフィルタを構成する
抵抗素子や容量素子の製造上によるバラツキを考慮し
て、ローパスフィルタを設計することができる。

【００６６】さらに、ローパスフィルタの微調整を容易
にできることから、基準電圧信号を、コンパレータを構
成するトランジスタのＶｔｈの値に応じて容易に対応さ
せることができる。

【００６７】請求項９の液晶駆動回路は、上記の課題を
解決するために、請求項８の構成に加えて、１つのロー
パスフィルタが該液晶駆動回路素子の外部に設けられ、
該ローパスフィルタで作成される基準電圧信号が各液晶
駆動回路素子に共通に供給されるように構成されたこと
を特徴としている。

【００６８】上記の構成によれば、請求項８の構成によ
る作用に加えて、１つのローパスフィルタが該液晶駆動
回路素子の外部に設けられ、該ローパスフィルタで作成
される基準電圧信号が各液晶駆動回路素子に共通に供給
されるように構成されたことで、ローパスフィルタが１
個ですむため、液晶駆動回路素子の回路基板面積、例え
ばソースドライバのチップ面積を縮小することが可能と
なる。

【００６９】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１ないし図１６に基づいて説明すれ
ば、以下の通りである。なお、本実施の形態では、本発
明のインターフェース回路を液晶駆動回路に適用した場
合について説明する。

【００７０】本実施の形態に係る液晶駆動回路を備えた
ＴＦＴ−ＬＣＤモジュール１は、図２に示すように、コ
ントローラ１０、液晶駆動電源回路２０、ゲートドライ
バ群（ゲート電極駆動回路）３０、ソースドライバ群
（ソース電極駆動回路）４０、液晶パネル５０により構
成されている。

【００７１】上記コントローラ１０は、外部（ホストシ
ステム）からの同期信号を基準として、ゲートドライバ
群３０での走査パルスの発生とソースドライバ群４０で
のＮｂｉｔ表示データ信号及び駆動制御信号のタイミン
グ制御を行う。

【００７２】上記液晶駆動電源回路２０は、外部からの
電源を受けて、ゲートドライバ群３０及びソースドライ
バ群４０と共通電極（コモン電極）に電源供給を行う。

【００７３】ゲートドライバ群３０は、ｍ個のゲートド
ライバ１〜ｍで構成されている。ゲートドライバ１〜ｍ
は、液晶パネル５０のゲートバスライン（水平方向：図
３参照）を駆動する多出力数のドライバで通常ゲートド
ライバと呼ばれている。そして、このゲートドライバ
は、ＬＳＩチップの各入出力端子と他の構成部品の電極
を接続するため、絶縁フィルム上に微細間隔でレイアウ
トされた銅箔配線からなるテープキャリアと呼ばれるフ
ィルム及び、ＬＳＩチップの固定と防湿を目的とした封
止樹脂からなる（図示せず）。

【００７４】また、同様に、ソースドライバ群４０もｎ
個のソースドライバ１〜ｎで構成されている。ソースド
ライバ１〜ｎは、液晶パネル５０のソースバスライン
（垂直方向：図３参照）を駆動する多出力数のドライバ
で通常ソースドライバと呼ばれている。そして、このソ
ースドライバは、ＬＳＩチップの各入出力端子と他の構
成部品の電極を接続するため、絶縁フイルム上に微細間
隔でレイアウトされた銅箔配線からなるテープキャリア
と呼ばれるフイルム及び、チップの固定と防湿を目的と
した封止樹脂からなる（図示せず）。

【００７５】上記液晶パネル５０は、図３に示すよう
に、ＴＦＴ液晶パネルの等価回路で示される。ＴＦＴに
接続した電極を表示電極、反対側を共通電極（コモン電
極）で構成され、該共通電極は全ドットに共通した電極
となっている。

【００７６】すなわち、ＴＦＴのゲート電極に正電圧を
印加すると（通常、ゲートドライバより信号を供給）Ｔ
ＦＴがオンとなり、ソースバスラインに印加された電圧
で表示電極と共通電極間に形成した液晶負荷容量が充電
される。そして、ゲート電極に負電圧を印加すると、Ｔ
ＦＴがオフとなり、その時点、印加されていた電圧が表
示電極−共通電極間に保持される。続いて、書き込みた
い電圧をソース電極に与えて（通常、ソースドライバよ
り信号を供給）ゲート電圧を制御することで、画素に任
意の電圧を保持させておくことができる。この保持電圧
に応じて液晶の透過率を変化させ、画像を表示する。

【００７７】つまり、図４に示すように、透過率が変化
した液晶の背面側からバックライト光が照射されること
で、該液晶を透過した光がカラー・フィルタに照射さ
れ、画像表示を行うようになっている。

【００７８】ここで、上記ゲートドライバ群３０を構成
するゲートドライバ１〜ｍについて図５および図６を参
照しながら以下に説明する。なお、ゲートドライバ１〜
ｍは、いずれの構成も同じであるので、図５は、１つの
ゲートドライバを構成するＬＳＩチップ（以下、ゲート
ドライバＬＳＩチップと称する）の回路ブロック図を示
している。すなわち、上記ゲートドライバＬＳＩチップ
は、シフトレジスタ回路６１、レベルシフタ回路６２、
出力回路６３より構成される。各ブロックの機能を以下
に説明する。

【００７９】シフトレジスタ回路６１は、垂直同期信号
ＣＬＤを基に水平同期信号ＳＰＤによってシフト動作を
行い、ソースドライバ群４０より出力された電圧により
駆動されるべき液晶パネル５０での画素を選択するため
の選択パルスを出力するようになっている。。

【００８０】レベルシフタ回路６２は、上記シフトレジ
スタ回路６１からの選択パルスのレベルをＴＦＴのＯＮ
／ＯＦＦに必要な電圧レベルに変換を行い出力回路６３
に送るようになっている。

【００８１】出力回路６３は、上記レベルシフタ回路６
２からの信号を内蔵された出力バッファ回路で増幅し、
出力端子より出力するようになっている。この出力回路
６３からの出力１〜ｎは、パルス状の信号であり、ゲー
トパルスと称する。

【００８２】上記垂直同期信号ＣＬＤ、水平同期信号Ｓ
ＰＤ、出力１〜ｎの信号のタイミングチャートを、図６
に示す。図６のタイミングチャートから、出力１〜ｎで
表されているゲートパルスは、時系列で出力回路６３か
ら出力されていることが分かる。

【００８３】続いて、上記ソースドライバ群４０を構成
するソースドライバ１〜ｎについて図７ないし図９を参
照しながら以下に説明する。なお、ソースドライバ１〜
ｎは、６４階調ソースドライバであり、いずれの構成も
同じであるので、図７は、１つのソースドライバを構成
するＬＳＩチップ（以下、ソースドライバＬＳＩチップ
と称する）の回路ブロック図を示している。

【００８４】すなわち、上記ソースドライバＬＳＩチッ
プは、駆動信号生成部を構成するシフトレジスタ回路７
１、入力ラッチ回路７２、サンプリングメモリ回路７
３、ホールドメモリ回路７４、基準電圧発生回路７５、
ＤＡコンバータ回路７６、出力回路７７からなってい
る。

【００８５】さらに、上記入力ラッチ回路７２の入力側
には、インターフェース回路１００が設けられている。
すなわち、ソースドライバＬＳＩチップの信号入力端子
と駆動信号生成部との間に、インターフェース回路１０
０が設けられている。

【００８６】各ブロックの機能を以下に説明する。シフ
トレジスタ回路７１は、ソースドライバのスタートパル
ス信号となるスタートパルス信号ＳＰＩを基にインター
フェース回路１００を介して入力されるクロック信号に
よってシフト動作を行い、データをサンプリングするビ
ットを選択し、該シフトレジスタ回路７１の最終段より
次段のソースドライバＬＳＩチップのスタートパルス信
号（カスケード出力信号ＳＰＯ）を発生させるようにな
っている。

【００８７】よって、スタートパルス信号ＳＰＩは、液
晶パネル５０に装着したソースドライバ１〜ｎの内う
ち、最初のソースドライバ１のみ外部から入力され、他
のソースドライバは前段のシフトレジスタ回路７１の最
終段より取り出したカスケード出力信号ＳＰＯが順次、
次段のソースドライバＬＳＩチップのスタートパルス信
号となっている。例えば、図８に示すように、液晶パネ
ル５０にソースドライバ４個を装着した場合、初段のソ
ースドライバ１のスタートパルス信号は、スタートパル
ス信号ＳＰＩであるが、それ以外のソースドライバ２〜
４は、前段のソースドライバ１〜３の出力信号ＳＰＯが
スタートパルス信号となっている。

【００８８】入力ラッチ回路７２は、入力される表示デ
ータ信号ＤＡＴＡ（Ｒ，Ｇ，Ｂ各６ビット）を一時的に
ラッチし、サンプリングメモリ回路７３に転送するよう
になっている。すなわち、サンプリングメモリ回路７３
では、入力表示データ信号ＤＡＴＡが時分割で入力され
ることになる。なお、入力ラッチ回路７２に入力される
表示データ信号ＤＡＴＡは、インターフェース回路１０
０にてレベル変換された信号である。このインターフェ
ース回路１００の詳細については後述する。

【００８９】そして、サンプリングメモリ回路７３は、
時分割で入力されるデータをサンプリングし記憶するよ
うになっている。

【００９０】ホールドメモリ回路７４は、入力されるＬ
Ｓにより、サンプリングメモリ回路７３に記憶されたデ
ータ（表示データ信号）を一括してラッチするようにな
っている。

【００９１】基準電圧発生回路７５は、Ｖｒｅｆからの
基準電圧を基に抵抗分割し、６４レベルの電圧を発生す
るようになっている。

【００９２】ＤＡコンバータ回路７６は、表示データ信
号に応じたアナログ信号を発生し、出力回路７７に転送
するようになっている。

【００９３】出力回路７７は、ＤＡコンバータ回路７６
からの６４レベルのアナログ信号を出力バッファ回路で
増幅し、出力端子より出力するようになっている。

【００９４】以上が６４階調ソースドライバについての
説明であり、この場合の各信号のタイミングチャート
を、図９に示す。

【００９５】ここで、上記ソースドライバＬＳＩチップ
に含まれるインターフェース回路１００について以下に
説明する。

【００９６】上記インターフェース回路１００は、図１
に示すように、ローパスフィルタからなるフィルタ回路
１０１と、複数のコンパレータ１０２ａ…からなるコン
パレータ回路１０２とで構成されている。

【００９７】図１に於いて、ＣＫ、Ａ、Ｂ、Ｃ、…、Ｎ
は、低振幅のデジタル信号の入力端子であり、具体的に
は、ＣＫはクロック信号入力端子、Ａ、…、Ｎはデータ
信号入力端子である。各コンパレータ１０２ａの非反転
入力（＋）には、上記各入力端子ＣＫ、…、Ｎより入力
された低振幅のクロック信号、データ信号が供給されて
いる。一方、各コンパレータ１０２ａの反転入力（−）
には、クロック信号をフィルタ回路１０１を介して得ら
れた基準電圧信号ＶＢが共通に供給されている。

【００９８】したがって、インターフェース回路１００
は、上記複数の低振幅のデータ信号の入力により、上記
コンパレータ１０２ａ…において比較、レベル変換が実
行されて、該複数のコンパレータ１０２ａより、高振幅
のデジタル信号（クロック信号、データ信号）が出力さ
れる。ＣＫ’、Ａ’、Ｂ’、Ｃ’、…、Ｎ’は、該高振
幅のデジタル信号の出力端子であり、具体的には、Ｃ
Ｋ’はクロック信号出力端子、Ａ’、…、Ｎ’はデータ
信号出力端子である。

【００９９】上記フィルタ回路１０１は、図１０に示す
ように、通常の構成であり、抵抗素子Ｒと容量素子Ｃと
により構成されている。すなわち、クロック信号入力端
子ＣＫに抵抗素子Ｒの一端が接続され、抵抗素子Ｒの他
端は、容量素子Ｃの一方の電極と、出力（基準電圧信号
ＶＢ）とに接続されている。また、容量素子Ｃの他方の
電極は接地されている。

【０１００】したがって、入力端子ＣＫから入力される
クロック信号の周波数が、抵抗素子Ｒと容量素子Ｃとで
構成す、るローパスフィルタの遮断周波数より十分に高
くなるように設定しておけば、出力には、クロック信号
の振幅電圧の１／２のレベルの基準電圧信号ＶＢが出力
される。なお、この場合、クロック信号のデューティ比
は１：１に設定しておく必要がある。例えば、入力端子
ＣＫに、“Ｌｏｗ”レベルが１Ｖ、“Ｈｉｇｈ”レベル
が２Ｖの振幅電圧のクロック信号が入力されると、出力
電圧（基準電圧信号）は１．５Ｖの信号となる。

【０１０１】また、コンパレータ回路１０２として、本
実施の形態では、一例として、演算増幅型の構成例を示
し、図１１に一つのコンパレータ１０２ａの回路構成を
示す。なお、図１１は、コンパレータ１０２ａの回路構
成を示しているが、他のコンパレータ１０２ａ…の回路
構成も同一の構成となっているので、それらの説明は省
略する。

【０１０２】図１１に示す演算増幅型のコンパレータ１
０２ａは、従来より良く知られているＮｃｈ型の差動増
幅器を用いたコンパレータの一例であり、その反転入力
側にはローパスフィルタ１００よりの基準電圧信号ＶＢ
が入力され、非反転入力側には入力端子ＣＫから入力さ
れた低振幅のクロック信号が入力される。

【０１０３】動作としては、入力端子ＣＫより入力され
たクロック信号の電圧レベルが基準電圧信号ＶＢのレベ
ルよりも高いか低いかによって、出力ＣＫ’が“Ｈｉｇ
ｈ”レベル又は“Ｌｏｗ”レベルになる。また、電源電
圧Ｖｄを入力の振幅電圧より高く設定することで、レベ
ルシフト（増幅）された電圧が出力されることになる。

【０１０４】図１２に、上記入力ＣＫと出力ＣＫ’の関
係を示した波形図を示す。この波形図から、出力ＣＫ’
の振幅は、入力ＣＫの振幅よりも高くなっていることが
わかる。

【０１０５】上記の説明では、主に、フィルタ回路１０
１からコンパレータ回路１０２による出力ＣＫ’までの
説明を行ったが、他のコンパレータ１０２ａ…について
も、反転入力側には、フィルタ回路１０１よりの出力が
共通に入力され、非反転入力側には、入力端子ＣＫより
入力されるクロック信号と同じ振幅のデータ信号が、そ
れぞれ、入力されて同様の動作を行う。

【０１０６】したがって、図１に示すように、入力端子
Ａ、Ｂ、Ｃ、…、Ｎより入力されるデータ信号も、クロ
ック信号と同様に低振幅の電圧が可能となり、コンパレ
ータ回路１０２の各コンパレータ１０２ａによりレベル
シフトされ、例えば、液晶駆動回路の動作電圧に増幅出
力させることが可能となるものである。

【０１０７】以上のことから、上記インターフェース回
路１００は、低振幅のクロック信号及び表示データ信号
をレベル変換して、高振幅のクロック信号及び表示テー
タ信号に変換し、それぞれ、シフトレジスタ回路７１及
び入力ラッチ回路７２に供給する構成となっている。

【０１０８】これにより、上記構成のインターフェース
回路１００を、図２で示すようなＴＦＴ−ＬＣＤモジュ
ール１のソースドライバ群４０に適用した場合、その液
晶駆動回路において、高周波で変化する入力信号を低振
幅で入力させることが可能となり、その結果、ＥＭＩノ
イズを低減することができる。

【０１０９】すなわち、上記構成のインターフェース回
路１００を液晶駆動回路に用いたＴＦＴ−ＬＣＤモジュ
ール１では、表示データ入力本数を増加させないで、低
振幅差動信号伝送方式を採用することにより、ＥＭＩノ
イズの低減化を図り、且つ表示データの入力本数の増加
に伴う種々の問題点を生じさせないようになる。

【０１１０】ところで、上記インターフェース回路１０
０では、コンパレータ回路１０２のコンパレータ１０２
ａの反転入力（−）に入力クロック信号をフィルタ回路
１０１に通すことによって得られた信号が各コンパレー
タ１０２ａに共通に入力され、非反転入力（＋）には入
力クロック信号ＣＫや表示データ信号等が入力される構
成としたが、これに限定されるものではなく、この逆、
例えば入力クロック信号ＣＫをフィルタ回路１０１に通
すことによって得られる信号を、コンパレータ１０２ａ
の非反転入力（＋）に入力し、入力クロック信号や表示
データ信号をコンパレータ１０２ａの反転入力（−）に
入力する構成としても良い。

【０１１１】例えば図１３（ｂ）に示すようなインター
フェース回路２００が考えられる。このインターフェー
ス回路２００は、低振幅のデジタル信号である入力クロ
ック信号および表示データ信号が入力される入力端子と
してＣＫ、ＤＡＴＡ（Ｒ，Ｇ，Ｂ各６ビット）を有し、
ローパスフィルタからなるフィルタ回路２０１および複
数のコンパレータ２０２ａ…からなるコンパレータ回路
２０２からなっている。

【０１１２】上記フィルタ回路２０１は、図１０に示す
フィルタ回路１０１と同じ構成である。すなわち、フィ
ルタ回路２０１は、通常用いられているローパスフィル
タからなり、抵抗素子Ｒと容量素子Ｃとにより構成され
ている。つまり、クロック入力信号の入力端子ＣＫに抵
抗素子Ｒの一端が接続され、抵抗素子Ｒの他端は、容量
素子Ｃの一方の電極と、出力（基準電圧信号ＶＢ）とに
接続さている。また、容量素子Ｃの他方の電極は接地さ
れている。

【０１１３】動作としては、入力端子ＣＫから入力され
るクロック信号の周波数が抵抗素子Ｒと容量素子Ｃとで
構成するローパスフィルタの遮断周波数より十分に高く
なるように設定しておけば、出力には、クロック信号の
振幅電圧の１／２のレベルの基準電圧信号ＶＢが出力さ
れる。なお、この場合、クロック信号のデューティ比を
１：１に設定しておく必要がある。

【０１１４】例えば、図１３（ａ）に示すように、入力
電圧ＣＫに“Ｌｏｗ”レベルが１．０Ｖ、“Ｈｉｇｈ”
レベルが１．４Ｖの振幅電圧のクロック信号が入力され
ると、出力電圧（基準電圧信号ＶＢ）は、１．２Ｖレベ
ルの信号となる。

【０１１５】上記コンパレータ回路２０２は、その反転
入力（−）には、上記各入力端子ＣＫ，ＤＡＴＡ（Ｒ，
Ｇ，Ｂ各６ビット）より入力された低振幅のクロック信
号、表示データ信号が供給され、一方非反転入力（＋）
にはクロック信号ＣＫをフィルタ回路２０１に通して得
られた基準電圧信号ＶＢが共通に供給されている。な
お、説明の便宜上、入力される信号として、クロック信
号と、ＲＧＢの表示データ信号との４種類の信号につい
て考える。このため、コンパレータ回路２０２における
コンパレータ２０２ａは４個とする。以下の説明におい
ても同様とする。

【０１１６】上記コンパレータ２０２ａの具体的な構成
は、例えば図１４に示すように、差動増幅器による比較
回路２０２ｂと、出力インピーダンスが非常に小さいソ
ースホロワ回路２０２ｃとで構成されている。

【０１１７】すなわち、上記コンパレータ２０２ａは、
上記クロック信号、表示データ信号に対して、比較、レ
ベル変換を実行し、高振幅のデジタル信号（クロック信
号、表示データ信号）として出力するようになってい
る。図１４において、ＣＫ’、ＤＡＴＡ（Ｒ’，Ｇ’，
Ｂ’各６ビット）は、該高振幅のデジタル信号の出力端
子であり、具体的には、ＣＫ’はクロック信号出力端
子、ＤＡＴＡ（Ｒ’、Ｇ’、Ｂ’各６ビット）は表示デ
ータ信号出力端子である。

【０１１８】なお、上記構成のコンパレータ２０２ａ
は、非反転入力および反転入力にＰｃｈ型のトランジス
タが用いられたＰｃｈ型差動増幅器による比較回路２０
２ｂとソースホロワ回路２０２ｃとで構成されている
が、これに限定するものではなく、例えば図１５に示す
ように、Ｎｃｈ型差動増幅器による比較回路２０２ｂ’
とソースホロワ回路２０２ｃ’とで構成してもよい。

【０１１９】上記インターフェース回路２００の動作に
ついて、図１３（ａ）ないし（ｃ）を参照しながら説明
すれば以下の通りである。

【０１２０】すなわち、図１３（ｂ）に示すインターフ
ェース回路２００の動作としては、各入力端子より入力
されるクロック信号および表示データ信号の電圧レベル
が基準電圧信号ＶＢのレベルよりも高いか低いかによっ
て、前記コンパレータ２０２ａの電源電圧ＶＣＣを入力
の振幅電圧より高く設定することでコンパレータ２０２
ａの出力端子ＣＫ’、ＤＡＴＡ（Ｒ’、Ｇ’、Ｂ’各６
ビット）へは、“Ｈｉｇｈ”レベルまたは“Ｌｏｗ”レ
ベルとレベルシフトした電圧が増幅され、更にソースホ
ロワ回路（図示せず）によって低インピーダンスとなっ
た信号が出力される。

【０１２１】例えば、図１３（ａ）に示すように、入力
端子より入力されたクロック信号および表示データ信号
の電圧が“Ｌｏｗ”レベルが１．０Ｖ、“Ｈｉｇｈ”レ
ベルが１．４Ｖの振幅を持つ電圧が入力されると基準電
圧信号ＶＢはローパスフィルタ２０１によって１．２Ｖ
の出力電圧に変換され、該出力電圧（基準電圧信号Ｖ
Ｂ）１．２Ｖを基準として、前記入力端子より入力され
るクロック信号および表示データ信号の電圧レベルとを
前記コンパレータ２０２ａによって高いか低いかを比較
させ、前記コンパレータ２０２ａの電源電圧ＶＣＣをソ
ースドライバＬＳＩと同じ３Ｖに設定することで、図１
３（ｃ）に示すように、前記コンパレータの出力端子Ｃ
Ｋ’、ＤＡＴＡ（Ｒ’、Ｇ’、Ｂ’各６ビット）へは、
“Ｌｏｗ”レベルが０Ｖ、“Ｈｉｇｈ”レベルが３Ｖの
振幅電圧に増幅出力された信号が出力される。

【０１２２】以上、インターフェース回路２００は、低
振幅のクロック信号および表示データ信号に変換して、
高振幅のクロック信号および表示データ信号に変換し、
それぞれ、データ信号の入力によりシフトレジスタ回路
７１及び入力ラッチ回路７２に供給する構成となってい
る。本構成により、前述したインターフェース回路１０
０を用いた場合と同様、ＴＦＴ−ＬＣＤモジュール１に
おいて、高周波で変化する入力信号を低振幅で入力させ
ることが可能となり、その結果、ＥＭＩノイズを低減す
ることができる。

【０１２３】なお、コンパレータ２０２ａの段数が増え
れば、それぞれのコンパレータ２０２ａの非反転入力
（＋）に共通に供給される信号が、ローパスフィルタ２
０１に近いコンパレータと遠いコンパレータとでは、そ
の負荷が異なる。そこで、この負荷をなくすために、例
えば、図１６に示すように、フィルタ回路２０１とコン
パレータ回路２０２との間にボルテージホロワ回路を設
けることが考えられる。

【０１２４】また、本実施の形態では、従来の低振幅差
動信号伝送方式に対してクロック信号ＣＫ及び表示デー
タ信号ＤＡＴＡの入力端子数を半減させることができる
ものの、通常のコンパレータ回路に対し非常に高速な信
号でも差動増幅器が追随するよう差動増幅器の定電流源
に多くの電流を流すことで応答速度を上げてやる必要が
あり、その結果、消費電力がアップする。そこで、消費
電力を削減するための構成について、以下の実施の形態
２において説明する。

【０１２５】〔実施の形態２〕本発明の他の実施の形態
について、図１７ないし図３９に基づいて説明すれば以
下の通りである。なお、説明の便宜上、前記実施の形態
１で用いた同一機能を有する部材には同一符号を付記
し、その説明は省略する。

【０１２６】本実施の形態に係るソースドライバは、基
本的に前記実施の形態１で説明した図７と同じである
が、図１７に示すように、図７で示したインターフェー
ス回路１００と若干構成の異なるインターフェース回路
３００が用いられている点で異なる。

【０１２７】上記インターフェース回路３００は、ロー
パスフィルタからなるフィルタ回路３０１と、コンパレ
ータ回路３０２とで構成されており、上記コンパレータ
回路３０２には外部からの制御信号ＰＳが入力されるよ
うになっている。

【０１２８】すなわち、図１７に示すインターフェース
回路３００では、制御信号ＰＳがコンパレータ回路３０
２に入力されることで、コンパレータ回路３０２が選択
的に導通・遮断され、動作不要事における無駄な電力消
費を防止できるようになっている。つまり、上記コンパ
レータ回路３０２は、パワーセーブ機能を有する回路構
成となっている。なお、このパワーセーブ機能付のコン
パレータ回路３０２の具体的な説明は、後述する。

【０１２９】図１８は、パワーセーブ機能付のコンパレ
ータ回路３０２を用いて構成したインターフェース回路
３００の構成を示すブロック図を示している。

【０１３０】図１８において、ＣＫ，Ａ，Ｂ，Ｃ、…、
Ｎは、低振幅のデジタル信号の入力端子であり、具体的
には、ＣＫはクロック信号入力端子、Ａ、…、Ｎはデー
タ信号入力端子である。

【０１３１】また、コンパレータ回路３０２は、パワー
セーブ機能付の複数のコンパレータ３０２ａ…を有して
いる。そして、各コンパレータ３０２ａの非反転入力
（＋）には、上記各入力端子ＣＫ、…、Ｎより入力され
た低振幅のクロック信号、データ信号が供給されてお
り、反転入力（−）には、クロック信号をフィルタ回路
３０１に通して得られる基準電圧信号ＶＢが共通に供給
されている。さらに、各コンパレータ３０２ａ…には、
パワーセーブ制御信号入力端子ＰＳからのパワーセーブ
制御信号が供給されている。

【０１３２】上記コンパレータ３０２ａは、低振幅のデ
ータ信号の入力により、比較、レベル変換を実行し、高
振幅のデジタル信号（クロック信号・データ信号）を出
力するようになっている。

【０１３３】図１８において、ＣＫ’、Ａ’、Ｂ’、
Ｃ’、…、Ｎ’は、該高振幅のデジタル信号の出力端子
であり、具体的には、ＣＫ’はクロック信号出力端子、
Ａ’、…、Ｎ’はテータ信号出力端子である。

【０１３４】ここで、上記コンパレータ回路３０２につ
いて具体的に説明する。なお、コンパレータ回路３０２
を構成する複数のコンパレータ３０２ａは、いずれの構
成も同じであるので、ここでは、ＣＫが入力されＣＫ’
を出力するコンパレータ３０２ａについて説明する。

【０１３５】上記コンパレータ３０２ａは、図１９に示
すように、ＭＯＳトランジスタから成るスイッチング素
子ＳＷを挿入し、該スイッチング素子ＳＷを、外部より
入力される制御信号ＰＳにより、導通・遮断制御できる
構成として、動作不要時に於ける無駄な電力消費を防止
できる構成となっている。

【０１３６】すなわち、上記構成のコンパレータ３０２
ａは、制御信号入力端子ＰＳに、“Ｈｉｇｈ”レベルの
制御信号が入力されると、スイッチング素子ＳＷが導通
状態となり、コンパレータ３０２ａは所定の比較・レベ
ル変換動作を実行する。一方、制御信号入力端子ＰＳ
に、“Ｌｏｗ”レベルの制御信号が入力されると、スイ
ッチング素子ＳＷが遮断状態となり、コンパレータ３０
２ａは動作停止状態となる。

【０１３７】したがって、動作不要時には、上記制御信
号入力端子ＰＳに、“Ｌｏｗ”レベルの制御信号を入力
することにより、動作不要時に於ける無駄な電力消費を
防止することが可能となる。

【０１３８】以上、本発明に係るパワーセーブ機能付コ
ンパレータを有するインターフェース回路を、その信号
入力部（クロック信号、及び表示テータ信号の入力部）
に付加した液晶駆動回路の場合、以下のような効果を奏
する。なお、ここでは、６４階調表示を行う液晶駆動回
路について述べる。

【０１３９】上記パワーセーブ機能付コンパレータを有
するインターフェース回路を備えた液晶駆動回路では、
該インターフェース回路３００により、低振幅のクロッ
ク信号及び表示データ信号をレベル変換して、高振幅の
クロック信号及び表示データ信号に変換し、それぞれ、
シフトレジスタ回路７１及び入力ラッチ回路７２に供給
する構成としている。本構成により、液晶駆動回路にお
いて、高周波で変化する入力信号を低振幅で入力させる
ことが可能となり、その結果、ＥＭＩノイズを低減する
ことができる。

【０１４０】さらに、インターフェース回路３００に、
パワーセーブ機能付のコンパレータ３０２ａが用いられ
ているため、カスケード接続されている複数の液晶駆動
回路のうち、データ入力動作を行っている液晶駆動回路
のインターフェース回路３００にのみ、“Ｈｉｇｈ”レ
ベルのパワーセーブ制御信号を供給し、それ以外の液晶
駆動回路のインターフェース回路３００には、“Ｌｏ
ｗ”レベルのパワーセーブ制御信号を供給する構成とす
ることにより、データ入力動作を行っている液晶駆動回
路のインターフエース回路３００を構成するコンパレー
タ３０２ａのみ、動作状態とし、他の液晶駆動回路のイ
ンターフェース回路３００のコンパレータ３０２ａは、
動作停止状態とすることができるため、無駄な電力消費
を防止することができる。

【０１４１】なお、本実施の形態では、パワーセーブ制
御信号がインターフェース回路３００の外部で生成され
た場合について説明しているが、これに限定されるもの
ではく、インターフェース回路内部に上記パワーセーブ
制御信号を生成する手段を設けても良い。

【０１４２】このようなソースドライバは、図２０にお
いて、図１７に示したソースドライバと同様に６４階調
表示を行うブロック図を示し、シフトレジスタ回路７
１、入力ラッチ回路７２、サンプリングメモリ回路７
３、ホールドメモリ回路７４、基準電圧発生回路７５、
ＤＡコンバータ回路７６、出力回路７７を有するのに加
えて、クロック信号ＣＫおよび表示データ信号ＤＡＴＡ
（Ｒ，Ｇ，Ｂ各６ビット）の入力部にインターフェース
回路４００を設けた構成となっている。

【０１４３】上記インターフェース回路４００は、例え
ば図２１（ｂ）に示すように、低振幅のデジタル信号の
入力端子であるＣＫ、ＤＡＴＡ（Ｒ，Ｇ，Ｂ各６ビッ
ト）を有し、ローパスフィルタからなるフィルタ回路４
０１、通常のコンパレータ４０２ａからなる第１コンパ
レータ回路４０２、パワーセーブ機能付の複数のコンパ
レータ４０３ａ…からなる第２コンパレータ回路４０
３、およびパワーセーブ制御回路４０４からなってい
る。

【０１４４】上記第１コンパレータ回路４０２を構成す
るコンパレータ４０２ａの反転入力（−）には、入力端
子ＣＫから図２１（ａ）に示すような低振幅のクロック
信号が供給される。

【０１４５】上記第２コンパレータ回路４０３を構成す
るコンパレータ４０３ａの反転入力（−）には、入力端
子ＤＡＴＡ（Ｒ，Ｇ，Ｂ各６ビット）より入力された表
示データ信号が供給されている。

【０１４６】そして、上記のコンパレータ４０２ａ・４
０３ａの非反転入力（＋）には、入力端子ＣＫからのク
ロック信号をフィルタ回路４０１に通して得られた信号
が共通に供給されている。

【０１４７】さらに、パワーセーブ機能付きのコンパレ
ータ４０３ａには、パワーセーブ制御回路４０４の出力
端子ＰＳより出力されるパワーセーブ制御信号が供給さ
れている。

【０１４８】上記パワーセーブ制御回路４０４の入力端
子ＳＰＩ、ＳＰＯには、スタートパルス信号、カスケー
ド出力信号がそれぞれ供給されている。

【０１４９】前記クロック信号、表示データ信号は上記
コンパレータ４０２ａ，４０３ａにおいて比較、レベル
変換が実行されて、高振幅のデジタル信号（クロック信
号、表示データ信号）となって出力される。

【０１５０】図２１（ｂ）において、ＣＫ’、ＤＡＴＡ
（Ｒ９，Ｇ９，Ｂ’各６ビット）は、該高振幅のデジタ
ル信号の出力端子であり、具体的には、ＣＫ’はクロッ
ク信号出力端子、ＤＡＴＡ（Ｒ’、Ｇ’、Ｂ’各６ビッ
ト）は表示データ信号出力端子である。

【０１５１】例えば、図２１（ａ）に示すように、入力
端子より入力されたクロック信号および表示データ信号
の電圧が“Ｌｏｗ”レベルが１．０Ｖ、“Ｈｉｇｈ”レ
ベルが１．４Ｖの振幅を持つ電圧が入力されると基準電
圧信号ＶＢはフィルタ回路４０１のローパスフィルタに
よって１．２Ｖの出力電圧に変換され、該出力電圧（基
準電圧信号ＶＢ）１．２Ｖを基準として、前記入力端子
ＣＫ、ＤＡＴＡより入力されるクロック信号および表示
データ信号の電圧レベルとを前記コンパレータ４０２
ａ、４０３ａによって高いか低いかを比較させ、図２１
（ｃ）に示すように、前記第１および第２コンパレータ
回路４０２、４０３の電源電圧ＶＣＣをソースドライバ
ＬＳＩチップと同じ３Ｖに設定することで、前記第１コ
ンパレータ回路４０２の出力端子ＣＫ’、第２コンパレ
ータ回路４０３の出力端子ＤＡＴＡ（Ｒ’、Ｇ’、Ｂ’
各６ビット）から出力される信号は、“Ｌｏｗ”レベル
が０Ｖ、“Ｈｉｇｈ”レベルが３Ｖの振幅電圧に増幅さ
れた信号となる。

【０１５２】上記第１コンパレータ回路４０２および第
２コンパレータ回路４０３の具体的な構成について、図
２２を参照しながら以下に説明する。

【０１５３】第１コンパレータ回路４０２は、コンパレ
ータ４０２ａを有し、このコンパレータ４０２ａは、前
述した図１４に示すコンパレータ２０２ａと同様に差動
増幅器による比較回路４０２ｂと出力インピーダンスが
非常に小さいソースホロワ回路４０２ｃとによって構成
されている。

【０１５４】また、第２コンパレータ回路４０３を構成
する各コンパレータ４０３ａは、前述した図１４に示す
コンパレータ２０２ａと同様に差動増幅器による比較回
路４０３ｂと、出力インピーダンスが非常に小さいソー
スホロワ回路４０３ｃとで構成されている。

【０１５５】上記比較回路４０３ｂは、電流経路にＭＯ
Ｓトランジスタからなるスイッチング素子ＳＷが挿入さ
れており、該スイッチング素子ＳＷを、ＮＯＲゲートＲ
Ｓフリップフロップ（ラッチ回路）で構成されたパワー
セーブ制御回路４０４の出力端子ＰＳより出力されるパ
ワーセーブ制御信号により、導通・遮断できる構成とな
っている。

【０１５６】また、上記スイッチング素子ＳＷ遮断時に
おけるソースホロワ回路４０３ｃの入力ゲートがフロー
ティング状態になることを防止するためのＭＯＳトラン
ジスタからなるスイッチング素子ＳＷ１を比較回路４０
３ｂの出力とソースホロワ回路４０３ｃの入力とが接続
された一端に挿入し、動作不要時に於ける無駄な消費電
力を防止できるよう構成している。

【０１５７】また、パワーセーブ制御回路４０４は、図
２３に示すように、スタートパルス信号が供給される入
力端子ＳＰＩとカスケード出力信号が供給される入力端
子ＳＰＯが共に“Ｌｏｗ”レベルの状態から入力端子Ｓ
ＰＩに“Ｈｉｇｈ”レベルの信号が供給されると出力端
子ＰＳには“Ｌｏｗ”レベルの制御信号が出力される。
そして、入力端子ＳＰＩと入力端子ＳＰＯとに供給され
る信号が共に“Ｌｏｗ”レベルの状態から入力端子ＳＰ
Ｏに“Ｈｉｇｈ”レベルの信号が供給されると出力端子
ＰＳには“Ｈｉｇｈ”レベルの制御信号が出力される。

【０１５８】したがって、パワーセーブ制御回路４０４
において、入力端子ＳＰＩと入力端子ＳＰＯとに供給さ
れる信号が共に“Ｌｏｗ”レベルの状態から入力端子Ｓ
ＰＩに“Ｈｉｇｈ”レベルの信号が供給される時点から
入力端子ＳＰＯに“Ｈｉｇｈ”レベルの信号が供給され
るまでが、ＤＡＴＡ動作期間となる。

【０１５９】つまり、上記構成のパワーセーブ制御回路
４０４の出力端子ＰＳから出力される制御信号によっ
て、各比較回路４０３ｂのスイッチング素子ＳＷが導通
状態、また、各ソースホロワ回路４０３ｃのスイッチン
グ素子ＳＷ１は遮断状態となり、比較回路４０３ｂ並び
にソースホロワ回路４０３ｃは所定の比較・レベル変換
後、低インピーダンスの信号を出力する動作を実行す
る。尚、入力端子ＳＰＩに供給される信号が前記“Ｈｉ
ｇｈ”レベルより“Ｌｏｗ”レベルに変化してもこの状
態は保持される。

【０１６０】次に、この状態において入力端子ＳＰＯに
“Ｈｉｇｈ”レベルの信号が入力されると出力端子ＰＳ
には“Ｈｉｇｈ”レベルの制御信号が出力され、比較回
路４０３ｂのスイッチング素子ＳＷが遮断状態、また、
ソースホロワ回路４０３ｃのスイッチング素子ＳＷ１は
導通状態となり、比較回路４０３ｂ並びにソースホロワ
回路４０３ｃは動作停止状態となる。

【０１６１】さらに、比較回路４０３ｂのスイッチング
素子ＳＷ遮断時に伴ってソースホロワ回路４０３ｃの入
力ゲートの浮きを防止するためにスイッチング素子ＳＷ
１が導通状態となり、確実にソースホロワ回路４０３ｃ
が動作停止状態となるよう動作を行う。

【０１６２】また、上記パワーセーブ制御回路４０４
は、上述のように、ＮＯＲゲートＲＳフリップフロップ
からなっているが、これに限定するものではなく、例え
ば図２４に示すように、ＮＡＮＤゲートＲＳフリップフ
ロップで構成されたパワーセーブ制御回路４０４’を用
いてもよい。

【０１６３】この場合、図２４に示すように入力端子Ｓ
ＰＩバーにはスタートパルス信号の反転信号が入力され
ると共に、入力端子ＳＰＯバーにはカスケード出力信号
の反転信号が入力されるようになっている。

【０１６４】したがって、上記パワーセーブ制御回路４
０４’は、図２５に示すように、スタートパルス信号の
反転信号が供給される入力端子ＳＰＩバーとカスケード
出力の反転信号が供給される入力端子ＳＰＯバーが共に
“Ｈｉｇｈ”レベルの状態から入力端子ＳＰＩバーに
“Ｌｏｗ”レベルの信号が供給されると出力端子ＰＳに
は“Ｌｏｗ”レベルの制御信号が出力される。そして、
入力端子ＳＰＩバーと入力端子ＳＰＯバーとに供給され
る信号が共に“Ｈｉｇｈ”レベルの状態から入力端子Ｓ
ＰＯバーに“Ｌｏｗ”レベルの信号が供給されると出力
端子ＰＳには“Ｈｉｇｈ”レベルの制御信号が出力され
る。

【０１６５】したがって、パワーセーブ制御回路４０
４’において、入力端子ＳＰＩバーと入力端子ＳＰＯバ
ーとに供給される信号が共に“Ｈｉｇｈ”レベルの状態
から入力端子ＳＰＩバーに“Ｌｏｗ”レベルの信号が供
給される時点から入力端子ＳＰＯバーに“Ｌｏｗ”レベ
ルの信号が供給されるまでが、ＤＡＴＡ動作期間とな
る。

【０１６６】図２４で示した第１コンパレータ回路４０
２のコンパレータ４０２ａは、非反転入力および反転入
力にＰｃｈ型のトランジスタが用いられたＰｃｈ型差動
増幅器による比較回路４０２ｂとソースホロワ回路４０
２ｃとで構成されている。また、第２コンパレータ回路
４０３のコンパレータ４０３ａは、非反転入力および反
転入力にＰｃｈ型のトランジスタが用いられたＰｃｈ型
差動増幅器による比較回路４０３ｂとソースホロワ回路
４０３ｃとで構成されている。しかしながら、上記差動
増幅器の形式としてＰｃｈ型に限定されるものではな
く、例えば図２６に示すように、Ｎｃｈ型差動増幅器に
よる比較回路４０２ｂ’、４０３ｂ’とソースホロワ回
路４０２ｃ’、４０３ｃ’とで構成してもよい。

【０１６７】この場合、図２７に示す各出力端子から出
力される信号のタイミングチャートにおいて、図２３の
タイミングチャートと同様に、第２コンパレータ回路４
０３における各コンパレータ４０３ａには、パワーセー
ブ制御回路４０４からの制御信号の反転信号を供給する
必要がある。このため、図２６に示すように、パワーセ
ーブ制御回路４０４の出力端子ＰＳの下流側にバッファ
４０５を配設し、このバッファ４０５の出力端子ＰＳバ
ーから制御信号の反転信号を出力するようにすればよ
い。

【０１６８】また、パワーセーブ制御回路４０４の入力
端子ＳＰＩ、ＳＰＯにそれぞれ反転信号を入力するよう
なインターフェース回路４００にしても良い（図２
８）。この場合、パワーセーブ制御回路４０４は、図２
９に示すようなタイミングで制御信号を出力するように
なっている。

【０１６９】以上、本実施の形態におけるソースドライ
バは、パワーセーブ機能付インターフェース回路を備え
ているため、カスケード接続されている複数のソースド
ライバのうちデータ入力動作を行っているインターフェ
ース回路を構成するコンパレータのみ動作状態とし、他
のソースドライバのインターフェース回路を構成するコ
ンパレータは、動作停止状態とすることができるため、
無駄な消費電力を防止することができる。

【０１７０】本実施の形態にかかるソースドライバを液
晶駆動回路に適用した場合、図３０に示すように、液晶
パネル５０に４個のソースドライバ１〜４を装着した場
合について、各信号のタイミングチャートを図３１に示
す。

【０１７１】すなわち、本実施の形態のソースドライバ
を用いた場合、図３１に示すように、ソースドライバ４
個の内、１／４個のみソースドライバのインターフェー
ス回路が動作状態となり、残り３／４個のソースドライ
バのインターフェース回路（表示データＤＡＴＡ：ＲＧ
Ｂ）は動作停止状態とすることができるため、無駄な消
費電力を防止することができる。

【０１７２】なお、上記の実施の形態１および２におい
て、いずれのフィルタ回路も、ソースドライバＬＳＩチ
ップ内部で入力端子ＣＫに接続された構成であったが、
フィルタ回路を構成するローパスフィルタの抵抗素子Ｒ
と容量素子Ｃとの製造上によるバラツキを考慮し、図３
２および図３３に示すように、フィルタ回路１０１’４
０１’を外部に設け、外部で調整するようにしてもよ
い。

【０１７３】図３２に示すソースドライバは、前記実施
の形態１の図７に示すソースドライバＬＳＩチップに対
応するものであって、パワーセーブ機能はついていない
ものを示しており、図３３に示すソースドライバは、前
記実施の形態２の図２０に示すソースドライバＬＳＩチ
ップに対応するものである。

【０１７４】上記のように、フィルタ回路１０１’およ
び４０１’をＬＳＩチップに外付けすることにより、微
調整が容易になるのと、例えば、ローパスフィルタ１個
を外部に設け、該ローパスフィルタで作成した基準電圧
信号ＶＢを各々のソースドライバに共通に供給するよう
構成することでローパスフィルタが１個ですむため、ソ
ースドライバのチップ面積を縮小することが可能となる
という効果を奏する。

【０１７５】また、前記実施の形態１および２におい
て、いずれもコンパレータを構成する比較回路、すなわ
ち差動増幅器の差動入力をエンハンスメント型トランジ
スタで構成しているが、これに限定するものではなく、
例えば上記差動入力をディプレッション型トランジスタ
で構成しても良い。この例を、図３４〜３９に示す。

【０１７６】図３４は、前記実施の形態１の図１４に示
すインターフェース回路２００に対応するインターフェ
ース回路を示しており、差動入力のトランジスタ以外の
構成は同じであるので、詳細な説明は省略する。なお、
差動入力のトランジスタは、Ｐｃｈ型である。

【０１７７】図３５は、前記実施の形態１の図１５に示
すインターフェース回路２００に対応するインターフェ
ース回路を示しており、差動入力のトランジスタ以外の
構成は同じであるので、詳細な説明は省略する。なお、
差動入力のトランジスタは、Ｎｃｈ型である。

【０１７８】図３６および３７は、前記実施の形態２の
図２２および２３に示すインターフェース回路４００に
対応するインターフェース回路を示しており、差動入力
のトランジスタ以外の構成は同じであるので、詳細な説
明は省略する。

【０１７９】図３８および３９は、前記実施の形態２の
図２６および２７に示すインターフェース回路４００に
対応するインターフェース回路を示しており、差動入力
のトランジスタ以外の構成は同じであるので、詳細な説
明は省略する。

【０１８０】以上のように、差動増幅器である比較回路
の差動入力に使用するトランジスタをディプレッション
型とした場合、入力電圧の範囲を広げることができ、動
作マージンの低下を防止することができる。

【０１８１】つまり、エンハンスメント型のトランジス
タを差動入力に使用した場合、該トランジスタが有する
Ｖｔｈによって遮断されるので入力電圧の範囲が制御さ
れ、その結果、動作マージンが低下する。

【０１８２】しかしながら、エンハンスメント型でかつ
Ｐｃｈ型のトランジスタを差動入力に使用した場合、差
動入力トランジスタの一方に供給されるクロックパルス
信号“Ｈｉｇｈ”側が差動入力が持つＶｔｈによって遮
断されても、他方の基準電圧ＶＢをそれ以下の電圧に調
整できれば動作可能となる。

【０１８３】このため、図３２および図３３に示すよう
に、ローパスフィルタからなるフィルタ回路を外付けに
した場合、外部から上記の基準電圧ＶＢの調整が容易で
あるので、上記の差動入力トランジスタにエンハスメン
ト型を用いて動作マージンの低下を防止することができ
る。

【０１８４】ところが、フィルタ回路をソースドライバ
ＬＳＩチップに内蔵した場合、基準電圧ＶＢの調整が困
難となり、動作マージンの低下を招く。

【０１８５】そこで、差動入力をディプレッション型の
トランジスタによって構成することにより、Ｖｔｈおよ
び基準電圧ＶＢに影響されることがなくなるので、入力
電圧の範囲を広げることが可能となり、結果として、差
動増幅器である比較回路の動作マージンを広げることが
可能となる。

【０１８６】

【発明の効果】請求項１の発明のインターフェース回路
は、以上のように、複数のコンパレータを有し、これら
各コンパレータによって、入力された低振幅のデジタル
信号に対して、レベル変換を実行し、上記入力されたデ
ジタル信号よりも高振幅のデジタル信号を出力するイン
ターフェース回路において、上記各コンパレータの非反
転入力には、低振幅のデジタル信号がそれぞれ供給され
る一方、各反転入力には、上記非反転入力に供給される
デジタル信号のうち所定のデジタル信号をローパスフィ
ルタに通すことによって得られる基準電圧信号が共通に
供給される構成である。

【０１８７】それゆえ、各コンパレータの反転入力に
は、ローパスフィルタにて生成された信号が共通に供給
されることから、それぞれのコンパレータの非反転入力
のみ外部からのデジタル信号を供給すればよいので、イ
ンターフェース回路における入力端子数を減らすことが
できる。

【０１８８】これにより、入力端子数が増大することに
より生じる各種問題を解決することができる。すなわ
ち、例えば、このインターフェース回路を液晶駆動回路
に用いた場合、液晶駆動回路を構成するＬＳＩチップ面
積の増大とこれに伴うコストアップ、ＬＳＩチップの歩
留りの低下、入力端子増加に伴う信頼性の低下、ＴＣＰ
外形サイズの大型化とそれに伴うコストアップ、ＴＣＰ
アセンブリ工程による歩留りの低下、ＴＦＴ−ＬＣＤモ
ジュールの入力配線基板の大型化とこれに伴う額縁の大
型化等の問題点を解消することができる。

【０１８９】しかも、上記構成のインターフェース回路
を液晶駆動回路に用いた場合、入力端子数の抑制を図り
つつ、液晶駆動回路外部のクロック系並びに表示データ
系のデジタル信号を低振幅化することによって、該クロ
ック系並びに表示データ系のデジタル系信号で駆動され
る諭理回路部の充放電電流によって発生する電源系高周
波成分を抑制することができるため、液晶駆動回路外部
の周辺回路（機器）が放射する高周波成分を押さえるこ
とができるという効果を奏する。

【０１９０】請求項２の発明のインターフェース回路
は、以上のように、請求項１の構成に加えて、コンパレ
ータ内部の電流経路に、外部より供給される制御信号に
よって導通・遮断が制御されるスイッチング素子が設け
られている構成である。

【０１９１】それゆえ、請求項１の構成による効果に加
えて、コンパレータ内部の電流経路に外部より供給され
る制御信号によって導通・遮断が制御されるスイッチン
グ素子が設けられていることで、上記制御信号によって
スイッチング素子を選択的に導通・遮断することができ
る。すなわち、動作の必要のないスイッチング素子を遮
断することができるので、インターフェース回路のパワ
ーセーブを行うことができるという効果を奏する。

【０１９２】また、請求項３の発明のインターフェース
回路は、以上のように、外部より供給されるスタートパ
ルス信号とカスケード出力信号とによって、上記スイッ
チング素子の導通・遮断を制御する制御信号を生成する
制御信号生成回路がインターフェース回路に設けられた
構成である。

【０１９３】これにより、複数の液晶駆動回路素子から
なる液晶駆動回路において、上述のようなパワーセーブ
機能付のインターフェース回路を用いること、すなわ
ち、液晶駆動回路素子であるソースドライバの入力部に
パワーセーブ機能によるインターフェース回路を設ける
ことによって、カスケード接続されている複数のソース
ドライバのうち、動作を必要とするソースドライバのコ
ンパレータ回路のみ動作状態とし、他の、ソースドライ
バのインターフェース回路に設けられた多ｂｉｔの表示
データ用コンパレータ回路を動作停止状態とすることが
できるため、無駄な消費電力を防止することができると
いう効果を奏する。

【０１９４】上記制御信号生成回路の具体例として、請
求項４の発明のインターフェース回路がある。すなわ
ち、請求項４の発明のインターフェース回路は、請求項
３の構成に加えて、ＲＳフリップフロップで構成されて
いる。

【０１９５】また、上記コンパレータの具体例として、
請求項５の発明のインターフェース回路がある。すなわ
ち、請求項５の発明のインターフェース回路は、請求項
１ないし４の何れかの構成に加えて、コンパレータは、
比較回路部とソースホロワ回路とで構成され、上記比較
回路部の電流経路に、ＭＯＳトランジスタからなるスイ
ッチング素子が設けられると共に、上記ソースホロワ回
路に、該ソースホロワ回路の入力ゲートがフローティン
グ状態になることを防止するためのＭＯＳトランジスタ
からなるスイッチング素子が設けられ、上記各スイッチ
ング素子は、外部から供給される制御信号により導通・
遮断が制御される構成である。

【０１９６】請求項６の発明のインターフェース回路
は、以上のように、請求項１ないし５の何れかの構成に
加えて、ローパスフィルタの出力端子とコンパレータの
反転入力端子との間に、ボルテージホロワ回路が設けら
れている構成である。

【０１９７】それゆえ、請求項１ないし５の何れかの構
成による効果に加えて、ローパスフィルタの出力端子と
コンパレータの反転入力端子との間に、ボルテージホロ
ワ回路が設けられていることで、コンパレータの段数が
増えた場合のコンパレータ間の負荷の差をなくすことが
できるという効果を奏する。

【０１９８】請求項７の発明の液晶駆動回路は、以上の
ように、クロック信号および表示データ信号等のデジタ
ル信号が入力される入力端子と、上記入力端子より入力
されたデジタル信号に基づいて液晶表示装置を駆動する
ための駆動信号を生成する駆動信号生成部とを少なくと
も備えた液晶駆動回路素子を複数有し、上記液晶駆動回
路素子の上記入力端子と駆動信号生成部との間に、請求
項１ないし６の何れかに記載のインターフェース回路が
設けられている構成である。

【０１９９】それゆえ、液晶駆動回路素子の上記入力端
子と駆動信号生成部との間に、請求項１ないし６の何れ
かに記載のインターフェース回路が設けられていること
で、低振幅のデジタル信号（クロック信号、表示データ
信号）の形で信号伝送を行い、液晶駆動回路の入力部に
於いて、該インターフェース回路により、コンパレータ
を用いて、高振幅のデジタル信号（クロック信号、表示
データ信号）に変換して、次段回路に供給することがで
きる。

【０２００】これにより、液晶表示装置を高速で駆動さ
せる場合に問題となっているＥＭＩノイズ、すなわち液
晶駆動回路の外部におけるＥＭＩノイズの低減化を図る
ことができるという効果を奏する。

【０２０１】請求項８の発明の液晶駆動回路は、以上の
ように、請求項７の構成に加えて、インターフェース回
路に設けられたローパスフィルタを、上記液晶駆動回路
素子の外部に設けた構成である。

【０２０２】それゆえ、請求項７の構成による効果に加
えて、ローパスフィルタを、液晶駆動回路素子の外部に
設けたことにより、ローパスフィルタで生成される基準
電圧信号の微調整を行うことができる。

【０２０３】これにより、ローパスフィルタを構成する
抵抗素子や容量素子の製造上によるバラツキを考慮し
て、ローパスフィルタを設計することができる。

【０２０４】さらに、ローパスフィルタの微調整を容易
にできることから、基準電圧信号を、コンパレータを構
成するトランジスタのＶｔｈの値に応じて容易に対応さ
せることができるという効果を奏する。

【０２０５】請求項９の発明の液晶駆動回路は、以上の
ように、請求項８の構成に加えて、１つのローパスフィ
ルタが該液晶駆動回路素子の外部に設けられ、該ローパ
スフィルタで作成される基準電圧信号が各液晶駆動回路
素子に共通に供給されるように構成されている。

【０２０６】それゆえ、請求項８の構成による効果に加
えて、１つのローパスフィルタが該液晶駆動回路素子の
外部に設けられ、該ローパスフィルタで作成される基準
電圧信号が各液晶駆動回路素子に共通に供給されるよう
に構成されたことで、ローパスフィルタが１個ですむた
め、液晶駆動回路素子の回路基板面積、例えばソースド
ライバのチップ面積を縮小することができるという効果
を奏する。

【図面の簡単な説明】

【図１】本発明の一実施の形態にかかるインターフェー
ス回路の概略ブロック図である。

【図２】図１に示すインターフェース回路を搭載した液
晶駆動回路を備えたＴＦＴ−ＬＣＤモジュールの概略ブ
ロック図である。

【図３】図２に示すＴＦＴ−ＬＣＤモジュールに備えら
れた液晶パネルの等価回路図である。

【図４】図２に示すＴＦＴ−ＬＣＤモジュールに備えら
れた液晶パネルの画像表示動作の説明図である。

【図５】図２に示すＴＦＴ−ＬＣＤモジュールに備えら
れたゲートドライバＬＳＩチップの回路ブロック図であ
る。

【図６】図５に示すゲートドライバＬＳＩチップにおけ
るタイミングチャートである。

【図７】図２に示すＴＦＴ−ＬＣＤモジュールに備えら
れたソースドライバＬＳＩチップの回路ブロック図であ
る。

【図８】図２に示すＴＦＴ−ＬＣＤモジュールに備えら
れた液晶パネルに４個のソースドライバが接続された状
態を示す説明図である。

【図９】図８に示す液晶パネルに接続された６４階調の
ソースドライバのタイミングチャートである。

【図１０】図１に示すインターフェース回路に備えられ
たローパスフィルタの回路図である。

【図１１】図１に示すインターフェース回路に備えられ
たコンパレータの回路図である。

【図１２】図１に示すインターフェース回路における入
力ＣＫと出力ＣＫ’との関係を示す波形図である。

【図１３】本発明の一実施の形態にかかる他のインター
フェース回路を示し、（ａ）は入力信号の波形図、
（ｂ）は概略ブロック図、（ｃ）は出力信号の波形図で
ある。

【図１４】図１３（ｂ）に示すインターフェース回路に
備えられたコンパレータの回路図である。

【図１５】図１３（ｂ）に示すインターフェース回路に
備えられた他のコンパレータの回路図である。

【図１６】図１３（ｂ）に示すインターフェース回路の
他の概略ブロック図である。

【図１７】本発明の他の実施の形態にかかるソースドラ
イバＬＳＩチップの回路ブロック図である。

【図１８】図１７に示すソースドライバＬＳＩチップを
備えたインターフェース回路の概略ブロック図である。

【図１９】図１７に示すソースドライバＬＳＩチップに
備えられたパワーセーブ機能付のコンパレータの回路図
である。

【図２０】本発明の他の実施の形態に係る他のソースド
ライバＬＳＩチップの回路ブロック図である。

【図２１】図２０に示すソースドライバＬＳＩチップに
備えられたインターフェース回路を示し、（ａ）は入力
信号の波形図、（ｂ）は概略ブロック図、（ｃ）は出力
信号の波形図である。

【図２２】図２１（ｂ）に示すインターフェース回路に
備えられたコンパレータの回路図である。

【図２３】図２２に示すコンパレータの制御信号の波形
図である。

【図２４】図２１（ｂ）に示すインターフェース回路に
備えられた他のコンパレータの回路図である。

【図２５】図２４に示すコンパレータの制御信号の波形
図である。

【図２６】図２１（ｂ）に示すインターフェース回路に
備えられた他のコンパレータの回路図である。

【図２７】図２６に示すコンパレータの制御信号の波形
図である。

【図２８】図２１（ｂ）に示すインターフェース回路に
備えられた他のコンパレータの回路図である。

【図２９】図２８に示すコンパレータの制御信号の波形
図である。

【図３０】図２に示すＴＦＴ−ＬＣＤモジュールに備え
られた液晶パネルに４個のソースドライバが接続された
状態を示す説明図である。

【図３１】図３０に示す液晶パネルに接続された６４階
調のソースドライバのタイミングチャートである。

【図３２】本発明に係る他のソースドライバＬＳＩチッ
プの回路ブロック図である。

【図３３】本発明に係るさらに他のソースドライバＬＳ
Ｉチップの回路ブロック図である。

【図３４】本発明に係る他のインターフェース回路の回
路図である。

【図３５】本発明に係るさらに他のインターフェース回
路の回路図である。

【図３６】本発明に係る他のコンパレータの回路図であ
る。

【図３７】図３６に示すコンパレータの制御信号の波形
図である。

【図３８】本発明に係るさらに他のコンパレータの回路
図である。

【図３９】図３８に示すコンパレータの制御信号の波形
図である。

【図４０】従来のＴＦＴ−ＬＣＤモジュールの概略ブロ
ック図である。

【図４１】図４０に示すＴＦＴ−ＬＣＤモジュールに備
えられた液晶パネルの等価回路図である。

【図４２】図４０に示すＴＦＴ−ＬＣＤモジュールに備
えられた液晶パネルの画像表示動作の説明図である。

【図４３】図４０に示すＴＦＴ−ＬＣＤモジュールに備
えられたゲートドライバＬＳＩチップの回路ブロック図
である。

【図４４】図４３に示すゲートドライバＬＳＩチップに
おけるタイミングチャートである。

【図４５】図４０に示すＴＦＴ−ＬＣＤモジュールに備
えられたソースドライバＬＳＩチップの回路ブロック図
である。

【図４６】図４０に示すＴＦＴ−ＬＣＤモジュールに備
えられた液晶パネルに４個のソースドライバが接続され
た状態を示す説明図である。

【図４７】図４６に示す液晶パネルに接続された６４階
調のソースドライバのタイミングチャートである。

【図４８】従来の他のＴＦＴ−ＬＣＤモジュールの概略
ブロック図である。

【図４９】図４８に示すＴＦＴ−ＬＣＤモジュールに備
えられたソースドライバＬＳＩチップの回路ブロック図
である。

【図５０】図４９に示すソースドライバＬＳＩチップに
備えられたインターフェース回路を示し、（ａ）は入力
信号の波形図、（ｂ）は概略ブロック図、（ｃ）は出力
信号の波形図である。

【図５１】図５０（ｂ）に示すインターフェース回路に
備えられたコンパレータの回路図である。

【図５２】図５０（ｂ）に示すインターフェース回路に
備えられたコンパレータの回路図である。

【符号の説明】

１００インターフェース回路１０１フィルタ回路１０２コンパレータ回路１０２ａコンパレータ２００インターフェース回路２０１フィルタ回路２０２コンパレータ回路２０２ａコンパレータ２０２ｂ比較回路（比較回路部）２０２ｃソースホロワ回路３００インターフェース回路３０１フィルタ回路３０２コンパレータ回路３０２ａコンパレータ４００インターフェース回路４０１フィルタ回路４０２第１コンパレータ回路４０２ａコンパレータ４０２ｂ比較回路（比較回路部）４０２ｃソースホロワ回路４０３第２コンパレータ回路４０３ａコンパレータ４０４パワーセーブ制御回路（制御信号生成回路）ＳＷスイッチング素子ＳＷ１スイッチング素子ＶＢ基準電圧信号

Claims

【特許請求の範囲】

【請求項１】複数のコンパレータを有し、これら各コン
パレータによって、入力された低振幅のデジタル信号に
対して、レベル変換を実行し、上記入力されたデジタル
信号よりも高振幅のデジタル信号を出力するインターフ
ェース回路において、上記各コンパレータの非反転入力には、低振幅のデジタ
ル信号がそれぞれ供給される一方、各反転入力には、上
記非反転入力に供給されるデジタル信号のうち所定のデ
ジタル信号をローパスフィルタに通すことによって得ら
れる基準電圧信号が共通に供給されることを特徴とする
インターフェース回路。
【請求項２】上記コンパレータ内部の電流経路に、外部
より供給される制御信号によって導通・遮断が制御され
るスイッチング素子が設けられていることを特徴とする
請求項１記載のインターフェース回路。
【請求項３】外部より供給されるスタートパルス信号と
カスケード出力信号とによって、上記スイッチング素子
の導通・遮断を制御する制御信号を生成する制御信号生
成回路が設けられている請求項２記載のインターフェー
ス回路。
【請求項４】上記制御信号生成回路は、ＲＳフリップフ
ロップで構成されていることを特徴とする請求項３記載
のインターフェース回路。
【請求項５】上記コンパレータは、比較回路部とソース
ホロワ回路とで構成され、上記比較回路部の電流経路に、ＭＯＳトランジスタから
なるスイッチング素子が設けられると共に、上記ソース
ホロワ回路に、該ソースホロワ回路の入力ゲートがフロ
ーティング状態になることを防止するためのＭＯＳトラ
ンジスタからなるスイッチング素子が設けられ、上記各スイッチング素子は、外部から供給される制御信
号により導通・遮断が制御されることを特徴とする請求
項１ないし４の何れかに記載のインターフェース回路。
【請求項６】上記ローパスフィルタの出力端子とコンパ
レータの反転入力端子との間に、ボルテージホロワ回路
が設けられていることを特徴とする請求項１ないし５の
何れかに記載のインターフェース回路。
【請求項７】クロック信号および表示データ信号等のデ
ジタル信号が入力される入力端子と、上記入力端子より入力されたデジタル信号に基づいて液
晶表示装置を駆動するための駆動信号を生成する駆動信
号生成部とを少なくとも備えた液晶駆動回路素子を複数
有し、上記液晶駆動回路素子の上記入力端子と駆動信号生成部
との間に、請求項１ないし６の何れかに記載のインター
フェース回路が設けられていることを特徴とする液晶駆
動回路。
【請求項８】上記インターフェース回路に設けられたロ
ーパスフィルタを、上記液晶駆動回路素子の外部に設け
たことを特徴とする請求項７記載の液晶駆動回路。
【請求項９】１つのローパスフィルタのみが上記液晶駆
動回路素子の外部に設けられ、該ローパスフィルタで作
成される基準電圧信号が各液晶駆動回路素子に共通に供
給されるように構成されたことを特徴とする請求項８記
載の液晶駆動回路。