JP3266119B2 - 液晶表示装置及び映像データ転送方法 - Google Patents
液晶表示装置及び映像データ転送方法Info
- Publication number
- JP3266119B2 JP3266119B2 JP34485598A JP34485598A JP3266119B2 JP 3266119 B2 JP3266119 B2 JP 3266119B2 JP 34485598 A JP34485598 A JP 34485598A JP 34485598 A JP34485598 A JP 34485598A JP 3266119 B2 JP3266119 B2 JP 3266119B2
- Authority
- JP
- Japan
- Prior art keywords
- video data
- liquid crystal
- serial
- crystal display
- source driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フラットパネルデ
ィスプレイ技術に関し、特に、外部機器から入力された
映像データを表示する液晶表示装置、及び外部機器から
入力された映像データを表示手段に転送するための映像
データ転送方法に属する。
ィスプレイ技術に関し、特に、外部機器から入力された
映像データを表示する液晶表示装置、及び外部機器から
入力された映像データを表示手段に転送するための映像
データ転送方法に属する。
【０００２】
【従来の技術】従来、液晶表示装置のソースドライバま
での映像データの配線は、図８に示すように、外部の映
像データのビット数の２倍、または、整数倍のビットで
バスラインを構成していた。また、映像データのビット
数が４ビットや６ビットとビット数が少なく、かつ、今
日のように多ピン出力のソースドライバがなかったため
にソースドライバを多数接続しなくてはならない場合
は、バスラインを構成してそこにソースドライバを接続
していた。
での映像データの配線は、図８に示すように、外部の映
像データのビット数の２倍、または、整数倍のビットで
バスラインを構成していた。また、映像データのビット
数が４ビットや６ビットとビット数が少なく、かつ、今
日のように多ピン出力のソースドライバがなかったため
にソースドライバを多数接続しなくてはならない場合
は、バスラインを構成してそこにソースドライバを接続
していた。
【０００３】このような表示技術としては、例えば、特
開平６−４５５０８号公報に記載のものがある（第１従
来技術）。すなわち、第１従来技術は、基板と、基板上
に配置された複数の半導体駆動回路と、基板上で半導体
駆動回路のそれぞれの近傍に配置された、半導体駆動回
路にクロック信号を供給する複数の第１ボンディングパ
ッドと、基板上で半導体駆動回路のそれぞれの近傍に配
置された、半導体駆動回路にデータ信号を供給する複数
の第２ボンディングパッドと、基板上に配置され且つ第
１ボンディングパッドのそれぞれに接続された複数のク
ロック信号線と、基板上に配置され且つ第２ボンディン
グパッドに接続された複数のデータ信号線とを備えてい
る。複数のデータ信号線は、第２ボンディングパッド同
士を互いに接続する第１線と、第１線にデータ信号を供
給する第２線とを含んでいてもよいし、第１ボンディン
グパッドのそれぞれに接続されていてもよい。
開平６−４５５０８号公報に記載のものがある（第１従
来技術）。すなわち、第１従来技術は、基板と、基板上
に配置された複数の半導体駆動回路と、基板上で半導体
駆動回路のそれぞれの近傍に配置された、半導体駆動回
路にクロック信号を供給する複数の第１ボンディングパ
ッドと、基板上で半導体駆動回路のそれぞれの近傍に配
置された、半導体駆動回路にデータ信号を供給する複数
の第２ボンディングパッドと、基板上に配置され且つ第
１ボンディングパッドのそれぞれに接続された複数のク
ロック信号線と、基板上に配置され且つ第２ボンディン
グパッドに接続された複数のデータ信号線とを備えてい
る。複数のデータ信号線は、第２ボンディングパッド同
士を互いに接続する第１線と、第１線にデータ信号を供
給する第２線とを含んでいてもよいし、第１ボンディン
グパッドのそれぞれに接続されていてもよい。
【０００４】半導体駆動回路は、トランジスタなどの個
別半導体素子や個別半導体部品より構成してもよいし、
多数の半導体素子を集積した集積回路（ＩＣ）としても
よい。第１従来技術では、クロック信号線と第１ボンデ
ィングパッドとを介して、半導体駆動回路に別個にクロ
ック信号を供給することができるので、駆動回路毎にタ
イミングをずらしてクロック信号を供給すると、各駆動
回路に独立してデータ信号を供給することができる。こ
のため、従来の蛍光表示パネルのようなデータ信号出力
用のボンディングパッド及び信号線が不要となり、ボン
ディングパッド数が減少する。その結果、駆動回路周辺
の配線密度が低減される。
別半導体素子や個別半導体部品より構成してもよいし、
多数の半導体素子を集積した集積回路（ＩＣ）としても
よい。第１従来技術では、クロック信号線と第１ボンデ
ィングパッドとを介して、半導体駆動回路に別個にクロ
ック信号を供給することができるので、駆動回路毎にタ
イミングをずらしてクロック信号を供給すると、各駆動
回路に独立してデータ信号を供給することができる。こ
のため、従来の蛍光表示パネルのようなデータ信号出力
用のボンディングパッド及び信号線が不要となり、ボン
ディングパッド数が減少する。その結果、駆動回路周辺
の配線密度が低減される。
【０００５】また、配線密度の低減により駆動回路とボ
ンディングパッドとの距離を適正な距離に保つことがで
きるため、それらをワイヤボンディングした際の信頼性
を従来の蛍光表示パネルよりも向上することができるこ
とが記載されている。
ンディングパッドとの距離を適正な距離に保つことがで
きるため、それらをワイヤボンディングした際の信頼性
を従来の蛍光表示パネルよりも向上することができるこ
とが記載されている。
【０００６】また、このような表示技術としては、例え
ば、特開平６−１４８６６５号公報に記載のものがある
（第２従来技術）。すなわち、第２従来技術は、液晶表
示素子のガラス基板上に複数個の駆動用回路素子を搭載
すると共にこれらの回路素子への入出力配線群と外部か
らの入力ターミナル領域を備えた液晶表示装置におい
て、入力ターミナル領域に設けられる入力配線群を駆動
用回路素子に対して共通に使用されるバスライン用配線
と、駆動用回路素子ごとに独立して使用される専用配線
とを有している。第２従来技術では、入力配線のインピ
ーダンスは液晶表示素子の表示特性に影響を与えるが、
その影響度はすべての配線において同等ではなく、配線
の用途によって影響の小さいものと大きいものとがあ
る。また、影響の小さい配線群と大きい配線群とを選別
し、影響の小さい用途の配線群は一つの外部入力ターミ
ナルからバスラインによって各駆動用回路素子に給電す
るようにし、影響の大きい用途の配線群は各駆動用回路
素子ごとに独立して給電できるようにしたのであり、影
響の大きい用途の配線群は専用配線でインピーダンスを
低くすることが容易なため良好な表示特性が得られ、そ
の他の用途はバスラインによって接続されるため入力タ
ーミナル領域の個数の増加が抑えられることが記載され
ている。
ば、特開平６−１４８６６５号公報に記載のものがある
（第２従来技術）。すなわち、第２従来技術は、液晶表
示素子のガラス基板上に複数個の駆動用回路素子を搭載
すると共にこれらの回路素子への入出力配線群と外部か
らの入力ターミナル領域を備えた液晶表示装置におい
て、入力ターミナル領域に設けられる入力配線群を駆動
用回路素子に対して共通に使用されるバスライン用配線
と、駆動用回路素子ごとに独立して使用される専用配線
とを有している。第２従来技術では、入力配線のインピ
ーダンスは液晶表示素子の表示特性に影響を与えるが、
その影響度はすべての配線において同等ではなく、配線
の用途によって影響の小さいものと大きいものとがあ
る。また、影響の小さい配線群と大きい配線群とを選別
し、影響の小さい用途の配線群は一つの外部入力ターミ
ナルからバスラインによって各駆動用回路素子に給電す
るようにし、影響の大きい用途の配線群は各駆動用回路
素子ごとに独立して給電できるようにしたのであり、影
響の大きい用途の配線群は専用配線でインピーダンスを
低くすることが容易なため良好な表示特性が得られ、そ
の他の用途はバスラインによって接続されるため入力タ
ーミナル領域の個数の増加が抑えられることが記載され
ている。
【０００７】
【発明が解決しようとする課題】しかしながら、第１，
２従来技術において、今日のように映像データのビット
数が増え、かつ、要求される映像データの転送速度が高
速化してくると、バスラインの転送周波数またはソース
ドライバの動作周波数の上限に限界があるために、バス
ラインのビット数を映像データの整数倍にしなければな
らない状況になり、配線がプリント基板を占有する面積
の増加や配線の増加によるＥＭＩ（電磁妨害：ｅｌｅｃ
ｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）
の悪化などが問題となってきた。
２従来技術において、今日のように映像データのビット
数が増え、かつ、要求される映像データの転送速度が高
速化してくると、バスラインの転送周波数またはソース
ドライバの動作周波数の上限に限界があるために、バス
ラインのビット数を映像データの整数倍にしなければな
らない状況になり、配線がプリント基板を占有する面積
の増加や配線の増加によるＥＭＩ（電磁妨害：ｅｌｅｃ
ｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）
の悪化などが問題となってきた。
【０００８】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、信号処理回路とソ
ースドライバとの間を結ぶ配線の長さを削減し、スルー
ホールに起因するＥＭＩの増加を回避して耐電磁妨害特
性の向上を図ることができる液晶表示装置及び映像デー
タ転送方法を提供する点にある。
のであり、その目的とするところは、信号処理回路とソ
ースドライバとの間を結ぶ配線の長さを削減し、スルー
ホールに起因するＥＭＩの増加を回避して耐電磁妨害特
性の向上を図ることができる液晶表示装置及び映像デー
タ転送方法を提供する点にある。
【０００９】
【課題を解決するための手段】本発明の請求項１に記載
の要旨は、外部機器から入力された１ドットがＮビット
（Ｎは２以上の整数）で構成される映像データを表示す
る液晶表示装置であって、前記映像データの１表示ライ
ン分を、表示手段を駆動するソースドライバの数に応じ
て分割する手段と、当該分割ブロック毎の映像データを
ドットごとにＮビットパラレル形式でシリアルに読み出
し、更にドットごとにパラレル形式のデータをシリアル
形式に変換する手段と、当該分割ブロックと当該ソース
ドライバとを１対１で対応させた状態で当該シリアル変
換された映像データのシリアル転送を実行する手段と、
当該ソースドライバ毎に前記シリアル転送されてきたシ
リアル形式の前記映像データをドットごとにＮビットに
パラレル変換してパラレル形式の映像データを生成する
手段と、前記ソースドライバの各々からの当該Ｎビット
パラレル形式の映像データを前記ソースドライバの配列
に応じて組み合わせて１表示ライン分の映像データを復
元する手段と、前記復元された１表示ライン分の映像デ
ータを前記表示手段にＮビットパラレル転送して表示す
る手段とを有することを特徴とする液晶表示装置に存す
る。また本発明の請求項２に記載の要旨は、 外部機器
から入力された１ドットがＮビット（Ｎは２以上の整
数）で構成される映像データを表示する液晶表示装置で
あって、前記映像データの１表示ライン分を、表示手段
を駆動するソースドライバの数に応じて分割し、当該分
割ブロック毎の映像データをドットごとにＮビットパラ
レル形式でシリアルに読み出し、更にドットごとにパラ
レル形式のデータをシリアル変換するとともに、当該分
割ブロックと当該ソースドライバとを１対１で対応させ
た状態で当該シリアル変換された映像データのシリアル
転送を実行する信号処理回路を有し、前記信号処理回路
に並列に接続され、各々が自己に前記シリアル転送され
てきたシリアル形式の前記映像データをドットごとにＮ
ビットにパラレル変換してパラレル形式の映像データを
生成する複数の前記ソースドライバと、前記ソースドラ
イバの各々からの当該Ｎビットパラレル形式の映像デー
タを前記ソースドライバの配列に応じて組み合わせて前
記１表示ライン分の映像データを復元するとともに、当
該復元された１表示ライン分の映像データを前記表示手
段にパラレル転送して表示する前記表示手段とを有する
ことを特徴とする液晶表示装置に存する。また本発明の
請求項３に記載の要旨は、前記信号処理回路は、前記映
像データの１表示ライン分を、前記表示手段を駆動する
前記ソースドライバの数に応じた前記分割ブロック数に
分割して記憶する複数のラインメモリを有することを特
徴とする請求項２に記載の液晶表示装置に存する。また
本発明の請求項４に記載の要旨は、前記信号処理回路
は、前記分割ブロックに１対１に対応して設けられ、前
記ラインメモリの各々に記憶されている前記分割ブロッ
ク毎の映像データを、当該分割ブロックに対応させてシ
リアル形式の前記映像データにシリアル変換するシリア
ル変換回路を有することを特徴とする請求項３に記載の
液晶表示装置に存する。また本発明の請求項５に記載の
要旨は、前記シリアル変換回路は、前記分割ブロックと
当該ソースドライバとを１対１で対応させた状態で当該
シリアル変換された映像データのシリアル転送を実行す
ることを特徴とする請求項４に記載の液晶表示装置に存
する。また本発明の請求項６に記載の要旨は、前記ソー
スドライバの各々は、前記シリアル変換回路に１対１に
対応して接続され、当該ソースドライバ毎に前記シリア
ル転送されてきたシリアル形式の前記映像データをドッ
トごとにＮビットのパラレル形式に変換するパラレル変
換回路を有することを特徴とする請求項１又は２に記載
の液晶表示装置に存する。
の要旨は、外部機器から入力された１ドットがＮビット
（Ｎは２以上の整数）で構成される映像データを表示す
る液晶表示装置であって、前記映像データの１表示ライ
ン分を、表示手段を駆動するソースドライバの数に応じ
て分割する手段と、当該分割ブロック毎の映像データを
ドットごとにＮビットパラレル形式でシリアルに読み出
し、更にドットごとにパラレル形式のデータをシリアル
形式に変換する手段と、当該分割ブロックと当該ソース
ドライバとを１対１で対応させた状態で当該シリアル変
換された映像データのシリアル転送を実行する手段と、
当該ソースドライバ毎に前記シリアル転送されてきたシ
リアル形式の前記映像データをドットごとにＮビットに
パラレル変換してパラレル形式の映像データを生成する
手段と、前記ソースドライバの各々からの当該Ｎビット
パラレル形式の映像データを前記ソースドライバの配列
に応じて組み合わせて１表示ライン分の映像データを復
元する手段と、前記復元された１表示ライン分の映像デ
ータを前記表示手段にＮビットパラレル転送して表示す
る手段とを有することを特徴とする液晶表示装置に存す
る。また本発明の請求項２に記載の要旨は、 外部機器
から入力された１ドットがＮビット（Ｎは２以上の整
数）で構成される映像データを表示する液晶表示装置で
あって、前記映像データの１表示ライン分を、表示手段
を駆動するソースドライバの数に応じて分割し、当該分
割ブロック毎の映像データをドットごとにＮビットパラ
レル形式でシリアルに読み出し、更にドットごとにパラ
レル形式のデータをシリアル変換するとともに、当該分
割ブロックと当該ソースドライバとを１対１で対応させ
た状態で当該シリアル変換された映像データのシリアル
転送を実行する信号処理回路を有し、前記信号処理回路
に並列に接続され、各々が自己に前記シリアル転送され
てきたシリアル形式の前記映像データをドットごとにＮ
ビットにパラレル変換してパラレル形式の映像データを
生成する複数の前記ソースドライバと、前記ソースドラ
イバの各々からの当該Ｎビットパラレル形式の映像デー
タを前記ソースドライバの配列に応じて組み合わせて前
記１表示ライン分の映像データを復元するとともに、当
該復元された１表示ライン分の映像データを前記表示手
段にパラレル転送して表示する前記表示手段とを有する
ことを特徴とする液晶表示装置に存する。また本発明の
請求項３に記載の要旨は、前記信号処理回路は、前記映
像データの１表示ライン分を、前記表示手段を駆動する
前記ソースドライバの数に応じた前記分割ブロック数に
分割して記憶する複数のラインメモリを有することを特
徴とする請求項２に記載の液晶表示装置に存する。また
本発明の請求項４に記載の要旨は、前記信号処理回路
は、前記分割ブロックに１対１に対応して設けられ、前
記ラインメモリの各々に記憶されている前記分割ブロッ
ク毎の映像データを、当該分割ブロックに対応させてシ
リアル形式の前記映像データにシリアル変換するシリア
ル変換回路を有することを特徴とする請求項３に記載の
液晶表示装置に存する。また本発明の請求項５に記載の
要旨は、前記シリアル変換回路は、前記分割ブロックと
当該ソースドライバとを１対１で対応させた状態で当該
シリアル変換された映像データのシリアル転送を実行す
ることを特徴とする請求項４に記載の液晶表示装置に存
する。また本発明の請求項６に記載の要旨は、前記ソー
スドライバの各々は、前記シリアル変換回路に１対１に
対応して接続され、当該ソースドライバ毎に前記シリア
ル転送されてきたシリアル形式の前記映像データをドッ
トごとにＮビットのパラレル形式に変換するパラレル変
換回路を有することを特徴とする請求項１又は２に記載
の液晶表示装置に存する。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１１】図１は、本発明の映像データ転送方法を実
行する液晶表示装置１０の一実施形態を説明するための
機能ブロック図である。本実施形態では、液晶表示装置
１０に、少なくとも１表示ライン分（１０２４ドット
分、各ドットは、８ビットで構成）の映像データを記憶
できるメモリ容量を有する複数個ラインメモリ２２２，
２２４とソースドライバ１（２，…，８）の数に応じた
数のシリアル変換回路５０１，…，５０８とを信号処理
回路２０に設け、液晶表示装置１０に入力された映像デ
ータを第１ラインメモリ２２２に記憶し、第１ラインメ
モリ２２２に映像データが１表示ライン分（１０２４ド
ット分）蓄積された後、この第１ラインメモリ２２２に
蓄積されている１表示ライン分（１０２４ドット分）の
映像データをソースドライバ１（２，…，８）の数（＝
８）に分割し、分割した映像データ（＝１０２４／８＝
１２８ドット分）の各々をシリアル形式の前記映像デー
タに変換してソースドライバ１（２，…，８）へ転送
し、ソースドライバ１（２，…，８）内のパラレル変換
回路１１（２１，…，８１）で映像データ（１２８ビッ
ト×８＝１０２４ビット）をパラレル形式の映像データ
に復元して液晶パネル３０に２５６ビット単位で８分割
してパラレル転送する一方、次の表示ライン分（１０２
４ドット分）の映像データを第２ラインメモリ２２４に
記憶し、第２ラインメモリ２２４に映像データが１表示
ライン分（１０２４ドット分）蓄積された後、この第２
ラインメモリ２２４の映像データをソースドライバ１
（２，…，８）の数（＝８）に分割し、分割した映像デ
ータ（＝１０２４／８＝１２８ドット）の各々のドット
ごとのデータ（この例では８ビット）をシリアル形式の
前記映像データに変換してソースドライバ１（２，…，
８）へ転送し、ソースドライバ１（２，…，８）内の
（図９にソースドライバのブロック図を示す）パラレル
変換回路１１（２１，…，８１）で各々のドットごとの
データを８ビットパラレル形式のデータに復元してから
ソースドライバ内のシフトレジスタとラッチで行方向に
展開し、液晶パネル３０に転送し、以後同様に処理をす
ることを特徴としている。ソースドライバ内のディレイ
回路はこの例のパラレル変換の場合、映像データが入力
されはじめてから８クロック後からパラレル形式の映像
データが出力されるため、８クロック分、映像データを
行方向に展開するためのシフトレジスタとラッチが動作
を開始する時間を遅らせるためである。また、１／８分
周回路は、パラレル形式の映像データが８クロック毎に
パラレル変換回路から出力されるためである。
行する液晶表示装置１０の一実施形態を説明するための
機能ブロック図である。本実施形態では、液晶表示装置
１０に、少なくとも１表示ライン分（１０２４ドット
分、各ドットは、８ビットで構成）の映像データを記憶
できるメモリ容量を有する複数個ラインメモリ２２２，
２２４とソースドライバ１（２，…，８）の数に応じた
数のシリアル変換回路５０１，…，５０８とを信号処理
回路２０に設け、液晶表示装置１０に入力された映像デ
ータを第１ラインメモリ２２２に記憶し、第１ラインメ
モリ２２２に映像データが１表示ライン分（１０２４ド
ット分）蓄積された後、この第１ラインメモリ２２２に
蓄積されている１表示ライン分（１０２４ドット分）の
映像データをソースドライバ１（２，…，８）の数（＝
８）に分割し、分割した映像データ（＝１０２４／８＝
１２８ドット分）の各々をシリアル形式の前記映像デー
タに変換してソースドライバ１（２，…，８）へ転送
し、ソースドライバ１（２，…，８）内のパラレル変換
回路１１（２１，…，８１）で映像データ（１２８ビッ
ト×８＝１０２４ビット）をパラレル形式の映像データ
に復元して液晶パネル３０に２５６ビット単位で８分割
してパラレル転送する一方、次の表示ライン分（１０２
４ドット分）の映像データを第２ラインメモリ２２４に
記憶し、第２ラインメモリ２２４に映像データが１表示
ライン分（１０２４ドット分）蓄積された後、この第２
ラインメモリ２２４の映像データをソースドライバ１
（２，…，８）の数（＝８）に分割し、分割した映像デ
ータ（＝１０２４／８＝１２８ドット）の各々のドット
ごとのデータ（この例では８ビット）をシリアル形式の
前記映像データに変換してソースドライバ１（２，…，
８）へ転送し、ソースドライバ１（２，…，８）内の
（図９にソースドライバのブロック図を示す）パラレル
変換回路１１（２１，…，８１）で各々のドットごとの
データを８ビットパラレル形式のデータに復元してから
ソースドライバ内のシフトレジスタとラッチで行方向に
展開し、液晶パネル３０に転送し、以後同様に処理をす
ることを特徴としている。ソースドライバ内のディレイ
回路はこの例のパラレル変換の場合、映像データが入力
されはじめてから８クロック後からパラレル形式の映像
データが出力されるため、８クロック分、映像データを
行方向に展開するためのシフトレジスタとラッチが動作
を開始する時間を遅らせるためである。また、１／８分
周回路は、パラレル形式の映像データが８クロック毎に
パラレル変換回路から出力されるためである。
【００１２】本実施形態では、Ｒ，Ｇ，Ｂ各８ビットの
映像データを表示する液晶表示装置１０を想定してい
る。本実施形態による液晶表示装置１０は、主に、液晶
パネル３０、第１ラインメモリ２２２とシリアル変換回
路５０１（５０２，…，５０８）を備えた信号処理回路
２０、パラレル変換回路１１（２１，…，８１）を備え
たソースドライバ１（２，…，８）、パーソナルコンピ
ュータ等の外部機器から入力されるＶＳＹＮＣ、ＨＳＹ
ＮＣを元に生成されるゲートドライバ用スタートパルス
ＧＳＰに応じて動作を開始しゲートドライバ用クロック
ＧＣＬＫに同期してゲート動作を行うゲートドライバ４
０２，…，４０８を有し、本実施形態では、特に、信号
処理回路２０からソースドライバ１（２，…，８）へ映
像データのドットのデータを更にシリアル変換して転送
する方法に特徴がある。
映像データを表示する液晶表示装置１０を想定してい
る。本実施形態による液晶表示装置１０は、主に、液晶
パネル３０、第１ラインメモリ２２２とシリアル変換回
路５０１（５０２，…，５０８）を備えた信号処理回路
２０、パラレル変換回路１１（２１，…，８１）を備え
たソースドライバ１（２，…，８）、パーソナルコンピ
ュータ等の外部機器から入力されるＶＳＹＮＣ、ＨＳＹ
ＮＣを元に生成されるゲートドライバ用スタートパルス
ＧＳＰに応じて動作を開始しゲートドライバ用クロック
ＧＣＬＫに同期してゲート動作を行うゲートドライバ４
０２，…，４０８を有し、本実施形態では、特に、信号
処理回路２０からソースドライバ１（２，…，８）へ映
像データのドットのデータを更にシリアル変換して転送
する方法に特徴がある。
【００１３】パーソナルコンピュータ等の外部機器から
入力される同期クロックＣＬＯＣＫ及び水平同期信号Ｈ
ＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに応じて、信号処
理回路２０は、Ｒ（赤），Ｇ（緑），Ｂ（青）各８ビッ
トの映像データを第１ラインメモリ２２２に記憶し、１
表示ライン分（１０２４ドット分）の映像データが蓄積
された後、映像データをソースドライバの数に分割し、
シリアル変換してソースドライバ１（２，…，８）の各
々にシリアル転送する。ソースドライバの数は、映像デ
ータまたはソースドライバ１（２，…，８）のビット数
に等しいことが望ましい（例えば、映像データがＲ，
Ｇ，Ｂ各８ビットであるならば、ソースドライバ１
（２，…，８）も８個）が、特に制限するものではな
い。この間に、次の表示ライン分（１０２４ドット分）
の映像データが入力された場合、この次の１表示ライン
分（１０２４ドット分）の映像データを第２ラインメモ
リ２２４に読み込む。
入力される同期クロックＣＬＯＣＫ及び水平同期信号Ｈ
ＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに応じて、信号処
理回路２０は、Ｒ（赤），Ｇ（緑），Ｂ（青）各８ビッ
トの映像データを第１ラインメモリ２２２に記憶し、１
表示ライン分（１０２４ドット分）の映像データが蓄積
された後、映像データをソースドライバの数に分割し、
シリアル変換してソースドライバ１（２，…，８）の各
々にシリアル転送する。ソースドライバの数は、映像デ
ータまたはソースドライバ１（２，…，８）のビット数
に等しいことが望ましい（例えば、映像データがＲ，
Ｇ，Ｂ各８ビットであるならば、ソースドライバ１
（２，…，８）も８個）が、特に制限するものではな
い。この間に、次の表示ライン分（１０２４ドット分）
の映像データが入力された場合、この次の１表示ライン
分（１０２４ドット分）の映像データを第２ラインメモ
リ２２４に読み込む。
【００１４】図１の場合は、Ｒ，Ｇ，Ｂ各２ビットの映
像データＳＤＡＴＡ１（ＳＤＡＴＡ２，…，ＳＤＡＴＡ
８）にシリアル変換している。
像データＳＤＡＴＡ１（ＳＤＡＴＡ２，…，ＳＤＡＴＡ
８）にシリアル変換している。
【００１５】なお、映像データＳＤＡＴＡ１（ＳＤＡＴ
Ａ２，…，ＳＤＡＴＡ８）のビット数（同時に転送され
るビット数）は、（映像データの転送速度）÷（ソース
ドライバ１（２，…，８）の動作周波数の限界）できま
る。
Ａ２，…，ＳＤＡＴＡ８）のビット数（同時に転送され
るビット数）は、（映像データの転送速度）÷（ソース
ドライバ１（２，…，８）の動作周波数の限界）できま
る。
【００１６】ソースドライバ用スタートパルスＳＳＰに
応じてソースドライバ１（２，…，８）の各々はシリア
ル変換されて信号処理回路２０から出力される映像デー
タの受信を開始する。映像データＳＤＡＴＡ１（ＳＤＡ
ＴＡ２，…，ＳＤＡＴＡ８）の各々は、ソースドライバ
用クロックＳＣＬＫに同期して、対応するソースドライ
バ１（２，…，８）に入力され、ソースドライバ１
（２，…，８）でパラレル変換されて液晶パネル３０を
駆動する映像データとして使用される。
応じてソースドライバ１（２，…，８）の各々はシリア
ル変換されて信号処理回路２０から出力される映像デー
タの受信を開始する。映像データＳＤＡＴＡ１（ＳＤＡ
ＴＡ２，…，ＳＤＡＴＡ８）の各々は、ソースドライバ
用クロックＳＣＬＫに同期して、対応するソースドライ
バ１（２，…，８）に入力され、ソースドライバ１
（２，…，８）でパラレル変換されて液晶パネル３０を
駆動する映像データとして使用される。
【００１７】このような仕組みにより、信号処理回路２
０とソースドライバ１（２，…，８）の間の配線は、１
対１で結ばれることになる。換言すれば、液晶表示装置
１０の構造上、ソースドライバ１（２，…，８）は、必
ず一直線上に配置される。このため信号処理回路２０の
出力の本数が同じで、ソースドライバ１（２，…，８）
への配線を１対１で配線することができるならば、ソー
スドライバ１（２，…，８）までの映像データの配線の
総延長は、短くすることができる。
０とソースドライバ１（２，…，８）の間の配線は、１
対１で結ばれることになる。換言すれば、液晶表示装置
１０の構造上、ソースドライバ１（２，…，８）は、必
ず一直線上に配置される。このため信号処理回路２０の
出力の本数が同じで、ソースドライバ１（２，…，８）
への配線を１対１で配線することができるならば、ソー
スドライバ１（２，…，８）までの映像データの配線の
総延長は、短くすることができる。
【００１８】また、従来の方法でのソースドライバ１
（２，…，８）までの配線の本数と、本実施形態を用い
たソースドライバ１（２，…，８）までの配線の本数が
等しいならば、どちらも同じ周波数で転送することがで
きる。映像データの配線の総延長が短くなるならば、Ｅ
ＭＩに対して効果が得られる。
（２，…，８）までの配線の本数と、本実施形態を用い
たソースドライバ１（２，…，８）までの配線の本数が
等しいならば、どちらも同じ周波数で転送することがで
きる。映像データの配線の総延長が短くなるならば、Ｅ
ＭＩに対して効果が得られる。
【００１９】図２は、図１の液晶表示装置１０における
信号処理回路２０及びソースドライバ１（２，…，８）
の一接続形態を示す回路図である。本来は、映像データ
は、Ｒ，Ｇ，Ｂの３系統あるが、各々構成が同じである
ため、説明を簡単にするために、図２では１系統分のみ
について説明する。
信号処理回路２０及びソースドライバ１（２，…，８）
の一接続形態を示す回路図である。本来は、映像データ
は、Ｒ，Ｇ，Ｂの３系統あるが、各々構成が同じである
ため、説明を簡単にするために、図２では１系統分のみ
について説明する。
【００２０】本実施形態では、映像データは８ビット
（ＢＩＴ１，…，ＢＩＴ８）で構成され、液晶パネル３
０を駆動するソースドライバは８個（すなわち、１，
…，８）で構成されて水平方向に１０２４ドットを備え
た液晶パネル３０を駆動する。
（ＢＩＴ１，…，ＢＩＴ８）で構成され、液晶パネル３
０を駆動するソースドライバは８個（すなわち、１，
…，８）で構成されて水平方向に１０２４ドットを備え
た液晶パネル３０を駆動する。
【００２１】信号処理回路２０は、メモリ領域１／８〜
８／８（８ビット構成）で構成される第１ラインメモリ
２２２とメモリ領域１／８’〜８／８’（８ビット構
成）で構成される第２ラインメモリ２２４を有する。
８／８（８ビット構成）で構成される第１ラインメモリ
２２２とメモリ領域１／８’〜８／８’（８ビット構
成）で構成される第２ラインメモリ２２４を有する。
【００２２】タイミング制御回路２２６は、パーソナル
コンピュータ等の外部機器から入力される同期クロック
ＣＬＯＣＫ及び水平同期信号ＨＳＹＮＣ及び垂直同期信
号ＶＳＹＮＣに応じて、第１ラインメモリ２２２及び第
２ラインメモリ２２４に与える制御信号、ソースドライ
バ１，…，８に与えるソースドライバ用スタートパルス
ＳＳＰやソースドライバ用クロックＳＣＬＫを生成す
る。
コンピュータ等の外部機器から入力される同期クロック
ＣＬＯＣＫ及び水平同期信号ＨＳＹＮＣ及び垂直同期信
号ＶＳＹＮＣに応じて、第１ラインメモリ２２２及び第
２ラインメモリ２２４に与える制御信号、ソースドライ
バ１，…，８に与えるソースドライバ用スタートパルス
ＳＳＰやソースドライバ用クロックＳＣＬＫを生成す
る。
【００２３】第１ラインメモリ２２２の１／８と第２ラ
インメモリ２２４の１／８’とは各々、ソースドライバ
１に書き込む映像データを記憶する領域である。第１ラ
インメモリ２２２の２／８と第２ラインメモリ２２４の
２／８’とは各々、ソースドライバ２に書き込む映像デ
ータを記憶する領域である。
インメモリ２２４の１／８’とは各々、ソースドライバ
１に書き込む映像データを記憶する領域である。第１ラ
インメモリ２２２の２／８と第２ラインメモリ２２４の
２／８’とは各々、ソースドライバ２に書き込む映像デ
ータを記憶する領域である。
【００２４】ソースドライバ１（２，…，８）が８個で
あるため、第１ラインメモリ２２２は、メモリ領域１／
８〜８／８（８ビット構成）の８個のメモリで構成され
る。同様に、第２ラインメモリ２２４は、メモリ領域１
／８’〜８／８’（８ビット構成）の８個のメモリで構
成される。映像データが８ビットで、ソースドライバ１
（２，…，８）の出力ドット数が１２８ドットであるた
め、第１ラインメモリ２２２の８個のメモリ領域１／８
〜８／８（８ビット構成）、第２ラインメモリ２２４の
８個のメモリ領域１／８’〜８／８’（８ビット構成）
の大きさは、８ｂｉｔ×１２８＝１０２４ｂｉｔとな
る。
あるため、第１ラインメモリ２２２は、メモリ領域１／
８〜８／８（８ビット構成）の８個のメモリで構成され
る。同様に、第２ラインメモリ２２４は、メモリ領域１
／８’〜８／８’（８ビット構成）の８個のメモリで構
成される。映像データが８ビットで、ソースドライバ１
（２，…，８）の出力ドット数が１２８ドットであるた
め、第１ラインメモリ２２２の８個のメモリ領域１／８
〜８／８（８ビット構成）、第２ラインメモリ２２４の
８個のメモリ領域１／８’〜８／８’（８ビット構成）
の大きさは、８ｂｉｔ×１２８＝１０２４ｂｉｔとな
る。
【００２５】第１ラインメモリ２２２のメモリ領域１／
８〜８／８（８ビット構成）と第２ラインメモリ２２４
のメモリ領域１／８’〜８／８’（８ビット構成）は、
映像データの１表示ライン毎に入力と出力を交換し、第
１ラインメモリ２２２のメモリ領域１／８〜８／８（８
ビット構成）に映像データを書き込んでいる間は、第２
ラインメモリ２２４のメモリ領域１／８’〜８／８’
（８ビット構成）は、各々の領域毎に映像データ（８ビ
ットデータ）を出力し、また、第２ラインメモリ２２４
のメモリ領域１／８’〜８／８’（８ビット構成）に映
像データを書き込んでいる間は、メモリ領域１／８〜８
／８（８ビット構成）’は、各々の領域毎に映像データ
（８ビットデータ）を出力する。
８〜８／８（８ビット構成）と第２ラインメモリ２２４
のメモリ領域１／８’〜８／８’（８ビット構成）は、
映像データの１表示ライン毎に入力と出力を交換し、第
１ラインメモリ２２２のメモリ領域１／８〜８／８（８
ビット構成）に映像データを書き込んでいる間は、第２
ラインメモリ２２４のメモリ領域１／８’〜８／８’
（８ビット構成）は、各々の領域毎に映像データ（８ビ
ットデータ）を出力し、また、第２ラインメモリ２２４
のメモリ領域１／８’〜８／８’（８ビット構成）に映
像データを書き込んでいる間は、メモリ領域１／８〜８
／８（８ビット構成）’は、各々の領域毎に映像データ
（８ビットデータ）を出力する。
【００２６】信号処理回路２０は、第１ラインメモリ２
２２の出力した、ソースドライバ１（２，…，８）毎に
分けられた領域の映像データをシリアル変換回路５０１
（５０２，…，５０８）で映像データＳＤＡＴＡ１（Ｓ
ＤＡＴＡ２，…，ＳＤＡＴＡ８）に変換し、各ソースド
ライバ１（２，…，８）毎にシリアル転送する。
２２の出力した、ソースドライバ１（２，…，８）毎に
分けられた領域の映像データをシリアル変換回路５０１
（５０２，…，５０８）で映像データＳＤＡＴＡ１（Ｓ
ＤＡＴＡ２，…，ＳＤＡＴＡ８）に変換し、各ソースド
ライバ１（２，…，８）毎にシリアル転送する。
【００２７】ソースドライバ１（２，…，８）には、従
来のソースドライバ１（２，…，８）の回路のほかに、
映像データＳＤＡＴＡ１（ＳＤＡＴＡ２，…，ＳＤＡＴ
Ａ８）に変換された１表示ライン分（１０２４ビット
分）の映像データをパラレル形式の映像データに復元す
るための、１２８ビットパラレル出力ができるパラレル
変換回路１１（２１，…，８１）を設けておく。
来のソースドライバ１（２，…，８）の回路のほかに、
映像データＳＤＡＴＡ１（ＳＤＡＴＡ２，…，ＳＤＡＴ
Ａ８）に変換された１表示ライン分（１０２４ビット
分）の映像データをパラレル形式の映像データに復元す
るための、１２８ビットパラレル出力ができるパラレル
変換回路１１（２１，…，８１）を設けておく。
【００２８】タイミング制御回路２２６は、パーソナル
コンピュータ等の外部機器から入力される同期クロック
ＣＬＯＣＫ、水平同期信号ＨＳＹＮＣ及び垂直同期信号
ＶＳＹＮＣに基づいて、第１ラインメモリ２２２へのデ
ータの読み書きのタイミングの制御、第１ラインメモリ
２２２の切り替え、シリアル変換回路５０１（５０２，
…，５０８）の制御、ドライバの制御などを行う。
コンピュータ等の外部機器から入力される同期クロック
ＣＬＯＣＫ、水平同期信号ＨＳＹＮＣ及び垂直同期信号
ＶＳＹＮＣに基づいて、第１ラインメモリ２２２へのデ
ータの読み書きのタイミングの制御、第１ラインメモリ
２２２の切り替え、シリアル変換回路５０１（５０２，
…，５０８）の制御、ドライバの制御などを行う。
【００２９】本実施形態の動作を図３のタイミング図を
用いて説明する。図３は、図１の液晶表示装置１０の動
作を説明するためのタイミングチャートである。
用いて説明する。図３は、図１の液晶表示装置１０の動
作を説明するためのタイミングチャートである。
【００３０】本実施形態では、映像データは８ビットで
あり、図中の映像データＤＡＴＡ１は１ドット目の映像
データ、映像データＤＡＴＡ２は２ドット目の映像デー
タを意味する。映像データは、映像データＤＡＴＡ１０
２４まで用意されている。
あり、図中の映像データＤＡＴＡ１は１ドット目の映像
データ、映像データＤＡＴＡ２は２ドット目の映像デー
タを意味する。映像データは、映像データＤＡＴＡ１０
２４まで用意されている。
【００３１】映像データは、８ビットパラレル形式の映
像データ（ＢＩＴ１，…，ＢＩＴ８）として、映像デー
タＤＡＴＡ１、映像データＤＡＴＡ２，…、映像データ
ＤＡＴＡ１０２４の順で信号処理回路２０に入力され、
第１ラインメモリ２２２のメモリ領域１／８，…，８／
８に順次書き込まれる。
像データ（ＢＩＴ１，…，ＢＩＴ８）として、映像デー
タＤＡＴＡ１、映像データＤＡＴＡ２，…、映像データ
ＤＡＴＡ１０２４の順で信号処理回路２０に入力され、
第１ラインメモリ２２２のメモリ領域１／８，…，８／
８に順次書き込まれる。
【００３２】信号処理回路２０は、メモリ領域８／８ま
で映像データを第１ラインメモリ２２２に書き込み終わ
った後、次の表示ライン分（１０２４ドット分）の映像
データを、第２ラインメモリ２２４のメモリ領域１／
８’から順次書き込んでいく。
で映像データを第１ラインメモリ２２２に書き込み終わ
った後、次の表示ライン分（１０２４ドット分）の映像
データを、第２ラインメモリ２２４のメモリ領域１／
８’から順次書き込んでいく。
【００３３】第１ラインメモリ２２２のメモリ領域１／
８に接続するシリアル変換回路５０１は、映像データＤ
ＡＴＡ１のＢＩＴ１〜ＢＩＴ８、映像データＤＡＴＡ２
のＢＩＴ１〜ＢＩＴ８，…、映像データＤＡＴＡ１２８
のＢＩＴ１〜ＢＩＴ８の順に、映像データをソースドラ
イバ１に出力する。第１ラインメモリ２２２のメモリ領
域２／８に接続するシリアル変換回路５０２は、映像デ
ータＤＡＴＡ１２９のＢＩＴ１〜ＢＩＴ８、映像データ
ＤＡＴＡ１３０のＢＩＴ１〜ＢＩＴ８，…、映像データ
ＤＡＴＡ２５６のＢＩＴ１〜ＢＩＴ８の順に、映像デー
タをソースドライバ２に出力する。同様に、第１ライン
メモリ２２２のメモリ領域８／８に接続するシリアル変
換回路５０８は、映像データＤＡＴＡ８９７のＢＩＴ１
〜ＢＩＴ８、映像データＤＡＴＡ８９８のＢＩＴ１〜Ｂ
ＩＴ８，…、映像データＤＡＴＡ１０２４のＢＩＴ１〜
ＢＩＴ８の順に、映像データをソースドライバ８に出力
する。
８に接続するシリアル変換回路５０１は、映像データＤ
ＡＴＡ１のＢＩＴ１〜ＢＩＴ８、映像データＤＡＴＡ２
のＢＩＴ１〜ＢＩＴ８，…、映像データＤＡＴＡ１２８
のＢＩＴ１〜ＢＩＴ８の順に、映像データをソースドラ
イバ１に出力する。第１ラインメモリ２２２のメモリ領
域２／８に接続するシリアル変換回路５０２は、映像デ
ータＤＡＴＡ１２９のＢＩＴ１〜ＢＩＴ８、映像データ
ＤＡＴＡ１３０のＢＩＴ１〜ＢＩＴ８，…、映像データ
ＤＡＴＡ２５６のＢＩＴ１〜ＢＩＴ８の順に、映像デー
タをソースドライバ２に出力する。同様に、第１ライン
メモリ２２２のメモリ領域８／８に接続するシリアル変
換回路５０８は、映像データＤＡＴＡ８９７のＢＩＴ１
〜ＢＩＴ８、映像データＤＡＴＡ８９８のＢＩＴ１〜Ｂ
ＩＴ８，…、映像データＤＡＴＡ１０２４のＢＩＴ１〜
ＢＩＴ８の順に、映像データをソースドライバ８に出力
する。
【００３４】第２ラインメモリ２２４のメモリ領域１／
８’に接続するシリアル変換回路５０１は、映像データ
ＤＡＴＡ１のＢＩＴ１〜ＢＩＴ８、映像データＤＡＴＡ
２のＢＩＴ１〜ＢＩＴ８，…、映像データＤＡＴＡ１２
８のＢＩＴ１〜ＢＩＴ８の順に、映像データをソースド
ライバ１に出力する。一方、第２ラインメモリ２２４の
メモリ領域２／８’に接続するシリアル変換回路５０２
は、映像データＤＡＴＡ１２９のＢＩＴ１〜ＢＩＴ８、
映像データＤＡＴＡ１３０のＢＩＴ１〜ＢＩＴ８，…、
映像データＤＡＴＡ２５６のＢＩＴ１〜ＢＩＴ８の順
に、映像データをソースドライバ２に出力する。同様
に、第２ラインメモリ２２４のメモリ領域８／８’に接
続するシリアル変換回路５０８は、映像データＤＡＴＡ
８９７のＢＩＴ１〜ＢＩＴ８、映像データＤＡＴＡ８９
８のＢＩＴ１〜ＢＩＴ８，…、映像データＤＡＴＡ１０
２４のＢＩＴ１〜ＢＩＴ８の順に、映像データをソース
ドライバ８に出力する。
８’に接続するシリアル変換回路５０１は、映像データ
ＤＡＴＡ１のＢＩＴ１〜ＢＩＴ８、映像データＤＡＴＡ
２のＢＩＴ１〜ＢＩＴ８，…、映像データＤＡＴＡ１２
８のＢＩＴ１〜ＢＩＴ８の順に、映像データをソースド
ライバ１に出力する。一方、第２ラインメモリ２２４の
メモリ領域２／８’に接続するシリアル変換回路５０２
は、映像データＤＡＴＡ１２９のＢＩＴ１〜ＢＩＴ８、
映像データＤＡＴＡ１３０のＢＩＴ１〜ＢＩＴ８，…、
映像データＤＡＴＡ２５６のＢＩＴ１〜ＢＩＴ８の順
に、映像データをソースドライバ２に出力する。同様
に、第２ラインメモリ２２４のメモリ領域８／８’に接
続するシリアル変換回路５０８は、映像データＤＡＴＡ
８９７のＢＩＴ１〜ＢＩＴ８、映像データＤＡＴＡ８９
８のＢＩＴ１〜ＢＩＴ８，…、映像データＤＡＴＡ１０
２４のＢＩＴ１〜ＢＩＴ８の順に、映像データをソース
ドライバ８に出力する。
【００３５】なお、本実施形態においては映像データの
出力順、ビットの最下位ビットＬＳＢ、最上位ビットＭ
ＳＢの順を制限されるものではない。
出力順、ビットの最下位ビットＬＳＢ、最上位ビットＭ
ＳＢの順を制限されるものではない。
【００３６】シリアル変換回路５０１で映像データＳＤ
ＡＴＡ１にシリアル変換し、順次ソースドライバ１にシ
リアル転送し、ソースドライバ１内部のパラレル変換回
路１１で８ビットの１ドット分の映像データに復元し、
１２８ドット分（出力１〜出力１２８）の映像データを
それぞれの出力に割り当てる。また、シリアル変換回路
５０２で映像データＳＤＡＴＡ２にシリアル変換し、順
次ソースドライバ２にシリアル転送し、ソースドライバ
２内部のパラレル変換回路２１で１２８ドット分（出力
１２９〜出力２５５）の映像データをパラレル形式の映
像データに復元する。同様に、シリアル変換回路５０８
で映像データＳＤＡＴＡ８にシリアル変換し、順次ソー
スドライバ８にシリアル転送し、ソースドライバ８内部
のパラレル変換回路８１で１２８ドット分（出力８９７
〜出力１０２４）の映像データをパラレル形式の映像デ
ータに復元する。
ＡＴＡ１にシリアル変換し、順次ソースドライバ１にシ
リアル転送し、ソースドライバ１内部のパラレル変換回
路１１で８ビットの１ドット分の映像データに復元し、
１２８ドット分（出力１〜出力１２８）の映像データを
それぞれの出力に割り当てる。また、シリアル変換回路
５０２で映像データＳＤＡＴＡ２にシリアル変換し、順
次ソースドライバ２にシリアル転送し、ソースドライバ
２内部のパラレル変換回路２１で１２８ドット分（出力
１２９〜出力２５５）の映像データをパラレル形式の映
像データに復元する。同様に、シリアル変換回路５０８
で映像データＳＤＡＴＡ８にシリアル変換し、順次ソー
スドライバ８にシリアル転送し、ソースドライバ８内部
のパラレル変換回路８１で１２８ドット分（出力８９７
〜出力１０２４）の映像データをパラレル形式の映像デ
ータに復元する。
【００３７】信号処理回路２０は、以後、次の表示ライ
ン以降も第１ラインメモリ２２２のメモリ領域１／８〜
８／８（８ビット構成）と第２ラインメモリ２２４のメ
モリ領域１／８’〜８／８’（８ビット構成）を交互に
切り替えながら上記と同様の処理を実行して、各ソース
ドライバ１（２，…，８）への映像データのシリアル転
送を行う。
ン以降も第１ラインメモリ２２２のメモリ領域１／８〜
８／８（８ビット構成）と第２ラインメモリ２２４のメ
モリ領域１／８’〜８／８’（８ビット構成）を交互に
切り替えながら上記と同様の処理を実行して、各ソース
ドライバ１（２，…，８）への映像データのシリアル転
送を行う。
【００３８】図７は、従来の液晶表示装置を説明するた
めの機能ブロック図であり、図４は、図７の液晶表示装
置における信号処理回路及びソースドライバの接続形態
を示す回路図であり、図５は、図７の液晶表示装置にお
ける各ソースドライバの一配線形態を示す回路図であ
る。
めの機能ブロック図であり、図４は、図７の液晶表示装
置における信号処理回路及びソースドライバの接続形態
を示す回路図であり、図５は、図７の液晶表示装置にお
ける各ソースドライバの一配線形態を示す回路図であ
る。
【００３９】図７に示す従来の液晶表示装置は、図４，
５に示すように、ソースドライバ１（２，…，８）の各
々の入力に４８ピン接続する必要があるため、信号処理
回路から一番最後のソースドライバまで４８本の映像デ
ータの配線が必要となる。
５に示すように、ソースドライバ１（２，…，８）の各
々の入力に４８ピン接続する必要があるため、信号処理
回路から一番最後のソースドライバまで４８本の映像デ
ータの配線が必要となる。
【００４０】図６は、図１の液晶表示装置１０における
各ソースドライバ１（２，…，８）の一配線形態を示す
回路図である。本実施形態の液晶表示装置１０では、図
６に示すように、信号処理回路２０からは４８本の映像
データの配線が出ているものの、ソースドライバ１
（２，…，８）を通る毎に６本ずつ配線が減るため、結
果として、配線の長さが半分になる。さらに、図には示
さないが、ソースドライバ４とソースドライバ６との間
に信号処理回路２０がくるように配置すれば、液晶表示
装置１０の全体の配線の長さが、さらに半分になり、図
７に示す従来の液晶表示装置の構成に比べて、おおよそ
１／４の長さの配線量で済むことになり、配線量の削減
を図ることができる。
各ソースドライバ１（２，…，８）の一配線形態を示す
回路図である。本実施形態の液晶表示装置１０では、図
６に示すように、信号処理回路２０からは４８本の映像
データの配線が出ているものの、ソースドライバ１
（２，…，８）を通る毎に６本ずつ配線が減るため、結
果として、配線の長さが半分になる。さらに、図には示
さないが、ソースドライバ４とソースドライバ６との間
に信号処理回路２０がくるように配置すれば、液晶表示
装置１０の全体の配線の長さが、さらに半分になり、図
７に示す従来の液晶表示装置の構成に比べて、おおよそ
１／４の長さの配線量で済むことになり、配線量の削減
を図ることができる。
【００４１】このように、映像データのような高周波の
信号が通る配線が少なくなることにより、ＥＭＩ（電磁
妨害：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆ
ｅｒｅｎｃｅ）のような不要電磁放射を抑えることも容
易になる。また、信号処理回路２０とソースドライバ１
（２，…，８）の間の配線が１対１で結ばれることから
も、他のソースドライバへの影響を考えずにＥＭＩの対
策を施すことが可能となる。また、図７に示す従来の液
晶表示装置のような構成では、最後のソースドライバを
除いて、図５に示すようにすべてのソースドライバへの
配線に少なくとも４７個の信号の交差が発生する。すな
わち、従来の液晶表示装置には、実際の液晶表示装置の
プリント基板上に、ソースドライバ各々に対応した４７
個のスルーホールを用意する必要が発生するという問題
点があり、その結果、プリント基板の面積を小さくする
ことが難しくなるといった問題点があり、スルーホール
に起因するＥＭＩの増加などの問題点があるが、本実施
形態ではこれらの問題点も改善できる。
信号が通る配線が少なくなることにより、ＥＭＩ（電磁
妨害：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆ
ｅｒｅｎｃｅ）のような不要電磁放射を抑えることも容
易になる。また、信号処理回路２０とソースドライバ１
（２，…，８）の間の配線が１対１で結ばれることから
も、他のソースドライバへの影響を考えずにＥＭＩの対
策を施すことが可能となる。また、図７に示す従来の液
晶表示装置のような構成では、最後のソースドライバを
除いて、図５に示すようにすべてのソースドライバへの
配線に少なくとも４７個の信号の交差が発生する。すな
わち、従来の液晶表示装置には、実際の液晶表示装置の
プリント基板上に、ソースドライバ各々に対応した４７
個のスルーホールを用意する必要が発生するという問題
点があり、その結果、プリント基板の面積を小さくする
ことが難しくなるといった問題点があり、スルーホール
に起因するＥＭＩの増加などの問題点があるが、本実施
形態ではこれらの問題点も改善できる。
【００４２】図８は、図７の液晶表示装置の動作を説明
するためのタイミングチャートである。従来の液晶表示
装置では図８に示すようなパラレル形式の映像データを
用いた表示動作を実行するため、ソースドライバの入力
端子が４８本必要となるが、本実施形態ではソースドラ
イバの入力端子の本数をシリアル変換に応じて削減でき
（例えば、本実施形態（図１）の構成の場合は６本で済
む）、その結果、入力端子の接続性の確保、及びソース
ドライバ１（２，…，８）の小型化等を実現できる。
するためのタイミングチャートである。従来の液晶表示
装置では図８に示すようなパラレル形式の映像データを
用いた表示動作を実行するため、ソースドライバの入力
端子が４８本必要となるが、本実施形態ではソースドラ
イバの入力端子の本数をシリアル変換に応じて削減でき
（例えば、本実施形態（図１）の構成の場合は６本で済
む）、その結果、入力端子の接続性の確保、及びソース
ドライバ１（２，…，８）の小型化等を実現できる。
【００４３】以上本実施形態を要約すれば、少なくとも
表示２ライン分の映像データを記憶できる量のラインメ
モリ２２２，２２４とシリアル変換回路５０１，…，５
０８を信号処理回路２０に設け、信号処理回路２０で受
けた１表示ライン分（１０２４ビット分）の映像データ
をソースドライバの数（＝８）に分割し、分割した映像
データの各々を対応するソースドライバ１（２，…，
８）へシリアル形式の前記映像データに変換してシリア
ル転送し、シリアル形式の前記映像データに変換されて
シリアル転送されてきた映像データをソースドライバ１
（２，…，８）の各々を用いてパラレル形式の映像デー
タに復元して液晶パネル３０に２５６ビット単位で８分
割してパラレル転送させる。これにより、ソースドライ
バ１（２，…，８）の位置が液晶パネル３０の大きさに
より必然的に決まるような表示装置（特に液晶表示装置
１０）において、信号処理回路２０とソースドライバ１
（２，…，８）との間を結ぶ配線の長さを液晶表示装置
１０全体で見て従来（図１０：総配線長≒８Ｌ）のおお
よそ１／２（図１１：総配線長≒４Ｌ）〜１／４（図１
２：総配線長≒２．２９Ｌ）程度に削減することができ
る。
表示２ライン分の映像データを記憶できる量のラインメ
モリ２２２，２２４とシリアル変換回路５０１，…，５
０８を信号処理回路２０に設け、信号処理回路２０で受
けた１表示ライン分（１０２４ビット分）の映像データ
をソースドライバの数（＝８）に分割し、分割した映像
データの各々を対応するソースドライバ１（２，…，
８）へシリアル形式の前記映像データに変換してシリア
ル転送し、シリアル形式の前記映像データに変換されて
シリアル転送されてきた映像データをソースドライバ１
（２，…，８）の各々を用いてパラレル形式の映像デー
タに復元して液晶パネル３０に２５６ビット単位で８分
割してパラレル転送させる。これにより、ソースドライ
バ１（２，…，８）の位置が液晶パネル３０の大きさに
より必然的に決まるような表示装置（特に液晶表示装置
１０）において、信号処理回路２０とソースドライバ１
（２，…，８）との間を結ぶ配線の長さを液晶表示装置
１０全体で見て従来（図１０：総配線長≒８Ｌ）のおお
よそ１／２（図１１：総配線長≒４Ｌ）〜１／４（図１
２：総配線長≒２．２９Ｌ）程度に削減することができ
る。
【００４４】なお、本実施の形態においては、本発明は
液晶表示装置に限定されず、本発明を適用する上で好適
なプラズマディスプレイ、ＥＬディスプレイ、ＬＥＤデ
ィスプレイ、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ
Ｄｉｓｐｌａｙ）等のソースドライバの位置が液晶パネ
ルの大きさにより必然的に決まるようなフラットパネル
ディスプレイに適用することができる。また、上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
液晶表示装置に限定されず、本発明を適用する上で好適
なプラズマディスプレイ、ＥＬディスプレイ、ＬＥＤデ
ィスプレイ、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ
Ｄｉｓｐｌａｙ）等のソースドライバの位置が液晶パネ
ルの大きさにより必然的に決まるようなフラットパネル
ディスプレイに適用することができる。また、上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００４５】
【発明の効果】本発明は、ソースドライバの位置がフラ
ットパネルディスプレイ（液晶パネル）の大きさにより
必然的に決まるような表示装置（特に液晶表示装置）に
おいて、信号処理回路とソースドライバとの間を結ぶ配
線の長さを液晶表示装置全体で見て従来のおおよそ１／
２〜１／４程度に削減することができる。
ットパネルディスプレイ（液晶パネル）の大きさにより
必然的に決まるような表示装置（特に液晶表示装置）に
おいて、信号処理回路とソースドライバとの間を結ぶ配
線の長さを液晶表示装置全体で見て従来のおおよそ１／
２〜１／４程度に削減することができる。
【００４６】さらに、映像データのような高周波の信号
が通る配線が少なくなることにより、ＥＭＩ（電磁妨
害：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅ
ｒｅｎｃｅ）のような不要電磁放射を抑えることも容易
になる。また、信号処理回路とソースドライバの間の配
線が１対１で結ばれることから、他のソースドライバへ
の影響を考えずにＥＭＩの対策を施すことが可能とな
る。また、液晶表示装置のプリント基板上に、ソースド
ライバ各々に対応した多数のスルーホールを用意する必
要がなくなる。その結果、プリント基板の面積を小さく
することが可能となり、スルーホールに起因するＥＭＩ
の増加を回避でき、耐電磁妨害特性の向上を図ることが
できる。
が通る配線が少なくなることにより、ＥＭＩ（電磁妨
害：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅ
ｒｅｎｃｅ）のような不要電磁放射を抑えることも容易
になる。また、信号処理回路とソースドライバの間の配
線が１対１で結ばれることから、他のソースドライバへ
の影響を考えずにＥＭＩの対策を施すことが可能とな
る。また、液晶表示装置のプリント基板上に、ソースド
ライバ各々に対応した多数のスルーホールを用意する必
要がなくなる。その結果、プリント基板の面積を小さく
することが可能となり、スルーホールに起因するＥＭＩ
の増加を回避でき、耐電磁妨害特性の向上を図ることが
できる。
【図１】本発明の液晶表示装置を実行する液晶表示装置
の一実施形態を説明するための機能ブロック図である。
の一実施形態を説明するための機能ブロック図である。
【図２】図１の液晶表示装置における信号処理回路及び
ソースドライバの一接続形態を示す回路図である。
ソースドライバの一接続形態を示す回路図である。
【図３】図１の液晶表示装置の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図４】図７の液晶表示装置における信号処理回路及び
ソースドライバの接続形態を示す回路図である。
ソースドライバの接続形態を示す回路図である。
【図５】図７の液晶表示装置における各ソースドライバ
の一配線形態を示す回路図である。
の一配線形態を示す回路図である。
【図６】図１の液晶表示装置における各ソースドライバ
の一配線形態を示す回路図である。
の一配線形態を示す回路図である。
【図７】従来の液晶表示装置を説明するための機能ブロ
ック図である。
ック図である。
【図８】図７の液晶表示装置の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図９】図１の液晶表示装置におけるソースドライバの
一形態を示すブロック図である。
一形態を示すブロック図である。
【図１０】液晶表示装置に従来の方法でのソースドライ
バへの配線形態を示す図である。
バへの配線形態を示す図である。
【図１１】本発明におけるソースドライバへの一配線形
態を示す図である。
態を示す図である。
【図１２】本発明におけるソースドライバへの一配線形
態を示す図である。
態を示す図である。
１，…，８…ソースドライバ １０…液晶表示装置 １１，２１，…，８１…パラレル変換回路 ２０…信号処理回路 ２２２…第１ラインメモリ ２２４…第２ラインメモリ ２２６…タイミング制御回路 ３０…表示手段（液晶パネル） ４０２，…，４０８…ゲートドライバ ５０１，…，５０８…シリアル変換回路 ＣＬＯＣＫ…同期クロック ＧＳＰ…ゲートドライバ用スタートパルス ＧＣＬＫ…ゲートドライバ用クロック ＨＳＹＮＣ…水平同期信号 ＳＣＬＫ…ソースドライバ用クロック ＳＤＡＴＡ１…ソースドライバ１用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ２…ソースドライバ２用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ３…ソースドライバ３用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ４…ソースドライバ４用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ５…ソースドライバ５用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ６…ソースドライバ６用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ７…ソースドライバ７用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ８…ソースドライバ８用映像データ（シリア
ル形式の前記映像データ） ＳＳＰ…ソースドライバ用スタートパルス ＶＳＹＮＣ…垂直同期信号
ル形式の前記映像データ） ＳＤＡＴＡ２…ソースドライバ２用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ３…ソースドライバ３用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ４…ソースドライバ４用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ５…ソースドライバ５用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ６…ソースドライバ６用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ７…ソースドライバ７用映像データ（シリア
ル形式の前記映像データ） ＳＤＡＴＡ８…ソースドライバ８用映像データ（シリア
ル形式の前記映像データ） ＳＳＰ…ソースドライバ用スタートパルス ＶＳＹＮＣ…垂直同期信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36
Claims (6)
- 【請求項１】 外部機器から入力された１ドットがＮビ
ット（Ｎは２以上の整数）で構成される映像データを表
示する液晶表示装置であって、 前記映像データの１表示ライン分を、表示手段を駆動す
るソースドライバの数に応じて分割する手段と、 当該分割ブロック毎の映像データをドットごとにＮビッ
トパラレル形式でシリアルに読み出し、更にドットごと
にパラレル形式のデータをシリアル形式に変換する手段
と、 当該分割ブロックと当該ソースドライバとを１対１で対
応させた状態で当該シリアル変換された映像データのシ
リアル転送を実行する手段と、 当該ソースドライバ毎に前記シリアル転送されてきたシ
リアル形式の前記映像データをドットごとにＮビットに
パラレル変換してパラレル形式の映像データを生成する
手段と、 前記ソースドライバの各々からの当該Ｎビットパラレル
形式の映像データを前記ソースドライバの配列に応じて
組み合わせて１表示ライン分の映像データを復元する手
段と、 前記復元された１表示ライン分の映像データを前記表示
手段にＮビットパラレル転送して表示する手段とを有す
ることを特徴とする液晶表示装置。 - 【請求項２】 外部機器から入力された１ドットがＮビ
ット（Ｎは２以上の整数）で構成される映像データを表
示する液晶表示装置であって、 前記映像データの１表示ライン分を、表示手段を駆動す
るソースドライバの数に応じて分割し、当該分割ブロッ
ク毎の映像データをドットごとにＮビットパラレル形式
でシリアルに読み出し、更にドットごとにパラレル形式
のデータをシリアル変換するとともに、当該分割ブロッ
クと当該ソースドライバとを１対１で対応させた状態で
当該シリアル変換された映像データのシリアル転送を実
行する信号処理回路を有し、 前記信号処理回路に並列に接続され、各々が自己に前記
シリアル転送されてきたシリアル形式の前記映像データ
をドットごとにＮビットにパラレル変換してパラレル形
式の映像データを生成する複数の前記ソースドライバ
と、 前記ソースドライバの各々からの当該Ｎビットパラレル
形式の映像データを前記ソースドライバの配列に応じて
組み合わせて前記１表示ライン分の映像データを復元す
るとともに、当該復元された１表示ライン分の映像デー
タを前記表示手段にパラレル転送して表示する前記表示
手段とを有することを特徴とする液晶表示装置。 - 【請求項３】 前記信号処理回路は、 前記映像データの１表示ライン分を、前記表示手段を駆
動する前記ソースドライバの数に応じた前記分割ブロッ
ク数に分割して記憶する複数のラインメモリを有するこ
とを特徴とする請求項２に記載の液晶表示装置。 - 【請求項４】 前記信号処理回路は、 前記分割ブロックに１対１に対応して設けられ、前記ラ
インメモリの各々に記憶されている前記分割ブロック毎
の映像データを、当該分割ブロックに対応させてシリア
ル形式の前記映像データにシリアル変換するシリアル変
換回路を有することを特徴とする請求項３に記載の液晶
表示装置。 - 【請求項５】 前記シリアル変換回路は、 前記分割ブロックと当該ソースドライバとを１対１で対
応させた状態で当該シリアル変換された映像データのシ
リアル転送を実行することを特徴とする請求項４に記載
の液晶表示装置。 - 【請求項６】 前記ソースドライバの各々は、 前記シリアル変換回路に１対１に対応して接続され、当
該ソースドライバ毎に前記シリアル転送されてきたシリ
アル形式の前記映像データをドットごとにＮビットのパ
ラレル形式に変換するパラレル変換回路を有することを
特徴とする請求項１又は２に記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34485598A JP3266119B2 (ja) | 1998-11-19 | 1998-11-19 | 液晶表示装置及び映像データ転送方法 |
| US09/442,455 US6407730B1 (en) | 1998-11-19 | 1999-11-18 | Liquid crystal display device and method for transferring image data |
| TW088120125A TW521232B (en) | 1998-11-19 | 1999-11-18 | Liquid crystal display device and method for transferring image data |
| KR1019990051548A KR100313210B1 (ko) | 1998-11-19 | 1999-11-19 | 액정 표시 장치 및 영상 데이타 전송 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34485598A JP3266119B2 (ja) | 1998-11-19 | 1998-11-19 | 液晶表示装置及び映像データ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000155552A JP2000155552A (ja) | 2000-06-06 |
| JP3266119B2 true JP3266119B2 (ja) | 2002-03-18 |
Family
ID=18372516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34485598A Expired - Lifetime JP3266119B2 (ja) | 1998-11-19 | 1998-11-19 | 液晶表示装置及び映像データ転送方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6407730B1 (ja) |
| JP (1) | JP3266119B2 (ja) |
| KR (1) | KR100313210B1 (ja) |
| TW (1) | TW521232B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3508837B2 (ja) * | 1999-12-10 | 2004-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法 |
| US6606080B2 (en) * | 1999-12-24 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and electronic equipment |
| US7012576B2 (en) * | 1999-12-29 | 2006-03-14 | Intel Corporation | Intelligent display interface |
| JP3835113B2 (ja) * | 2000-04-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器 |
| GB0014074D0 (en) * | 2000-06-10 | 2000-08-02 | Koninkl Philips Electronics Nv | Active matrix array devices |
| JP2002202760A (ja) * | 2000-12-27 | 2002-07-19 | Nec Corp | 液晶表示装置の駆動方法及び駆動回路 |
| JP2003066911A (ja) * | 2001-08-22 | 2003-03-05 | Fujitsu Display Technologies Corp | 表示装置および表示方法 |
| JP2004046066A (ja) * | 2002-05-17 | 2004-02-12 | Sharp Corp | 信号出力装置および表示装置 |
| JP2006154835A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | 最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法。 |
| KR100604919B1 (ko) * | 2004-12-01 | 2006-07-28 | 삼성전자주식회사 | 디스플레이 장치 |
| KR100612504B1 (ko) * | 2005-03-03 | 2006-08-14 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| KR101222949B1 (ko) * | 2005-09-06 | 2013-01-17 | 엘지디스플레이 주식회사 | 액정표시장치의 구동회로 및 이의 구동방법 |
| KR100780943B1 (ko) | 2005-09-21 | 2007-12-03 | 삼성전자주식회사 | 디스플레이용 구동 집적회로 및 디스플레이 구동방법 |
| JP5041590B2 (ja) * | 2007-07-09 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 平面表示装置、データ処理方法 |
| JP2009168947A (ja) * | 2008-01-11 | 2009-07-30 | Oki Semiconductor Co Ltd | 表示駆動回路および方法 |
| JP4972581B2 (ja) * | 2008-02-26 | 2012-07-11 | シャープ株式会社 | 映像データ伝送システムおよび映像データ伝送方法 |
| KR101580897B1 (ko) * | 2008-10-07 | 2015-12-30 | 삼성전자주식회사 | 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치 |
| JP2010096951A (ja) * | 2008-10-16 | 2010-04-30 | Sharp Corp | 映像データ伝送システムおよび映像データ伝送方法 |
| JP2012042575A (ja) | 2010-08-16 | 2012-03-01 | Renesas Electronics Corp | 表示装置、信号線ドライバ、及び、データ転送方法 |
| GB2490093A (en) * | 2011-02-18 | 2012-10-24 | Junior Paul | Demountable grips for footwear |
| TWI470611B (zh) * | 2012-08-31 | 2015-01-21 | Au Optronics Corp | 電泳顯示系統 |
| KR102670339B1 (ko) * | 2016-11-29 | 2024-05-29 | 엘지디스플레이 주식회사 | 소스 드라이버 집적회로, 표시장치 및 그 데이터 처리방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214760A (en) * | 1988-08-26 | 1993-05-25 | Tektronix, Inc. | Adaptable multiple port data buffer |
| US5192945A (en) * | 1988-11-05 | 1993-03-09 | Sharp Kabushiki Kaisha | Device and method for driving a liquid crystal panel |
| JPH03203775A (ja) | 1989-12-29 | 1991-09-05 | Sharp Corp | 表示装置の駆動回路 |
| JPH0511724A (ja) * | 1991-07-05 | 1993-01-22 | Hitachi Ltd | 液晶表示装置の駆動回路 |
| JPH0645508A (ja) | 1992-03-04 | 1994-02-18 | Nec Corp | 半導体駆動回路を内蔵した蛍光表示パネル |
| JPH05297824A (ja) * | 1992-04-23 | 1993-11-12 | Ibiden Co Ltd | Ｌｅｄ表示器およびその点灯方法 |
| JPH06148665A (ja) | 1992-10-30 | 1994-05-27 | Kyocera Corp | 液晶表示装置 |
| JPH07140930A (ja) * | 1993-11-16 | 1995-06-02 | Toshiba Corp | 表示装置用コントローラ、それを用いた表示装置およびそれを用いた表示システム |
| JPH07199864A (ja) | 1993-12-28 | 1995-08-04 | Sharp Corp | 表示装置 |
| JPH0990911A (ja) * | 1995-09-26 | 1997-04-04 | Fujitsu Ltd | 液晶表示装置 |
| JP2792490B2 (ja) * | 1995-12-20 | 1998-09-03 | 日本電気株式会社 | 液晶表示装置用駆動回路のサンプルホールド回路 |
| JPH10105107A (ja) * | 1996-09-30 | 1998-04-24 | Toshiba Corp | フラットパネル表示装置 |
| US5841431A (en) * | 1996-11-15 | 1998-11-24 | Intel Corporation | Application of split- and dual-screen LCD panel design in cellular phones |
| JP3576382B2 (ja) * | 1997-10-31 | 2004-10-13 | シャープ株式会社 | インターフェース回路及び液晶駆動回路 |
-
1998
- 1998-11-19 JP JP34485598A patent/JP3266119B2/ja not_active Expired - Lifetime
-
1999
- 1999-11-18 TW TW088120125A patent/TW521232B/zh not_active IP Right Cessation
- 1999-11-18 US US09/442,455 patent/US6407730B1/en not_active Expired - Lifetime
- 1999-11-19 KR KR1019990051548A patent/KR100313210B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW521232B (en) | 2003-02-21 |
| KR100313210B1 (ko) | 2001-11-07 |
| US6407730B1 (en) | 2002-06-18 |
| KR20000035585A (ko) | 2000-06-26 |
| JP2000155552A (ja) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3266119B2 (ja) | 液晶表示装置及び映像データ転送方法 | |
| EP0740285B1 (en) | Data transfer method for a display driving circuit | |
| US7075505B2 (en) | Liquid crystal display device, liquid crystal controller and video signal transmission method | |
| TWI431582B (zh) | 顯示裝置與驅動器電路 | |
| US7283132B2 (en) | Display panel driver | |
| JP2002311913A (ja) | 液晶表示装置及び制御回路 | |
| US10580345B2 (en) | Display driver and display panel module | |
| KR20050106715A (ko) | 칼럼 드라이버 및 이를 갖는 평판 표시 장치 | |
| US7724225B2 (en) | Display panel for liquid crystal display | |
| KR100435114B1 (ko) | 액정디스플레이장치 | |
| US7158128B2 (en) | Drive unit and display module including same | |
| US20020130974A1 (en) | Signal processing circuit and signal processing method of digital display | |
| JPH08278479A (ja) | 表示信号インターフェース方式 | |
| JP2002099269A (ja) | 表示システム及び情報処理装置 | |
| JP2004184550A (ja) | 走査駆動用集積回路 | |
| JP3243178B2 (ja) | データ転送方式並びに同方式を使用した表示装置 | |
| JPH0695067A (ja) | 液晶表示装置 | |
| JPH09127908A (ja) | 表示信号インターフェース方式 | |
| JP2000020036A (ja) | マトリクス駆動型画像表示装置 | |
| JPS60134292A (ja) | 液晶駆動装置とそれを用いた液晶表示装置 | |
| KR100764048B1 (ko) | 전자기 장애를 저감한 액정 구동 장치 | |
| JP2002258809A (ja) | 半導体集積回路及び画像表示装置 | |
| JPS5978395A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JP2007156425A (ja) | 二地点間伝送技術を用いた表示装置 | |
| JP2002221929A (ja) | フラットパネル表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |