KR20050106715A - 칼럼 드라이버 및 이를 갖는 평판 표시 장치 - Google Patents

칼럼 드라이버 및 이를 갖는 평판 표시 장치 Download PDF

Info

Publication number
KR20050106715A
KR20050106715A KR1020040031733A KR20040031733A KR20050106715A KR 20050106715 A KR20050106715 A KR 20050106715A KR 1020040031733 A KR1020040031733 A KR 1020040031733A KR 20040031733 A KR20040031733 A KR 20040031733A KR 20050106715 A KR20050106715 A KR 20050106715A
Authority
KR
South Korea
Prior art keywords
signal
data
control signal
load
column driver
Prior art date
Application number
KR1020040031733A
Other languages
English (en)
Other versions
KR101090248B1 (ko
Inventor
권수현
이승우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040031733A priority Critical patent/KR101090248B1/ko
Priority to TW094111502A priority patent/TWI404008B/zh
Priority to JP2005119115A priority patent/JP4880916B2/ja
Priority to EP05252651A priority patent/EP1594112A3/en
Priority to US11/120,530 priority patent/US7817132B2/en
Priority to CN2008101276297A priority patent/CN101303826B/zh
Priority to CNB2005100683555A priority patent/CN100483489C/zh
Publication of KR20050106715A publication Critical patent/KR20050106715A/ko
Application granted granted Critical
Publication of KR101090248B1 publication Critical patent/KR101090248B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

평판 표시 장치는 복수의 게이트 라인, 복수의 데이터 라인 및 상기 복수의 게이트 라인과 복수의 데이터 라인의 교차 지점에 구비되어 있는 복수의 스위칭 소자를 갖는 평판 패널, 외부로부터 입력되는 디지털 화상 데이터 및 제어 신호를 합성하여 상기 합성 신호 및 게이트 신호를 출력하는 타이밍 제어부, 상기 합성 신호에 따라 대응하는 아날로그 데이터 전압을 상기 데이터 라인 각각에 출력하는 칼럼 드라이버, 그리고 상기 게이트 신호를 상기 복수의 게이트 라인 각각에 출력하는 게이트 드라이버를 포함한다.

Description

칼럼 드라이버 및 이를 갖는 평판 표시 장치 {Column Driver and flat panel device having the same}
본 발명은 칼럼 드라이버 및 이를 갖는 평판 표시 장치에 관한 것이다.
일반적으로, 평판 표시 장치는 호스트(host) 컴퓨터로부터 공급되는 디지털 화상 데이터를 각각에 대응하는 아날로그 데이터 전압으로 변환시켜, 원하는 계조(grayscale) 또는 컬러 이미지를 평판 패널 상에 표시한다.
도 1은 일반적인 평판 표시 장치의 블록도이다.
도 1을 참조하면, 평판 표시 장치(1000)는, 평판 패널(1100), 칼럼 드라이버(1200), 게이트 드라이버(1300) 및 타이밍 제어부(1400)를 포함한다.
상기 평판 패널(1100)은, 예를 들면 XGA 해상도 (1024 × 768)인 경우, 1024 × 3 (RGB) = 3,072 개의 데이터 라인(도시하지 않음)과 768 개의 게이트 라인(도시하지 않음), 복수의 스위칭 소자(도시하지 않음) 및 복수의 표시 소자(도시하지 않음)를 포함한다. 이러한 구조는 일반적으로 액티브 매트릭스 구조라 한다.
상기 칼럼 드라이버(1200)는 상기 타이밍 제어부(1400)로부터 입력되는 디지털 화상 데이터를 아날로그 데이터 전압으로 변환하여, 상기 복수의 데이터 라인을 통해 상기 평판 패널(1100) 상의 각 표시 소자에 전송하며, 도 1에서는, 상기 평판 패널(1100)의 일측 상에 형성된 싱글 뱅크(bank) 구성을 가지고 있다.
상기 게이트 드라이버(1300)는 하나의 행에 구성된 표시 소자를 동시에 턴 온시킴으로써 데이터 라인 각각에 아날로그 데이터 전압이 인가되도록 한다.
상기 타이밍 제어부(1400)는 호스트 컴퓨터(도시하지 않음)로부터 디지털 화상 데이터 및 제어 신호를 수신한다. 구체적으로, 상기 타이밍 제어부(1400)는 디지털 화상 데이터 및 제어 신호를 일반적인 디지털 인터페이스 방식, 예를 들면 LVDS(low voltage differential signaling) 방식으로 수신한다.
또한, 상기 타이밍 제어부(1400)는 LVDS 수신부(1410), 타이밍 생성부(1420), 및 RSDS(reduced swing differential signaling) 송신부(1430)를 포함한다. 상기 LVDS 수신부(1410)는 외부로부터 입력되는 LVDS 방식의 디지털 화상 데이터 및 제어 신호를 수신한다. 상기 타이밍 생성부(1420)는 상기 제어 신호를 변환하여 상기 칼럼 드라이버(1200) 및 상기 게이트 드라이버(1300)에 대응하는 복수의 제어 신호를 발생시킨다. 상기 RSDS 송신부(1430)는 LVDS 방식의 디지털 화상 데이터 및 제어 신호를 RSDS 방식으로 변환하여 상기 칼럼 드라이버(1200)로 전송한다.
도 2는 일반적인 평판 표시 장치의 동작 타이밍 도이며, 도 3은 RSDS 방식의 디지털 화상 데이터의 포맷을 나타낸다,
도 2 및 도 3을 참조하면, 상기 타이밍 제어부(1400)는, 예를 들면 6 비트인 경우 RGB 각각 3 pair의 신호 배선(도시하지 않음) 및 1 pair의 클록 배선(도시하지 않음)을 통해 디지털 화상 데이터 및 제어 신호를 전송한다. 구체적으로, 3 pair × RGB = 9 pair의 신호 배선과 1 pair의 클록 배선을 통해 상기 칼럼 드라이버(1200)로 전송한다.
도 4는 일반적인 RSDS 방식의 칼럼 드라이버의 내부 블록도를 나타낸다.
도 4를 참조하면, 상기 칼럼 드라이버(1200)는 RSDS 수신부(1210), 시프트 레지스터(1220), 데이터 레지스터(1230), 데이터 래치(1240), D/A 변환기(1250) 및 출력 버퍼(1260)를 포함한다.
상기 RSDS 수신부(1210)는 상기 타이밍 제어부(1400)로부터 수신된 RSDS 방식의 디지털 화상 데이터를 수신한다. 상기 시프트 레지스터(1220)는 상기 데이터 레지스터(1230)로부터 상기 데이터 래치(1240)의 각 래치로 디지털 화상 데이터를 한 번에 로드한다. 상기 타이밍 제어부(1400)는, 상기 데이터 래치(1240)의 모든 래치가 채워질 때까지 디지털 화상 데이터를 상기 칼럼 드라이버(1200)로 로드한다. 상기 타이밍 제어부(1400)는, 전체 행의 디지털 화상 데이터가 로드될 때까지 모든 칼럼 드라이버(1200)에 디지털 화상 데이터를 로드한다. 그 다음, 상기 칼럼 드라이버(1200)는 상기 데이터 래치(1240)에 저장된 디지털 화상 데이터를 D/A 변환기(1250)로 로드한다. 상기 D/A 변환기(1250)는 상기 디지털 화상 데이터를 아날로그 데이터 전압으로 변환한다. 그 다음, 상기 출력 버퍼(1260)는 상기 아날로그 데이터 전압을 상기 평판 패널(1100)의 각 데이터 라인에 인가한다.
일반적으로, 평판 표시 장치는 복수 개의 신호 배선 및 클록 배선을 통해 디지털 화상 데이터 및 제어 신호를 전송한다. 따라서, 복수 개의 신호 배선 및 클록 배선을 통해 디지털 화상 데이터 및 제어 신호를 전송하는 경우, 전력 소모가 많이 발생하고, EMI 역시 발생하는 문제점이 있다.
이에, 본 발명의 기술적 과제는 이러한 문제점을 해결하기 위한 것으로, 배선 수를 줄임으로써 전력 소모가 적고 EMI 수준이 낮은 평판 표시 장치를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 평판 표시 장치는 복수의 게이트 라인들, 복수의 데이터 라인들, 및 상기 복수의 게이트 라인들과 복수의 데이터 라인들의 교차지점에 형성되는 복수의 스위칭 소자를 갖는 평판 패널, 외부로부터 입력되는 디지털 화상 데이터 및 제어 신호를 합성하여 상기 합성 신호 및 게이트 신호를 출력하는 타이밍 제어부, 상기 합성 신호에 따라 대응하는 아날로그 데이터 전압을 상기 데이터 라인 각각에 출력하는 칼럼 드라이버, 및 상기 게이트 신호를 상기 복수의 게이트 라인 각각에 출력하는 게이트 드라이버를 포함한다.
또한, 본 발명에 따르면, 상기 합성 신호는 데이터 출력 제어 신호에 따라 생성되며, 극성 제어 신호(POL), 로드 신호(LOAD) 및 수평 라인 시작 신호(STH)를 포함한다.
또한, 본 발명에 따르면, 상기 극성제어신호(POL) 및 상기 로드신호(LOAD)는 복수의 데이터 버스 중 서로 다른 데이터 버스를 통해 전송되며, 상기 극성제어신호(POL)는 상기 데이터 출력 제어 신호 및 디지털 화상 데이터의 논리 조합에 따라 생성된다.
또한, 본 발명에 따르면, 상기 극성제어신호(POL) 및 로드신호(LOAD)는 상기 데이터 출력 제어 신호의 논리 로우(LOW) 구간 동안 생성된다.
또한, 본 발명에 따르면, 상기 타이밍 제어부는 전류구동방식이며, 상기 평판 패널의 중앙을 기준으로 인접하게 설치된 상기 칼럼 드라이버 각각에 상기 합성 신호를 출력한다.
또한, 본 발명에 따르면, 상기 칼럼 드라이버는 상기 평판 패널 상에 형성되며, 캐스케이드(cascaded) 구조를 갖는다.
첨부 도면을 참조하여, 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 당업자가 용이하게 실시 가능하도록 구체적으로 설명한다.
이하, 본 발명의 실시예에 따른 평판 표시 장치에 대하여 도면을 참조하여 상세하게 설명한다.
도 5는 본 발명의 제1 실시예에 따른 평판 표시 장치(5000)를 도시한 도면이다.
도 5를 참조하면, 본 발명에 따른 평판 표시 장치(5000)는 평판 패널(5100), 칼럼 드라이버(5200), 게이트 드라이버(5300) 및 타이밍 제어부(5400)를 포함한다.
본 발명에 따른 평판 표시 장치(5000)는 액티브 매트릭스 형태의 박막 트랜지스터 액정 표시 장치(TFT-LCD)로 장치로 구현될 수 있다. 그러나, 본 발명에 따른 평판 표시 장치는 상기 액티브 매트릭스 TFT-LCD에 한정되는 것은 아니다.
상기 타이밍 제어부(5400)는 LVDS 수신부(5410), 타이밍 생성부(5420), 및 전류 구동부(5430)를 포함한다.
상기 LVDS 수신부(5410)는 호스트 컴퓨터(도시하지 않음)로부터 수신된 LVDS 방식의 디지털 화상 데이터(R, G, B) 및 각종 제어 신호(Hsync, Vsync, CTR)를 상기 타이밍 생성부(5420)로 전송한다. 상기 타이밍 생성부(5420)는 상기 칼럼 드라이버(5200) 및 상기 게이트 드라이버(5300)에 필요한 제어 신호를 생성한다. 상기 전류 구동부(5430)는 LVDS 방식의 디지털 화상 데이터(R, G, B)를 전류 구동 방식으로 상기 제어 신호와 합성하여 상기 칼럼 드라이버(5200)에 전송한다.
상기 칼럼 드라이버(5200)는 복수 개의 칼럼 드라이버 소자(5210~5260)로 구성되며, 칼럼 드라이버 소자(5210~5260)들은 상기 평판 패널(5100) 상에 직접 캐스케이드(cascaded) 구조로 연결된다. 상기 칼럼 드라이버 소자(5210~5260)는 상기 타이밍 제어부(5400)로부터의 입력을 중심으로 서로 대칭을 이루도록 배열하는 것이 바람직하다. 그러나, 본 발명에 따른 평판 표시 장치(5000)는 상기 대칭 구조에 한정하는 것은 아니며, 다양한 형태로 구현될 수 있다. 또한, 본 발명에 따른 평판 표시 장치(5000)는 전압 구동 방식의 디지털 인터페이스 또는 전류 구동 방식의 디지털 인터페이스를 적용할 수 있다.
상기 게이트 드라이버(5300)는 상기 평판 패널(5100)에 직접 장착된 복수의 게이트 드라이버 소자로 이루어진다. 이들은 상기 타이밍 제어부(5400)에 인접한 게이트 드라이버 소자에서 타이밍 제어부(5400)로부터 다양한 제어 신호를 받아 그 다음 게이트 드라이버 소자에 전송하는 방식으로 동작한다. 또한, 상기 게이트 드라이버(5300)는 상기 스위칭 소자의 제어 신호를 상기 게이트 라인에 전송한다. 상기 구조는 일반적인 COG 형태로 구성하고 있지만, 본 발명에 따른 게이트 드라이버(5300)는 집적 회로 칩을 상기 평판 패널 상에 직접 장착하는 것이 아니라, 스위칭 소자 및 표시 소자를 형성하는 공정과 함께 게이트 드라이버 소자를 형성할 수도 있다.
도 6은 도 5에 도시한 상기 타이밍 제어부(5400)와 상기 복수 개의 칼럼 드라이버 소자(5210~5260)의 연결 관계를 나타낸다.
도 5 및 도 6을 참조하면, 일군의 칼럼 드라이버 소자(5210~5230)가 타이밍 제어부(5400)로부터 차례로 연결되어 있으며, 다른 일군의 칼럼 드라이버 소자(5240~5260)가 타이밍 제어부(5400)로부터 차례로 연결되어 있다.
상기 칼럼 드라이버 소자(5240)는 상기 타이밍 제어부(5400)로부터 클록 신호(CLKR), 제1 제어 신호(DIOR) 및 데이터(DataR)를 입력받는다. 그리고 상기 칼럼 드라이버 소자(5210)는 상기 타이밍 제어부(5400)로부터 클록 신호(CLKL), 제1 제어 신호(DIOL) 및 데이터(DataL)를 입력받는다.
상기 칼럼 드라이버 소자(5210, 5240)는 자신과 관련된 모든 데이터를 입력 받은 후 상기 타이밍 제어부(5400)로부터 다음 칼럼 드라이버 소자(5220, 5250)에 해당하는 제어 신호 및 데이터를 입력 받아 전달하며, 칼럼 드라이버 소자(5220, 5250)도 동일한 동작을 수행한다.
상기 칼럼 드라이버 소자(5210~5260) 각각은 상기 제1 제어 신호의 논리 상태와 데이터 신호의 조합에 따라 데이터 시작 신호(STH) 및 로드 신호를 각각 인식한다.
상기 타이밍 제어부(5400)는 소정의 구간 동안 극성 제어 신호(POL)를 또 다른 데이터 버스로 출력한다. 즉, 상기 극성 제어 신호는 디지털 화상 데이터가 없는 구간에 상기 칼럼 드라이버 소자(5210~5260) 각각에 전송된다.
따라서, 본 실시예에 따른 평판 표시 장치(5000)에서는 극성 제어 신호(POL)를 전송하는 신호선과 로드 신호(LOAD)를 전송하는 신호선은 필요 없게 되며, 이에 따라 배선 수가 감소하고, 소비 전류 감소 및 EMI 역시 감소한다.
도 7은 도 5에 도시한 칼럼 드라이버 소자의 내부 블록도이다.
도 5 내지 도 7을 참조하면, 각 칼럼 드라이버 소자(5210~5260)는 양방향성을 가진다. 즉, 상기 칼럼 드라이버 소자(5210)는 상기 타이밍 제어부(5400)로부터 입력된 제어 신호 및 데이터를 상기 칼럼 드라이버 소자(5220)로, 상기 칼럼 드라이버 소자(5230)로 차례대로 전송한다. 또한, 상기 칼럼 드라이버 소자(5240~5260)도 동일한 방식으로 제어 신호 및 데이터를 전송한다.
도 7을 참조하여, 상기 복수의 칼럼 드라이버 소자 중 하나의 칼럼 드라이버 소자의 내부 블록도에 대해 상세하게 설명한다. 나머지 칼럼 드라이버 소자는 상기 칼럼 드라이버 소자와 실질적으로 동일한 구성을 갖는다.
상기 칼럼 드라이버 소자(5210)는 제1 송수신기(5211), 제1 입력 버퍼(5212), 제2 송수신기(5213), 제2 입력 버퍼(5214), 논리 회로(5215), 데이터 래치 및 선택 회로(5216), D/A 변환기(5217) 및 출력 버퍼(5218)를 구비한다.
상기 제1 입력 버퍼(5212), 제2 입력 버퍼(5214) 및 논리 회로(5215)가 신호를 전송하는 방향은 상기 타이밍 제어부(5400)로부터 출력되는 제어 신호들(SHL, SHLB)의 논리 상태에 기초하여 결정된다.
도 8은 도 5에 도시한 평판 표시 장치의 동작 타이밍도이다.
도 5 내지 도 8을 참조하여 각 칼럼 드라이버 소자(5210~5260)의 동작을 설명하면 다음과 같다.
A 구간에서, 상기 타이밍 제어부(5400)는 클록 신호(CLK), 제1 제어 신호(DIO)와 제2 제어 신호 및 극성 제어 신호(POL)를 생성한다.
상기 A 구간 동안, 상기 타이밍 제어부(5400)는 클록 신호(CLK), 논리 로우(low)를 갖는 제1 제어 신호(DIO) 및 논리 로우를 갖는 제2 제어 신호를 다수개의 데이터 라인(D00~Dxx) 중에서 제1 데이터 라인(D00)을 통해 상기 제1 칼럼 드라이버 소자(5210)로 전송한다. 또한, 상기 타이밍 제어부(5400)는 극성 제어 신호(POL)를 상기 다수개의 데이터 라인들(D00~Dxx) 중에서 제2 데이터 라인(D01)을 통하여 상기 칼럼 드라이버 소자(5210)로 전송한다.
제어 신호(SHL)에 응답하여 인에이블(enable)된 제1 입력 버퍼(5212)는 상기 제1 송수신기(5211)를 통하여 입력되는 다양한 신호들(CLK, DIO, DATAL)을 상기 논리 회로(5215)로 전송한다. 이 때, 제2 입력 버퍼(5214)는 제어 신호(SHLB)에 응답하여 디스에이블(disable)된다. 상기 제어 신호(SHL, SHLB)는 서로 상보적인 신호들인 것이 바람직하다.
상기 A 구간에서, 상기 논리 회로(5215)는 논리 로우를 갖는 제1 제어 신호(DIO)와 논리 로우를 갖는 제2 제어 신호의 조합을 데이터 시작 신호(Load)로서 인식한다. 그리고, 상기 논리 회로(5215)는 극성 제어 신호(POL)를 수신하고 래치한다. 상기 극성 제어 신호(POL)는 래치된 디스플레이 데이터의 출력 극성을 결정하는 신호로 사용된다.
디지털 화상 데이터의 전송 구간(TD) 동안, 상기 타이밍 제어부(5400)는 클록 신호(CLK), 논리 하이를 갖는 제1 제어 신호(DIO), 디지털 화상 데이터(DATAL)를 데이터 라인들(D00~Dxx)을 통하여 상기 칼럼 드라이버 소자(5210)로 전송한다.
상기 논리 회로(5215)는 수신된 디지털 화상 데이터(DATAL)를 데이터 래치 및 선택 회로(5216)로 출력하고, 상기 데이터 래치 및 선택 회로(5216)는 클록 신호(CLK)의 상승 에지와 하강 에지에 동기되어 상기 칼럼 드라이버 소자(5210)에 할당된 디지털 화상 데이터(DATAL)를 수신하고 래치한다. 상기 D/A 변환기(5217)는 대응되는 감마 전압에 응답하여 디지털 화상 데이터(DATAL)를 아날로그 신호로 변환한다.
상기 칼럼 드라이버 소자(5210)에 할당된 디지털 화상 데이터(DATAL)가 상기 데이터 래치 및 선택 회로(5216)에 모두 래치되기 전에, 상기 칼럼 드라이버 소자(5210)는 디지털 화상 데이터의 전송 구간(TD)에서 논리 로우를 갖는 제1 제어 신호(DIO)를 생성하여 인접한 칼럼 드라이버 소자(5220)로 전송하고, 논리 로우를 갖는 제2 제어 신호를 생성하여 다수개의 데이터 라인(D00~Dxx) 중에서 제1 데이터 라인(D00)을 통하여 상기 칼럼 드라이버 소자(5220)로 전송하고, 래치된 극성 제어 신호(POL)를 상기 다수개의 데이터 라인(D00~Dxx) 중에서 제2 데이터 라인(D01)을 통하여 상기 칼럼 드라이버 소자(5220)로 전송한다.
따라서, 상기 칼럼 드라이버 소자(5220)는 논리 로우를 갖는 제1 제어 신호(DIO)와 논리 로우를 갖는 제2 제어 신호를 수신하고, 상기 칼럼 드라이버 소자(5220)에 할당된 디지털 화상 데이터(DATAL1)를 수신할 준비를 한다. 그리고, 상기 칼럼 드라이버 소자(5220)는 클록 신호(CLK)의 상승 에지와 하강 에지에 동기되어 상기 칼럼 드라이버 소자(5220)에 할당된 디지털 화상 데이터(DATAL)를 래치한다.
즉, 클록 신호(CLK)는 상기 칼럼 드라이버 소자(5220)로 전송되고, 상기 칼럼 드라이버 소자(5210)는 제1 제어 신호(DIO)를 생성하여 상기 칼럼 드라이버 소자(5220)로 전송하고, 상기 제2 제어 신호를 생성하여 다수개의 데이터 라인(D00~Dxx) 중에서 제1 데이터 라인(D00)을 통하여 상기 칼럼 드라이버 소자(5220)로 전송하고, 극성 제어 신호(POL)를 생성하여 다수개의 데이터 라인(D00~Dxx) 중에서 제2 데이터 라인(D01)을 통하여 상기 칼럼 드라이버 소자(5220)로 전송한다. 따라서, 상기 칼럼 드라이버 소자(5220)는 디지털 화상 데이터의 전송 구간(TD)에서 상기 칼럼 드라이버 소자(5220)에 할당된 디지털 화상 데이터를 수신하고 저장한다.
상술한 동작을 통하여 디지털 화상 데이터의 전송 구간(TD) 동안 각 칼럼 드라이버 소자(5210~5260)에 할당된 디지털 화상 데이터를 상기 칼럼 드라이버 소자(5210~5260)에 저장한다.
본 실시예에 따른 칼럼 드라이버 소자(5210~5260)는 클록 신호(CLK)의 상승 에지와 하강 에지에 모두 동기되어 디지털 화상 데이터를 저장한다.
상기 칼럼 드라이버 소자(5210~5260) 각각에 할당된 디지털 화상 데이터가 칼럼 드라이버 소자(5210~5260) 각각에 모두 저장되면, 상기 타이밍 제어부(5400)는 B 구간 동안 논리 로우를 갖는 제1 제어 신호(DIO)와 어느 하나의 데이터 라인을 통하여 논리 하이를 갖는 제2 제어 신호를 칼럼 드라이버 소자(5210~5260)로 각각 출력한다.
도 7에 도시된 각 칼럼 드라이버 소자(5210~5260)의 논리 회로(5215)는 논리 로우를 갖는 제1 제어 신호(DIO)와 논리 하이를 갖는 제2 제어 신호에 기초하여 로드 신호(LOAD)를 생성한다.
따라서, 상기 칼럼 드라이버 소자(5210~5260) 각각은 극성 제어 신호(POL)와 로드 신호(LOAD)에 응답하여 디지털 화상 데이터에 기초하여 평판 패널(5100)의 데이터 라인들을 구동한다. 따라서, 디지털 화상 데이터는 평판 패널(5100) 상에 표시된다. 상기 극성 제어 신호(POL)는 새로운 극성 제어 신호가 입력될 때까지 논리 회로(5215)에 래치된다.
이와 같이, 각 칼럼 드라이버 소자(5210~5260)는 극성 제어 신호(POL)와 로드 신호(LOAD)에 응답하여 평판 패널(5100)의 데이터 라인들을 구동한다. 따라서, 디지털 화상 데이터는 평판 패널(5100) 상에 디스플레이된다. 본 실시예에 따른 타이밍 제어부(5400)와 각 칼럼 드라이버 소자(5210~5260)는 제1 제어 신호, 제2 제어 신호 및 극성 제어 신호(POL)를 포함하는 신호들의 전송규칙 및 상기 신호들이 전송되는 버스(또는 대응되는 데이터 라인)에 대한 정보를 공유한다.
도 9는 본 발명의 제2 실시예에 따른 평판 표시 장치의 동작 타이밍도이다.
도 9를 참조하면, 상기 타이밍 제어부(5400)는 하나의 수평 라인을 구동시키는 데 걸리는 시간을 줄이고자 높은 주파수로 다양한 제어 신호들을 출력한다. 구체적으로, 상기 타이밍 제어부(5400)는 B 구간 동안 적어도 STH 폭(2 Clock), STH와 첫 번째 데이터의 간격(0.5 Clock), 마지막 데이터와 로드 신호와의 간격(16 Clock), 로드 신호 폭(28 Clock) 및 로드 신호와 STH의 간격(4 Clock)을 갖는다. 이와 같이, 수평 1 라인의 구동 기간은 2+0.5+16+28+4 Clock = 총 50.5 Clock을 필요로 한다.
따라서, 상기 타이밍 제어부(5400)는 내부의 PLL(phase locked loop) 회로를 이용하여 기존 대비 주파수를 높여 구동시켜, 수평 1 라인의 데이터를 나타내는 데 있어 충분한 구동 마진을 확보할 수 있다.
도 10은 본 발명의 제3 실시예에 따른 평판 표시 장치(5400)의 동작 타이밍도이다.
도 10을 참조하면, 상기 타이밍 제어부(5400)는 다른 제어 신호(CS)를 발생시킨다. 구체적으로, 상기 제어 신호(CS)가 논리 로우(low)이면 STH를 인식하고, 내부 내역(SPEC)에 따라 데이터를 입력한다. 마지막 데이터 입력 후, 상기 제어 신호(CS)가 논리 하이(high)이면 바로 그 순간에 로드 폭을 데이터 라인에 출력한다. 상기 칼럼 드라이버 소자(5210~5260)는 내부에서 상기 제어 신호(CS) 및 로드 폭을 인식하고, 이 값들에 따라 동작한다. 이에 따라, 상기 평판 표시 장치(5000)는 1 라인의 데이터를 나타내는 데 있어 충분한 구동 마진을 확보할 수 있다.
도 11은 상기 칼럼 드라이버 소자(5210~5260) 중 하나의 칼럼 드라이버 소자(5240)의 내부 블록도를 나타낸다. 나머지 칼럼 드라이버는 상기 칼럼 드라이버(5240)와 동일한 구성을 가지므로 이에 대한 상세한 설명은 생략한다.
도 11을 참조하면, 상기 칼럼 드라이버(5240)는 데이터 제어부(5241), 디지털 신호 생성기(5242), 시프트 레지스터(5243), 데이터 레지스터(5244), 데이터 래치(5245), D/A 변환기(5246) 및 출력 버퍼(5247)를 포함한다. 상기 칼럼 드라이버(5240)는 일반적인 칼럼 드라이버와 거의 동일한 구성을 가지며, 상기 디지털 신호 생성기(5242)를 더 포함한다.
상기 디지털 신호 생성기(5220)는 상기 타이밍 제어부(5400)에서 발생된 제어 신호(CS)에 따라 수평 라인 시작 신호(STH)를 상기 시프트 레지스터(5243)에 전송하고, 로드 신호(Load)를 상기 데이터 래치(5245)에 전송하며, 극성 제어 신호(POL)를 상기 D/A 변환기(5246)에 전송한다. 이에 따라, 상기 타이밍 제어부(5400)는 수평 라인 시작 신호(STH), 극성 제어 신호(POL) 및 로드 신호(LOAD)를 발생시키지 않고, 상기 칼럼 드라이버 소자(5240)를 구동시킨다. 그 결과, 상기 신호전송을 위한 다수의 배선이 불필요하고 신호 전송 수가 감소하므로 전력 소모가 적을 뿐만 아니라, EMI를 감소시킬 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 평판 표시 장치는 타이밍 제어부와 소스 드라이버 사이에 접속되는 버스들의 수를 줄일 수 있다. 따라서, 줄어든 버스들의 수만큼 상기 디스플레이 장치가 소비하는 전류가 감소한다. 또한 본 발명에 따른 평판 표시 장치가 발생하는 EMI는 감소한다.
그리고, 버스들의 수가 감소함에 따라 배선의 두께 및/또는 배선의 간격을 효율적으로 할 수 있다. 또한, 전류 구동 방식을 사용하는 평판 표시 장치의 경우, 패널 배선 저항의 감소로 인한 상기 디스플레이 장치의 성능이 개선되는 효과가 있다.
또한, 보다 높은 주파수 및 별도의 제어신호에 따라 평판 표시 장치를 구동함으로써 구동 마진을 충분히 확보할 수 있다.
도 1은 일반적인 평판 표시 장치의 블록도이다.
도 2는 일반적인 평판 표시 장치의 동작 타이밍도이다.
도 3은 RSDS (Reduced Swing Differential Signalling) 방식의 디지털 화상 데이터를 전송 포맷을 도시한다.
도 4는 일반적인 RSDS 방식의 칼럼 드라이버의 상세 내부 블록도이다.
도 5는 본 발명의 제1 실시예에 따른 평판 표시 장치를 도시한다.
도 6은 도 5에 도시된 타이밍 제어부와 칼럼 드라이버 간의 연결 관계를 상세하게 도시한다.
도 7은 도 5에 도시된 칼럼 드라이버의 내부 회로도이다.
도 8은 도 5에 도시된 평판 표시 장치의 동작 타이밍도이다.
도 9는 본 발명의 제2 실시예에 따른 평판 표시 장치의 동작 타이밍도이다.
도 10은 본 발명의 제3 실시예에 따른 평판 표시 장치의 동작 타이밍도이다.
도 11은 도 5에 도시된 칼럼 드라이버의 내부 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
5210~5260: 칼럼 드라이버
5211, 5213: 송수신부(TRX)
5212, 5214: 입력 버퍼
5215: 논리 회로
5216: 데이터 래치 & MUX
5217: D/A 변환기
5218: 출력 버퍼
5430: 전류구동부

Claims (18)

  1. 복수의 게이트 라인, 복수의 데이터 라인 및 상기 게이트 라인과 데이터 라인의 교차 지점에 구비되어 있는 복수의 스위칭 소자를 갖는 평판 패널,
    외부로부터 입력되는 디지털 화상 데이터와 제어 신호를 합성하여 합성 신호 및 게이트 제어 신호를 출력하는 타이밍 제어부,
    상기 합성 신호에 따라 상기 디지털 화상 데이터에 대응하는 아날로그 데이터 전압을 상기 데이터 라인 각각에 출력하는 칼럼 드라이버, 그리고
    상기 게이트 제어 신호를 상기 게이트 라인 각각에 출력하는 게이트 드라이버
    를 포함하는 평판 표시 장치.
  2. 제1항에 있어서,
    상기 합성 신호는 데이터 출력 제어신호에 따라 생성되는 것을 특징으로 하는 평판 표시 장치.
  3. 제2항에 있어서,
    상기 합성 신호는 극성 제어 신호(POL), 로드 신호(LOAD) 및 수평 라인 시작 신호(STH)를 포함하는 것을 특징으로 하는 평판 표시 장치.
  4. 제3항에 있어서,
    상기 극성 제어 신호(POL) 및 상기 로드 신호(LOAD)는 복수의 데이터 버스 중 서로 다른 데이터 버스를 통해 전송되는 것을 특징으로 하는 평판 표시 장치.
  5. 제4항에 있어서,
    상기 극성 제어 신호(POL) 및 상기 로드 신호(LOAD)는 데이터 블랭크 구간에서 생성되는 것을 특징으로 하는 평판 표시 장치.
  6. 제5항에 있어서,
    상기 극성 제어 신호(POL)는 상기 데이터 출력 제어 신호 및 디지털 화상 데이터의 논리 조합에 따라 생성되는 것을 특징으로 하는 평판 표시 장치.
  7. 제6항에 있어서,
    상기 극성 제어 신호(POL) 및 로드 신호(LOAD)는 상기 데이터 출력 제어 신호의 논리 로우(LOW)인 동안 생성되는 것을 특징으로 하는 평판 표시 장치.
  8. 제1항에 있어서,
    상기 타이밍 제어부는 전류 구동 방식인 것을 특징으로 하는 평판 표시 장치.
  9. 제8항에 있어서,
    상기 타이밍 제어부는, 상기 평판 패널의 중앙 지점에 형성되며, 상기 지점을 기준으로 상호 대칭적으로 형성된 상기 칼럼 드라이버로 상기 합성 신호를 출력하는 것을 특징으로 하는 평판 표시 장치.
  10. 제1항에 있어서,
    상기 칼럼 드라이버는 상기 평판 패널 상에 형성되며, 캐스케이드(cascaded) 구조를 갖는 것을 특징으로 하는 평판 표시 장치.
  11. 복수의 게이트 라인, 복수의 데이터 라인 및 상기 게이트 라인과 데이터 라인의 교차지점에 구비되어 있는 복수의 스위칭 소자를 갖는 평판 패널,
    외부로부터 입력되는 디지털 화상 데이터 및 제1 제어 신호를 합성하며, 상기 합성 신호, 제2 제어 신호 및 게이트 신호를 출력하는 타이밍 제어부,
    상기 합성 신호 및 상기 제2 제어 신호에 따라 상기 디지털 화상 데이터에 대응하는 아날로그 데이터 전압을 상기 데이터 라인 각각에 출력하는 칼럼 드라이버, 그리고
    상기 게이트 신호를 상기 게이트 라인 각각에 출력하는 게이트 드라이버
    를 포함하는 평판 표시 장치.
  12. 제11항에 있어서,
    상기 제2 제어신호는 데이터 인에이블 신호(data enable: DE)와의 논리 조합에 따라 수평 라인 시작 신호(STH) 및 로드 신호(Load)를 포함하는 것을 특징으로 평판 표시 장치.
  13. 제12항에 있어서,
    상기 수평 라인 시작 신호(STH)는, 상기 데이터 인에이블 신호(DE)가 논리 하이(HIGH)이고 상기 제2 제어 신호가 논리 로우(LOW)이면 생성되는 것을 특징으로 하는 평판 표시 장치.
  14. 제12항에 있어서,
    상기 로드신호(LOAD)는 상기 데이터 인에이블 신호(DE)가 논리 로우(LOW)이고 상기 제2 제어 신호가 논리 로우(LOW)이면 생성되는 것을 특징으로 하는 평판 표시 장치.
  15. 외부로부터 입력되는 제어 신호에 따라 수평 라인 시작 신호(STH) 및 로드 신호(LOAD)를 생성하는 디지털 신호 생성기,
    상기 수평 라인 시작 신호(STH)를 수신하는 시프트 레지스터,
    데이터 레지스터,
    상기 로드 신호(LOAD)를 수신하는 데이터 래치,
    상기 극성 제어 신호(POL)를 수신하는 D/A 변환기, 그리고
    출력 버퍼
    를 포함하는 것을 특징으로 하는 칼럼 드라이버.
  16. 제15항에 있어서,
    상기 디지털 신호 발생기는 상기 제어 신호 및 데이터 인에이블 신호(DE)와의 논리 조합에 따라 동작하는 것을 특징으로 하는 칼럼 드라이버.
  17. 제15항에 있어서, 상기 데이터 인에이블 신호(DE)가 논리 하이(high)이고 상기 제어 신호가 논리 로우(low)이면 상기 수평 라인 시작 신호(STH)가 생성되는 것을 특징으로 하는 칼럼 드라이버.
  18. 제15항에 있어서,
    상기 데이터 인에이블 신호(DE)가 논리 로우(low)이고 상기 제어 신호가 논리 로우(low)이면 상기 로드 신호(LOAD)가 생성되는 것을 특징으로 하는 칼럼 드라이버.
KR1020040031733A 2004-05-06 2004-05-06 칼럼 드라이버 및 이를 갖는 평판 표시 장치 KR101090248B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040031733A KR101090248B1 (ko) 2004-05-06 2004-05-06 칼럼 드라이버 및 이를 갖는 평판 표시 장치
TW094111502A TWI404008B (zh) 2004-05-06 2005-04-12 行驅動器及具有此驅動器之平坦面板顯示器
JP2005119115A JP4880916B2 (ja) 2004-05-06 2005-04-18 平板表示装置
EP05252651A EP1594112A3 (en) 2004-05-06 2005-04-28 Column driver and flat panel display having the same
US11/120,530 US7817132B2 (en) 2004-05-06 2005-05-02 Column driver and flat panel display having the same
CN2008101276297A CN101303826B (zh) 2004-05-06 2005-05-08 列驱动器
CNB2005100683555A CN100483489C (zh) 2004-05-06 2005-05-08 列驱动器及具有该列驱动器的平板显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031733A KR101090248B1 (ko) 2004-05-06 2004-05-06 칼럼 드라이버 및 이를 갖는 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20050106715A true KR20050106715A (ko) 2005-11-11
KR101090248B1 KR101090248B1 (ko) 2011-12-06

Family

ID=34941080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031733A KR101090248B1 (ko) 2004-05-06 2004-05-06 칼럼 드라이버 및 이를 갖는 평판 표시 장치

Country Status (6)

Country Link
US (1) US7817132B2 (ko)
EP (1) EP1594112A3 (ko)
JP (1) JP4880916B2 (ko)
KR (1) KR101090248B1 (ko)
CN (2) CN101303826B (ko)
TW (1) TWI404008B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292569B (en) 2005-03-11 2008-01-11 Himax Tech Ltd Chip-on-glass liquid crystal display and transmission method thereof
CN100416349C (zh) 2005-03-31 2008-09-03 奇景光电股份有限公司 采用玻璃覆晶封装的液晶显示器及其数据传输方法
US7821483B2 (en) * 2006-05-23 2010-10-26 Himax Technologies Limited Interface circuit for data transmission and method thereof
TWI379278B (en) * 2007-10-11 2012-12-11 Novatek Microelectronics Corp Differential signaling device and related method
KR100911848B1 (ko) * 2008-04-01 2009-08-11 주식회사 실리콘웍스 액정표시장치의 소스 드라이버 칩의 내부에서 프레임스타트펄스 신호를 생성하는 방법
TWI406234B (zh) * 2008-05-07 2013-08-21 Au Optronics Corp 基於具資料寫入同步控制機制之雙源極驅動電路的液晶顯示裝置及相關驅動方法
TWI413048B (zh) * 2008-07-16 2013-10-21 Innolux Corp 時序控制器、驅動器、驅動單元、顯示器及資料傳輸方法
JP5035212B2 (ja) * 2008-10-16 2012-09-26 ソニー株式会社 表示パネル用駆動回路、表示パネルモジュール、表示装置および表示パネルの駆動方法
KR20100062216A (ko) 2008-12-01 2010-06-10 삼성전자주식회사 송수신 시스템 및 신호 송수신 방법
TWI401494B (zh) * 2009-03-06 2013-07-11 Hannstar Display Corp 接地結構
JP5434507B2 (ja) * 2009-11-17 2014-03-05 セイコーエプソン株式会社 表示ドライバー、表示モジュール、及び電子機器
US20110157103A1 (en) * 2009-12-28 2011-06-30 Himax Technologies Limited Display Device and Driving Circuit
KR101650779B1 (ko) * 2010-02-01 2016-08-25 삼성전자주식회사 단일 칩 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 시스템
KR102011953B1 (ko) * 2012-11-28 2019-08-19 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
KR101998769B1 (ko) * 2012-11-30 2019-07-10 엘지디스플레이 주식회사 협 베젤 영역을 갖는 평판 표시 패널
KR20140108376A (ko) * 2013-02-25 2014-09-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102013014080A1 (de) 2013-08-27 2015-03-05 Marco Mühle Informationssystem für Multi-Allergiker
KR20150090634A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법
CN108492791B (zh) * 2018-03-26 2019-10-11 京东方科技集团股份有限公司 一种显示驱动电路及其控制方法、显示装置
US10699631B2 (en) * 2018-09-12 2020-06-30 Prilit Optronics, Inc. LED sensing system and display panel sensing system
CN109215592B (zh) * 2018-09-26 2020-10-16 惠科股份有限公司 显示面板的驱动方法、装置及显示装置
US11315462B2 (en) 2019-12-27 2022-04-26 Samsung Electronics Co., Ltd. Dual source drivers, display devices having the same, and methods of operating the same
CN112382226B (zh) * 2020-11-27 2022-04-26 Tcl华星光电技术有限公司 数据驱动芯片以及显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263012A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 駆動装置及び表示装置
JP3884111B2 (ja) * 1995-10-18 2007-02-21 東芝電子エンジニアリング株式会社 映像制御装置およびこの映像制御装置を備える平面ディスプレイ装置
KR100204909B1 (ko) * 1997-02-28 1999-06-15 구본준 엘씨디 소스 드라이버
JP4081852B2 (ja) * 1998-04-30 2008-04-30 ソニー株式会社 有機ｅｌ素子のマトリクス駆動方法及び有機ｅｌ素子のマトリクス駆動装置
JP2000132146A (ja) * 1998-10-29 2000-05-12 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
KR100572218B1 (ko) * 1998-11-07 2006-09-06 삼성전자주식회사 평판디스플레이시스템의화상신호인터페이스장치및그방법
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
KR100344186B1 (ko) * 1999-08-05 2002-07-19 주식회사 네오텍리서치 액정표시장치의 소오스 구동회로 및 그 구동방법
JP3409768B2 (ja) * 2000-02-14 2003-05-26 Ｎｅｃエレクトロニクス株式会社 表示装置の回路
JP2001331141A (ja) * 2000-05-23 2001-11-30 Pioneer Electronic Corp 映像表示システム、映像信号出力装置、映像表示装置及び映像表示方法
JP3527193B2 (ja) * 2000-10-13 2004-05-17 Ｎｅｃエレクトロニクス株式会社 液晶表示装置及びコンピュータ
KR100408393B1 (ko) 2001-01-15 2003-12-06 삼성전자주식회사 액정 표시 장치의 패널 구동 장치 및 패널 구동 시스템
US7456814B2 (en) * 2001-06-07 2008-11-25 Lg Display Co., Ltd. Liquid crystal display with 2-port data polarity inverter and method of driving the same
JP2003084721A (ja) 2001-09-12 2003-03-19 Fujitsu Display Technologies Corp 表示装置用駆動回路装置とそれを利用した表示装置
US7259740B2 (en) 2001-10-03 2007-08-21 Nec Corporation Display device and semiconductor device
US7006072B2 (en) 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
JP2003195819A (ja) * 2001-12-13 2003-07-09 Internatl Business Mach Corp <Ibm> 画像表示装置、表示信号供給装置および書き込み電位供給方法
KR100864921B1 (ko) * 2002-01-14 2008-10-22 엘지디스플레이 주식회사 데이터 전송 장치 및 방법
JP4117134B2 (ja) * 2002-02-01 2008-07-16 シャープ株式会社 液晶表示装置
JP4092132B2 (ja) * 2002-04-26 2008-05-28 Ｎｅｃエレクトロニクス株式会社 表示装置
KR100870007B1 (ko) * 2002-06-25 2008-11-21 삼성전자주식회사 백라이트 구동 장치
CN1236417C (zh) * 2002-07-05 2006-01-11 Nec液晶技术株式会社 图像显示装置
KR100890022B1 (ko) * 2002-07-19 2009-03-25 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
CN100504528C (zh) * 2002-09-04 2009-06-24 三星电子株式会社 液晶显示器的反相器
US7365722B2 (en) * 2002-09-11 2008-04-29 Samsung Electronics Co., Ltd. Four color liquid crystal display and driving device and method thereof

Also Published As

Publication number Publication date
CN101303826B (zh) 2010-12-29
CN101303826A (zh) 2008-11-12
EP1594112A3 (en) 2010-05-12
KR101090248B1 (ko) 2011-12-06
JP4880916B2 (ja) 2012-02-22
CN100483489C (zh) 2009-04-29
TWI404008B (zh) 2013-08-01
JP2005321771A (ja) 2005-11-17
US20050248971A1 (en) 2005-11-10
TW200539085A (en) 2005-12-01
US7817132B2 (en) 2010-10-19
EP1594112A2 (en) 2005-11-09
CN1694143A (zh) 2005-11-09

Similar Documents

Publication Publication Date Title
JP4880916B2 (ja) 平板表示装置
US6628259B2 (en) Device circuit of display unit
US7936345B2 (en) Driver for driving a display panel
US9483131B2 (en) Liquid crystal display and method of driving the same
CN101925946B (zh) 显示装置驱动方法以及移动终端驱动方法
KR100365035B1 (ko) 반도체장치 및 표시장치모듈
US20050152189A1 (en) Display device
US20090278782A1 (en) Gate Driving Waveform Control
WO2009128280A1 (ja) 表示装置および携帯端末
EP2317502A2 (en) Display apparatus
KR100821016B1 (ko) 액정 표시 장치
KR101696458B1 (ko) 액정표시장치
KR101429909B1 (ko) 액정 표시 장치
US6727876B2 (en) TFT LCD driver capable of reducing current consumption
KR101957738B1 (ko) 영상표시장치 및 그 제조방법
US6750856B2 (en) Display system and information processing apparatus
US6538633B1 (en) Liquid crystal display apparatus and method for controlling the same
US7158128B2 (en) Drive unit and display module including same
US8866723B2 (en) Display device
KR101112559B1 (ko) 액정 표시 장치 및 구동 방법
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US11847990B2 (en) Display device
JP2001255841A (ja) 表示装置及びその駆動回路と信号伝送方法
JPH08254684A (ja) 液晶表示制御駆動回路
CLK Hsync Hsync Vsync sync

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee