KR20100062216A - 송수신 시스템 및 신호 송수신 방법 - Google Patents

송수신 시스템 및 신호 송수신 방법 Download PDF

Info

Publication number
KR20100062216A
KR20100062216A KR1020080120685A KR20080120685A KR20100062216A KR 20100062216 A KR20100062216 A KR 20100062216A KR 1020080120685 A KR1020080120685 A KR 1020080120685A KR 20080120685 A KR20080120685 A KR 20080120685A KR 20100062216 A KR20100062216 A KR 20100062216A
Authority
KR
South Korea
Prior art keywords
voltage
switch
reference voltage
signal
switch control
Prior art date
Application number
KR1020080120685A
Other languages
English (en)
Inventor
임정필
백동훈
김지훈
이재열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080120685A priority Critical patent/KR20100062216A/ko
Priority to US12/603,705 priority patent/US8773417B2/en
Priority to JP2009270622A priority patent/JP2010130697A/ja
Priority to TW098141028A priority patent/TW201042933A/zh
Priority to CN200910258476.4A priority patent/CN101764626B/zh
Publication of KR20100062216A publication Critical patent/KR20100062216A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 낮은 전압 차를 가지는 전압신호를 송수신하는 송수신 시스템 및 신호의 송수신 방법을 개시(inclose) 한다. 상기 송수신 시스템은, 제1기준전압 및 제2기준전압을 스위칭하여 2개의 전압신호를 생성하는 송신기 및 상기 2개의 전압신호를 수신하는 수신기를 구비하고, 상기 송신기는 상기 제1기준전압 및 상기 제2기준전압을 생성하는 기준전압생성기 및 상기 제1기준전압과 상기 제2기준전압을 스위칭하여 상기 2개의 전압신호를 출력하는 스위치블록을 구비하며, 상기 수신기는 상기 2개의 전압신호를 수신하는 저항을 구비한다.
Figure P1020080120685
COG, 타이밍 컨트롤러

Description

송수신 시스템 및 신호 송수신 방법{Transmitting and receiving system and the method for transmitting and receiving of signal}
본 발명은 전압신호를 송수신하는 시스템에 관한 것으로, 특히 낮은 전압 차를 가지는 전압신호를 송수신하는 송수신 시스템 및 신호의 송수신 방법에 관한 것이다.
COG(Chip On Glass) 환경에서 전송 채널로 사용되는 메탈라인의 저항 및 메탈라인과 기판 사이의 커패시턴스는 상당히 크다. 특히 COG 상태의 메탈라인을 통해 송수신되는 신호가 전류신호인 경우, 상기 저항 값과 커패시턴스의 곱에 비례하여 신호의 전송속도가 늦어지므로, COG 환경에서의 시스템의 동작주파수를 높이는데 상당한 어려움이 있다. COG 환경에서 사용되는 메탈라인의 저항 및 커패시턴스는 송수신되는 신호의 왜곡을 유발하는 원인이 되기도 한다.
본 발명이 해결하고자 하는 기술적과제는, 신호의 온전한 송신 및 송신 속도를 증가시킬 수 있는 송수신 시스템을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 신호의 온전한 송신 및 송신 속도를 증가시킬 수 있는 신호 송수신 방법을 제공하는데 있다.
상기 기술적과제를 이루기 위한 본 발명의 일면에 따른 송수신 시스템은, 제1기준전압 및 제2기준전압을 스위칭하여 2개의 전압신호를 생성하는 송신기 및 상기 2개의 전압신호를 수신하는 수신기를 구비하고, 상기 송신기는 상기 제1기준전압 및 상기 제2기준전압을 생성하는 기준전압생성기 및 상기 제1기준전압과 상기 제2기준전압을 스위칭하여 상기 2개의 전압신호를 출력하는 스위치블록을 구비하며, 상기 수신기는 상기 2개의 전압신호를 수신하는 저항을 구비한다.
상기 기술적과제를 이루기 위한 본 발명의 다른 일면에 따른 송수신 시스템은, 디스플레이데이터를 2개의 전압신호로 변환하여 수신기인 소스드라이버로 전달하는 송신기인 타이밍 컨트롤러를 구비하는 송수신 시스템에 있어서, 상기 타이밍컨트롤러는 제1기준전압 및 제2기준전압을 생성하는 기준전압생성기 및 상기 제1기준전압 및 상기 제2기준전압을 스위칭하여 제1전압신호 및 제2전압신호로 출력하는 스위치블록을 구비하며, 상기 소스드라이버는 상기 2개의 전압신호를 수신하는 저항을 구비한다.
상기 다른 기술적과제를 이루기 위한 본 발명에 따른 신호 송수신 방법은, 상기 송신기에서 송신하고자 하는 신호를 적어도 2개의 전압신호로 변환하는 단계 및 상기 변환된 전압신호를 상기 수신기에 전송하는 단계를 구비하며, 상기 수신기는 유리 기판위에 설치된다.
본 발명은 신호를 온전하게 송신할 수 있고 전송하는 속도도 증가시킬 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 송수신 시스템을 나타낸다.
도 1을 참조하면, 송수신 시스템(100)은 송신기(110), 전송라인(130) 및 수신기(150)를 구비한다. 송신기(110)는 PCB(Printed Circuit Board)에 그리고 수신기(150)는 유리(Glass) 기판위에 각각 설치되며, PCB와 유리 기판은 FPC(Flexible Printed Circuit)로 연결되는 것을 가정한다.
송신기는 2개의 기준전압(VTOP, VBOT)을 생성하는 기준전압생성기(111) 및 2 개의 기준전압(VTOP, VBOT)을 스위칭 하여 2개의 전압신호(V3, V4)를 출력하는 스위치블록(115)을 구비한다. 2개의 스위치등가저항(RTX)은 스위치블록(115)을 구성하는 모스 트랜지스터 스위치의 등가 턴 온 저항(Equivalent turn on resistance)을 의미한다.
송신기(110)와 수신기(150)를 전기적으로 연결하는 전송라인(130)은 PCB, FPC 및 유리 기판 상에 구현된 메탈라인(metal line, MET_GLA)을 하나로 합한 것이고, 각각 일정한 임피던스 성분을 가진다.
수신기(150)는 모델전송라인에 연결된 저항(RRX), 저항(RRX)의 양 단자에 강하(drop)되는 전압을 등화(Equalizing)하는 등화기(151), 등화된 전압을 비교하는 비교기(152) 및 비교기(152)에 전류를 공급하는 전류원(153)을 구비한다.
먼저 기준전압생성기(111)에 대하여 설명한다.
도 2는 도 1에 도시된 기준전압생성기(111)의 실시예를 나타낸다.
도 2를 참조하면, 기준전압생성기(111)는 제1기준전압생성기(112) 및 제2기준전압생성기(113)를 구비한다.
제1기준전압생성기(112)는 제1차동연산증폭기(op1) 및 제1모스트랜지스터(M1)로 구성한 네가티브 피드백 회로(negative feedback circuit)를 이용하여 제1바이어스전압(VP)에 대응되는 제1기준전압(VTOP)을 생성한다. 제1차동연산증폭기(op1)는 일 입력단자(+)로 제1바이어스전압(VP)을 수신하고 다른 일 입력단자(-)로 제1기준전압(VTOP)을 수신한다. 제1모스트랜지스터(M1)는 일 단자가 제1전원전 압(VDD)에 연결되고 게이트에 제1차동연산증폭기(op1)의 출력단자가 연결되며 다른 일 단자로 상기 제1기준전압(VTOP)을 생성한다.
제2기준전압생성기(113)는 제2차동연산증폭기(op2) 및 제2모스트랜지스터(M2)로 구성한 네가티브 피드백 회로를 이용하여 제2바이어스전압(VN)에 대응되는 제2기준전압(VBOT)을 생성한다. 2차동연산증폭기(op2)는 일 입력단자(-)로 제2바이어스전압(VN)을 수신하고 다른 일 입력단자(+)로 제2기준전압(VBOT)을 생성한다. 제2모스트랜지스터(M2)는 일 단자가 접지전압(GND)에 연결되고, 게이트에 제2차동연산증폭기(op2)의 출력단자가 연결되며 다른 일 단자로 상기 제2기준전압(VBOT)을 생성한다.
제1기준전압생성기(112) 및 제2기준전압생성기(113)로부터 생성되는 제1기준전압(VTOP) 및 제2기준전압(VBOT)의 전압준위는, 제1기준전압생성기(112) 및 제2기준전압생성기(113)의 부하(load)에 관계없이 일정한 값을 유지한다.
다시 도 1에 도시된 스위치블록(115)에 대하여 설명한다.
스위치블록(115)은, 4개의 스위치어레이(SW1~SW4)를 구비한다. 제1스위치어레이(SW1)는 적어도 하나의 제1스위치제어신호(DNP1~DNP4, 도 3 참조)에 응답하여 상기 제1기준전압(VTOP)을 스위칭하여 제4노드(N4)로 제2전압신호(V4)를 출력한다. 제2스위치어레이(SW2)는 적어도 하나의 제2스위치제어신호(DPP1~DPP4, 도 3 참조)에 응답하여 제1기준전압(VTOP)을 스위칭하여 제3노드(N3)로 제1전압신호(V3)를 출력한다. 제3스위치어레이(SW3)는 적어도 하나의 제3스위치제어신호(DPN1~DPN4, 도 3 참조)에 응답하여 제2기준전압(VBOT)을 스위칭하여 제4노드(N4)로 제2전압신 호(V4)를 출력한다. 제4스위치어레이(SW4)는 적어도 하나의 제4스위치제어신호(DNN1~DNN4, 도 3 참조)에 응답하여 제2기준전압(VTOP)을 스위칭하여 제3노드(N3)로 제1전압신호(V3)를 출력한다.
도 3은 도 1에 도시된 스위치블록의 일실시예이다.
도 3을 참조하면, 도 1에는 4개의 스위치어레이들(SW1~SW4)이 하나의 스위치로 표시되어 있지만, 각각의 스위치어레이는 병렬로 연결된 4개의 스위치를 구비한다. 또한 실시예에 따라서는 스위치어레이를 구성하는 병렬 연결된 스위치의 개수는 4개 보다 많을 수도 있고 적을 수도 있다.
제1스위치어레이(SW1)는 각각의 게이트에 인가되는 해당 제1스위치제어신호(DNP1~DNP4)에 응답하여, 일 단자에 연결된 제1기준전압(VTOP)을 다른 일 단자에 연결된 제4노드(N4)로 제2전압신호(V4)를 출력하는 4개의 제1스위치트랜지스터들(M11~M14)을 구비한다.
제2스위치어레이(SW2)는 각각의 게이트에 인가되는 해당 제2스위치제어신호(DPP1~DPP4)에 응답하여 일 단자에 연결된 제1기준전압(VTOP)을 다른 일 단자에 연결된 제3노드(N3)로 제1전압신호(V3)를 출력하는 4개의 제2스위치트랜지스터들(M21~M24)을 구비한다.
제3스위치어레이(SW3)는 각각의 게이트에 인가되는 해당 제4스위치제어신호(DPN1~DPN4)에 응답하여 일 단자에 연결된 제2기준전압(VBOT)을 다른 일 단자에 연결된 제4노드(N4)로 제2전압신호(V4)를 출력하는 4개의 제3스위치트랜지스터(M31~M34)를 구비한다.
제4스위치어레이(SW4)는 각각의 게이트에 인가되는 해당 제4스위치제어신호(DNN1~DNN4)에 응답하여 일 단자에 연결된 제2기준전압(VBOT)을 다른 일 단자에 연결된 제3노드(N3)로 제1전압신호(V3)를 출력하는 4개의 제4스위치트랜지스터(M41~M44)를 구비한다.
각 스위치어레이에 포함된 4개의 스위치트랜지스터는 서로 병렬로 연결되어 있으므로, 4개의 스위치트랜지스터가 모두 턴 온 되었을 때의 등가저항은 이 보다 적은 개수의 스위치트랜지스터가 턴 온 되었을 때의 등가저항에 비해 적을 것이다. 따라서 임의의 스위치어레이의 등가저항을 크게 하기 위해서는 상대적으로 적은 개수의 스위치트랜지스터를 턴 온 시켜 사용하고, 등가저항을 작게 하기 위해서는 상대적으로 많은 개수의 스위치트랜지스터를 턴 온 시켜 사용하는 것이 가능하다.
상기 스위치어레이들의 등가저항은 송신기와 수신기 사이의 전압이득 및 송신기에서 출력하는 차동전압신호의 주파수에 큰 영향을 미친다. 이 부분에 대해서는 후술할 것이다.
도 1 및 도 3에 도시된 제1스위치어레이(SW1) 및 상기 제4스위치어레이(SW4) 쌍(pair) 그리고 상기 제2스위치어레이(SW2) 및 상기 제3스위치어레이(SW3) 쌍은 서로 배타적으로 턴 온 되고 턴 오프 된다.
도 4는 제2 및 제3스위치어레이가 턴 온 되었을 때 생성되는 전압신호를 나타낸다.
도 4를 참조하면, 제2 및 제3스위치어레이가 턴 온 되었을 때, 제1기준전 압(VTOP)은 제2스위치어레이(SW2), 상부의 전송라인(RCH), 저항(RRX), 하부의 전송라인(RCH) 및 제2기준전압(VBOT)으로의 직류전류 경로가 형성된다. 따라서 수신기의 비교기의 포지티브 입력단자(+)에 인가되는 전압은 네가티브 입력단자(-)에 인가되는 전압에 비해 전압준위가 높다. 여기서 전송라인(RCH)은 신호의 전송경로에 포함된 PCB, FPC 및 유리 기판 상에 구현된 메탈라인의 각각의 등가저항의 합을 모델링 한 것이다.
도 5는 제1 및 제4스위치어레이가 턴 온 되었을 때 생성되는 전압신호를 나타낸다.
도 5를 참조하면, 제1기준전압(VTOP)은 제1스위치어레이(SW1), 하부의 전송라인(RCH), 저항(RRX), 상부의 전송라인(RCH) 및 제2기준전압(VBOT)으로의 직류전류 경로가 형성된다. 따라서 수신기의 비교기의 포지티브 입력단자(+)에 인가되는 전압은 네가티브 입력단자(-)에 인가되는 전압에 비해 전압준위가 낮다.
제1스위치제어신호(DNP1~DNP4) 내지 제4스위치제어신호(DNN1~DNN4)에 의해 수신기의 저항(RRX)의 양 단자에 강하되는 전압의 상대적 높낮이가 결정되며, 저항(RRX)의 양 단자에 강하되는 전압은 비교기에서 변환하여 사용하게 된다.
제1스위치제어신호(DNP1~DNP4) 내지 제4스위치제어신호(DNN1~DNN4)의 논리 값을 결정하는 것은 송신기가 수신기로 전송하고자 하는 데이터가 된다. 도 1에 도시된 송수신 시스템이 COG 환경에서 구현된 영상재생장치인 경우, 송신기는 타이밍 컨트롤러가 될 것이고, 수신기는 디스플레이 패널을 구동하는 소스드라이버라고 가정할 수 있다.
이 경우 제1스위치제어신호(DNP1~DNP4) 내지 제4스위치제어신호(DNN1~DNN4)의 논리 값을 결정할 때 디스플레이데이터의 값을 참고할 수 있다.
본 발명에 따른 송수신 시스템에서 채용한 전압신호 전송방식은 송수신되는 전압신호의 크기를 최소한으로 할 수 있는 장점이 있다. 도 4 및 도 5에 도시된 바와 같이 직류전류가 흐르는 경로는 누설전류가 있을 수 있고, 전송라인의 전기적인 특성에 의한 신호의 지연성분이 존재하는 것은 종래의 차동전류신호 전송방식과 동일하다. 그렇지만, 제1기준전압(VTOP)과 제2기준전압(VBOT)의 사이에는 저항성분만이 존재하는데, 직류전압을 송수신 하는 본원 발명의 경우 누설 및 신호의 지연성분의 크기가 저항(RRX)의 양 단자에 강하되는 직류전압의 전압준위에 미치는 영향은 아주 작다.
또한 저항(RRX)의 양 단자에 강하되는 직류전압은 실제로 증폭하여 사용하므로 그 영향은 다시 감소된다. 따라서 상기의 영향을 고려하더라도 제1기준전압(VTOP)과 제2기준전압(VBOT)의 전위차를 최소한으로 할 수 있다. 전압신호의 크기를 감소시킴으로서 시스템 전체의 소비전력을 감소시킬 수 있을 뿐만 아니라 전압신호의 전달속도도 아울러 향상시킬 수 있는 장점이 있다.
상술한 바와 같은 장점 이외에도, 본 발명에 따른 송수신 시스템은, 송수신 시스템의 전압이득 및 송수신 신호의 밴드폭도 조절이 가능하다는 장점이 있다.
종래의 전류신호 전송방식의 경우 송신기의 출력전압(VTX(t)) 및 수신기의 입력전압(VRX(t))은 수학식 1과 같이 표시할 수 있다.
Figure 112008082866653-PAT00001
Figure 112008082866653-PAT00002
여기서 IIN은 송신하고자 하는 전류신호의 크기, RCH는 전송라인의 등가저항, RRX는 수신단의 저항을 각각 나타내며, CS는 전송라인과 기판 사이의 등가 커패시턴스를 의미한다.
수학식 1을 참조하면, 송신하고자 하는 전류신호(IIN)의 총 지연성분(τC)은 2개의 지연성분(τ1+τ2)의 합이 된다는 것을 알 수 있다.
도 6은 본 발명에 따른 송수신 시스템의 등가모델이다.
도 6에 도시된 송수신 시스템의 전압이득(voltage gain)은 수학식 2와 같이 표시할 수 있다.
Figure 112008082866653-PAT00003
전압신호의 주파수는 수학식 3과 같이 표시할 수 있다.
Figure 112008082866653-PAT00004
수학식 2 및 3을 참조하면, 송수신 시스템의 전압이득은 전송라인의 등가 저항 값(RCH) 및 수신단의 저항(RRX)의 저항 값에 의해 결정되며, 전압신호의 주파수(fMAX)는 전송라인의 등가저항(RCH)의 저항 값, 저항(RRX)의 저항 값 및 부하 커패시터의 커패시턴스(CL)에 의해 결정된다. 전송라인의 저항 값(RDH) 및 부하 커패시터의 커패시턴스(CL)는 이미 고정되어있으므로 전압이득을 변화시키기 위해서는 수신단의 저항(RRX)의 저항 값만을 변화시키면 된다.
예를 들어, 수신단의 등가저항(RRX)의 저항 값을 증가시키면 전압이득은 증가하고 주파수는 감소하게 되고, 반대로 전송라인의 등가저항(RCH)의 저항 값을 감소시키면 전압이득은 감소하고 주파수는 증가하게 된다.
이하에는 본 발명에 따른 송수신 시스템에 대한 컴퓨터 모의실험(computer simulation)의 실험조건 및 그 결과에 대하여 설명한다.
도 7은 2개의 전압신호의 크기에 따른 밴드 폭과 전압이득에 대한 컴퓨터 모의실험의 결과를 나타낸다.
도 7을 참조하면, 전압신호의 크기(VOD=|V1-V2|)가 감소하면 감소할수록 밴드 폭(bandwidth) 즉 송수신 주파수의 가용범위는 넓어지지만 전압이득은 감소한다.
도 8은 송신단의 저항성분의 변화에 따른 밴드 폭과 EMI에 대한 컴퓨터 모의실험의 결과를 나타낸다.
도 8을 참조하면, 여기서 송신단의 저항성분은 스위치블록(130)을 구성하는 스위치들의 턴 온 저항 값을 의미한다. 도 2를 참조하면, 각 스위치어레이는 4개의 스위치트랜지스터를 구비하고 있는데, 하나의 턴 온 저항이 320Ω(Ohm)이다. 따라서 송신단의 하나의 채널의 저항성분은 병렬로 연결된 스위치트랜지스터가 하나씩 더 턴 온 될 때 마다, 160Ω, 120Ω 및 80Ω으로 감소하게 된다.
송신단의 저항 값이 증가하면 증가할수록 시스템의 EMI(Electromagnetic interference) 특성은 증가하고 반면에 사용 주파수의 범위(밴드 폭)는 감소한다.
도 9는 수신단의 저항성분의 변화에 따른 밴드 폭과 전압이득에 대한 컴퓨터 모의실험의 결과를 나타낸다.
도 9를 참조하면, 수신단의 저항(RRX)의 저항 값이 증가할수록 전압이득은 증가하고 밴드 폭은 감소한다. 수신단에 저항(RRX)을 전혀 사용하지 않은 경우(open) 전압이득은 증가하는 반면에 밴드 폭은 감소한다.
도 7 내지 도 9의 결과는 수학식 2 및 수학식 3을 정성적으로 분석함으로서도 용이하게 유추할 수 있다.
도 10은 인터페이스 방식의 전기적 특성을 비교한 결과 도표이다.
도 10을 참조하면, 종래의 mLVDS 및 Wisebus의 경우 본 발명에 따른 송수신 시스템에 비해 평균전류(Average current)가 많이 흐르는 것은 물론 피크전류(Peak current)의 크기도 크다는 것을 알 수 있다. 평균전류 및 피크전류가 크다는 것은 시스템의 소비전력이 크다는 것을 의미한다. 시스템이 소형화됨으로써 해당 시스템에 사용되는 전지의 크기도 감소하는 현재의 기술 추세를 비추어보면 시스템의 소비전력이 크다는 것은 제품의 경쟁력을 감소시키는 원인이 될 것이다.
도 11은 인터페이스 방식의 전기적 특성의 모의실험 결과를 나타낸다.
도 11을 참조하면, 본 발명에 따른 송수신 시스템의 경우 종래의 mLVDS 및 Wisebus의 경우에 비해 전송되는 데이터(DATA) 및 클럭신호(CLK)의 형태가 보다 분명하다는 것을 모의실험 결과로도 알 수 있다.
도 12는 전송되는 신호의 종류에 따른 입출력신호의 파형도이다.
도 12를 참조하면, 전송되는 신호가 전류신호인 경우(VTX_CM1, VRX_CM1)에 비해 전압신호인 경우(VTX_VM1, VRX_VM1)에 비해 응답특성이 더 좋다는 것을 알 수 있다. 수신 신호의 경우 전압신호(VRX_VM1)가 1.2ns(nanoseconds)에 응답한 데 반해 전류신호(VRX_CM1)의 경우에는 7.1ns가 소요됨으로 5배 이상의 차이가 난다는 것을 알 수 있다.
도 13은 본 발명의 따른 송수신 시스템의 실시예이다.
도 13을 참조하면, 본 발명에 따른 송수신 시스템은, 포인트 투 포인트(point to point) 방식으로 데이터를 송수신 할 때 보다 적용하는 것이 바람직함을 보여준다.
상기의 내용은 디스플레이 시스템에 본 발명이 적용되는 것을 한정하여 설명하였지만, 디스플레이 구동 칩(Display Driver Integrated circuit, DDI) 즉 유기 발광다이오드(Organic Light Emitting Diode, OLED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 액정디스플레이(Liquid Crystal Display, LCD) 및 플렉서블 D-IC(Flexible Driver Integrated Circuit)에도 용이하게 접목될 수 있다.
본 발명은 이러한 점에서 제품의 실질적인 경쟁력을 제공할 수 있다는 장점이 있다. 이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 본 발명에 따른 송수신 시스템을 나타낸다.
도 2는 도 1에 도시된 기준전압생성기(111)의 실시예를 나타낸다.
도 3은 도 1에 도시된 스위치블록의 일실시예이다.
도 4는 제2 및 제3스위치어레이가 턴 온 되었을 때 생성되는 전압신호를 나타낸다.
도 5는 제1 및 제4스위치어레이가 턴 온 되었을 때 생성되는 전압신호를 나타낸다.
도 6은 본 발명에 따른 송수신 시스템의 등가모델이다.
도 7은 2개의 전압신호의 크기에 따른 밴드 폭과 전압이득에 대한 컴퓨터 모의실험의 결과를 나타낸다.
도 8은 송신단의 저항성분의 변화에 따른 밴드 폭과 EMI에 대한 컴퓨터 모의실험의 결과를 나타낸다.
도 9는 수신단의 저항성분의 변화에 따른 밴드 폭과 전압이득에 대한 컴퓨터 모의실험의 결과를 나타낸다.
도 10은 인터페이스 방식의 전기적 특성을 비교한 결과 도표이다.
도 11은 인터페이스 방식의 전기적 특성의 모의실험 결과를 나타낸다.
도 12는 전송되는 신호의 종류에 따른 입출력신호의 파형도이다.
도 13은 본 발명의 따른 송수신 시스템의 실시예이다.

Claims (24)

  1. 제1기준전압(VTOP) 및 제2기준전압(VBOT)을 스위칭하여 2개의 전압신호(V3, V4)를 생성하는 송신기(110); 및
    상기 2개의 전압신호(V3, V4)를 수신하는 수신기(150)를 구비하고,
    상기 송신기(110)는,
    상기 제1기준전압(VTOP) 및 상기 제2기준전압(VBOT)을 생성하는 기준전압생성기(111); 및
    상기 제1기준전압(VTOP)과 상기 제2기준전압(VBOT)을 스위칭하여 상기 2개의 전압신호(V3, V4)를 출력하는 스위치블록(115)을 구비하며,
    상기 수신기는,
    상기 2개의 전압신호(V3, V4)를 수신하는 저항(RRX)을 구비하는 송수신 시스템.
  2. 제1항에 있어서,
    상기 기준전압생성기(111)는, 제1기준전압생성기(112) 및 제2기준전압생성기(113)를 구비하며,
    상기 제1기준전압생성기(112)는,
    일 입력단자에 제1바이어스전압(VP)이 인가되는 제1차동연산증폭기(op1); 및
    일 단자는 제1전원전압(VDD)에 연결되고, 게이트에 연결된 상기 제1차동연산증폭기(op1)의 출력전압에 응답하여, 상기 제1차동연산증폭기(op1)의 다른 일 입력단자와 연결된 다른 일 단자로 상기 제1기준전압(VTOP)을 생성하는 제1모스트랜지스터(M1)를 구비하며,
    상기 제2기준전압생성기(113)는,
    일 입력단자에 제2바이어스전압(VN)이 인가되는 제2차동연산증폭기(op2); 및
    일 단자는 접지전압(GND)에 연결되고, 게이트에 연결된 상기 제2차동연산증폭기(op2)의 출력전압에 응답하여, 상기 제2차동연산증폭기(op2)의 다른 일 입력단자와 연결된 다른 일 단자로 상기 제2기준전압(VBOT)을 생성하는 제2모스트랜지스터(M2)를 구비하는 송수신 시스템.
  3. 제1항에 있어서, 상기 스위치블록(115)은,
    적어도 하나의 제1스위치제어신호(DNP1~DNP4)에 응답하여 상기 제1기준전압(VTOP)을 스위칭하여 제2전압신호(V4)를 출력하는 제1스위치어레이(SW1);
    적어도 하나의 제2스위치제어신호(DPP1~DPP4)에 응답하여 상기 제1기준전압(VTOP)을 스위칭하여 제1전압신호(V3)를 출력하는 제2스위치어레이(SW2);
    적어도 하나의 제3스위치제어신호(DPN1~DPN4)에 응답하여 상기 제2기준전압(VBOT)을 스위칭하여 상기 제2전압신호(V4)를 출력하는 제3스위치어레이(SW3); 및
    적어도 하나의 제4스위치제어신호(DNN1~DNN4)에 응답하여 상기 제2기준전 압(VBOT)을 스위칭하여 상기 제1전압신호(V3)를 출력하는 제4스위치어레이(SW4)를 구비하는 송수신 시스템.
  4. 제3항에 있어서,
    상기 제1스위치어레이(SW1)는, 상기 적어도 하나의 제1스위치제어신호(DNP1~DNP4) 중 해당 제1스위치제어신호에 응답하여 상기 제1기준전압(VTOP)을 스위칭하여 상기 제2전압신호(V4)로 출력하는 제1스위치트랜지스터를 적어도 하나 구비하며,
    상기 제2스위치어레이(SW2)는, 상기 적어도 하나의 제2스위치제어신호(DPP1~DPP4) 중 해당 제2스위치제어신호에 응답하여 상기 제1기준전압(VTOP)을 스위칭하여 상기 제1전압신호(V3)로 출력하는 제2스위치트랜지스터를 적어도 하나 구비하고,
    상기 제3스위치어레이(SW3)는, 상기 적어도 하나의 제4스위치제어신호(DPN1~DPN4) 중 해당 제3스위치제어신호에 응답하여 상기 제2기준전압(VBOT)을 스위칭하여 상기 제2전압신호(V4)로 출력하는 제3스위치트랜지스터를 적어도 하나 구비하며,
    상기 제4스위치어레이(SW4)는, 상기 적어도 하나의 제4스위치제어신호(DNN1~DNN4) 중 해당 제4스위치제어신호에 응답하여 상기 제2기준전압(VBOT)을 스위칭하여 상기 제1전압신호(V3)로 출력하는 제4스위치트랜지스터(M41~M44)를 적어도 하나 구비하는 송수신 시스템.
  5. 제3항에 있어서,
    상기 제1스위치어레이(SW1) 및 상기 제4스위치어레이(SW4) 쌍 그리고 상기 제2스위치어레이(SW2) 및 상기 제3스위치어레이(SW3) 쌍은 서로 배타적으로 턴 온 되고 턴 오프 되는 송수신 시스템.
  6. 제1항에 있어서, 상기 수신기는,
    상기 저항(RRX)의 양 단자에 강하된 전압을 등화시키는 등화기(151)를 더 구비하는 송수신 시스템.
  7. 제6항에 있어서, 상기 수신기는,
    상기 등화기(151)로부터 출력되는 신호의 크기를 비교하는 비교기(152)를 더 구비하는 송수신 시스템.
  8. 제1항에 있어서, 상기 전압신호는,
    클럭신호 또는 데이터인 송수신 시스템.
  9. 제1항에 있어서,
    상기 수신기는 유리 기판의 상부에 설치되며,
    상기 전송라인은 상기 유리 기판에 설치된 메탈라인을 포함하는 송수신 시스템.
  10. 제1항에 있어서, 상기 송수신 시스템은,
    포인트 투 포인트 방식으로 전압신호를 송수신하는 송수신 시스템.
  11. 제1항에 있어서, 상기 송수신 시스템은,
    DDI, OLED, PDP, LCD 및 플렉서블 D-IC에 적용되는 송수신 시스템.
  12. 디스플레이데이터를 2개의 전압신호로 변환하여 수신기인 소스드라이버로 전달하는 송신기인 타이밍 컨트롤러를 구비하는 송수신 시스템에 있어서,
    상기 타이밍컨트롤러(110)는,
    제1기준전압(VTOP) 및 제2기준전압(VBOT)을 생성하는 기준전압생성기(111); 및
    상기 제1기준전압(VTOP) 및 상기 제2기준전압(VBOT)을 스위칭하여 제1전압신호(V3) 및 제2전압신호(V4)로 출력하는 스위치블록(115)을 구비하며,
    상기 소스드라이버(150)는,
    상기 2개의 전압신호(V3, V4)를 수신하는 저항(RRX)을 구비하는 송수신 시스템.
  13. 제12항에 있어서, 상기 기준전압생성기(111)는 제1기준전압생성기(112) 및 제2기준전압생성기(113)를 구비하며,
    상기 제1기준전압생성기(112)는,
    일 입력단자에 제1바이어스전압(VP)이 인가되는 제1차동연산증폭기(op1); 및
    일 단자는 제1전원전압(VDD)에 연결되고, 게이트에 연결된 상기 제1차동연산증폭기(op1)의 출력전압에 응답하여, 상기 제1차동연산증폭기(op1)의 다른 일 입력단자와 연결된 다른 일 단자로 상기 제1기준전압(VTOP)을 생성하는 제1모스트랜지스터(M1)를 구비하며,
    상기 제2기준전압생성기(113)는,
    일 입력단자에 제2바이어스전압(VN)이 인가되는 제2차동연산증폭기(op2); 및
    일 단자는 접지전압(GND)에 연결되고, 게이트에 연결된 상기 제2차동연산증폭기(op2)의 출력전압에 응답하여, 상기 제2차동연산증폭기(op2)의 다른 일 입력단자와 연결된 다른 일 단자로 상기 제2기준전압(VBOT)을 생성하는 제2모스트랜지스터(M2)를 구비하는 송수신 시스템.
  14. 제12항에 있어서, 상기 스위치블록(115)은,
    적어도 하나의 제1스위치제어신호(DNP1~DNP4)에 응답하여 상기 제1기준전압(VTOP)을 스위칭하여 제2전압신호(V4)를 출력하는 제1스위치어레이(SW1);
    적어도 하나의 제2스위치제어신호(DPP1~DPP4)에 응답하여 상기 제1기준전 압(VTOP)을 스위칭하여 제1전압신호(V3)를 출력하는 제2스위치어레이(SW2);
    적어도 하나의 제3스위치제어신호(DPN1~DPN4)에 응답하여 상기 제2기준전압(VBOPT)을 스위칭하여 상기 제2전압신호(V4)를 출력하는 제3스위치어레이(SW3); 및
    적어도 하나의 제4스위치제어신호(DNN1~DNN4)에 응답하여 상기 제2기준전압(VBOPT)을 스위칭하여 상기 제1전압신호(V3)를 출력하는 제4스위치어레이(SW4)를 구비하는 송수신 시스템.
  15. 제14항에 있어서,
    상기 제1스위치어레이(SW1)는, 상기 적어도 하나의 제1스위치제어신호(DNP1~DNP4) 중 해당 제1스위치제어신호에 응답하여 상기 제1기준전압(VTOP)을 스위칭하여 상기 제2전압신호(V4)로 출력하는 제1스위치트랜지스터를 적어도 하나 구비하며,
    상기 제2스위치어레이(SW2)는, 상기 적어도 하나의 제2스위치제어신호(DPP1~DPP4) 중 해당 제2스위치제어신호에 응답하여 상기 제1기준전압(VTOP)을 스위칭하여 상기 제1전압신호(V3)로 출력하는 제2스위치트랜지스터를 적어도 하나 구비하고,
    상기 제3스위치어레이(SW3)는, 상기 적어도 하나의 제4스위치제어신호(DPN1~DPN4) 중 해당 제3스위치제어신호에 응답하여 상기 제2기준전압(VBOT)을 스위칭하여 상기 제2전압신호(V4)로 출력하는 제3스위치트랜지스터를 적어도 하나 구비하며,
    상기 제4스위치어레이(SW4)는, 상기 적어도 하나의 제4스위치제어신호(DNN1~DNN4) 중 해당 제4스위치제어신호에 응답하여 상기 제2기준전압(VBOT)을 스위칭하여 상기 제1전압신호(V3)로 출력하는 제4스위치트랜지스터를 적어도 하나 구비하는 송수신 시스템.
  16. 제14항에 있어서,
    상기 제1스위치어레이(SW1) 및 상기 제4스위치어레이(SW4) 쌍 그리고 상기 제2스위치어레이(SW2) 및 상기 제3스위치어레이(SW3) 쌍은 서로 배타적으로 턴 온 되고 턴 오프 되는 송수신 시스템.
  17. 제14항에 있어서,
    상기 적어도 하나의 제1스위치제어신호(DNP1~DNP4) 내지 상기 적어도 하나의 제4스위치제어신호(DNN1~DNN4)는 상기 디스플레이데이터에 의해 결정되는 송수신 시스템.
  18. 제14항에 있어서,
    상기 적어도 하나의 제1스위치제어신호(DNP1~DNP4) 내지 상기 적어도 하나의 제4스위치제어신호(DNN1~DNN4)는,
    상기 타이밍컨트롤러의 출력단자와 상기 소스드라이버의 출력단자 사이의 전 압이득 및 상기 전압신호의 주파수의 범위를 결정하는 밴드폭을 더 고려하여 결정되는 송수신 시스템.
  19. 제12항에 있어서,
    상기 타이밍컨트롤러와 상기 소스드라이버는 포인트 투 포인트 방식으로 상기 전압신호를 송수신하는 송수신 시스템.
  20. 송신기 및 수신기 사이의 신호 송수신 방법에 있어서,
    상기 송신기에서 송신하고자 하는 신호를 적어도 2개의 전압신호로 변환하는 단계; 및
    상기 변환된 전압신호를 상기 수신기에 전송하는 단계를 구비하며,
    상기 수신기는 유리 기판위에 설치되는 신호 송수신 방법.
  21. 제20항에 있어서,
    상기 변환된 전압신호를 저항을 통해 수신하는 단계를 더 구비하는 신호 송수신 방법.
  22. 제21항에 있어서,
    수신한 전압신호를 등화하는 단계; 및
    등화된 전압신호를 비교하는 단계를 더 구비하는 신호 송수신 방법.
  23. 제20항에 있어서,
    상기 송신기는 타이밍컨트롤러이고 상기 수신기는 소스드라이버인 신호 송수신 방법.
  24. 제20항에 있어서,
    DDI, OLED, PDP, LCD 및 플렉서블 D-IC에 적용되는 신호 송수신 방법.
KR1020080120685A 2008-12-01 2008-12-01 송수신 시스템 및 신호 송수신 방법 KR20100062216A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080120685A KR20100062216A (ko) 2008-12-01 2008-12-01 송수신 시스템 및 신호 송수신 방법
US12/603,705 US8773417B2 (en) 2008-12-01 2009-10-22 System and method for transmitting and receiving signals
JP2009270622A JP2010130697A (ja) 2008-12-01 2009-11-27 送受信システム及び信号送受信方法
TW098141028A TW201042933A (en) 2008-12-01 2009-12-01 System and method for transmitting and receiving signals
CN200910258476.4A CN101764626B (zh) 2008-12-01 2009-12-01 发射和接收信号的系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120685A KR20100062216A (ko) 2008-12-01 2008-12-01 송수신 시스템 및 신호 송수신 방법

Publications (1)

Publication Number Publication Date
KR20100062216A true KR20100062216A (ko) 2010-06-10

Family

ID=42222401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120685A KR20100062216A (ko) 2008-12-01 2008-12-01 송수신 시스템 및 신호 송수신 방법

Country Status (5)

Country Link
US (1) US8773417B2 (ko)
JP (1) JP2010130697A (ko)
KR (1) KR20100062216A (ko)
CN (1) CN101764626B (ko)
TW (1) TW201042933A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575874B (zh) 2015-07-24 2017-03-21 晨星半導體股份有限公司 低電壓差分訊號驅動電路
CN106411312A (zh) * 2015-07-31 2017-02-15 晨星半导体股份有限公司 低电压差分信号驱动电路
KR20180134464A (ko) * 2017-06-08 2018-12-19 에스케이하이닉스 주식회사 반도체 장치 및 시스템
CN209015701U (zh) * 2018-10-25 2019-06-21 惠科股份有限公司 显示面板的电源电压控制电路及显示装置
CN110048738B (zh) * 2019-04-18 2020-07-17 西安电子科技大学 饱和检测电路及基于自动增益管理的无线收发机

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246178B2 (ja) * 1994-05-11 2002-01-15 ソニー株式会社 信号転送回路
US5541535A (en) 1994-12-16 1996-07-30 International Business Machines Corporation CMOS simultaneous transmission bidirectional driver/receiver
US6559723B2 (en) * 2001-09-04 2003-05-06 Motorola, Inc. Single ended input, differential output amplifier
US20030142240A1 (en) 2002-01-29 2003-07-31 Koninklijke Philips Electronics N.V. Device and method for interfacing digital video processing devices
KR100900545B1 (ko) * 2002-02-21 2009-06-02 삼성전자주식회사 디지털 인터페이스 송수신 회로를 갖는 평판 디스플레이장치
KR100878274B1 (ko) * 2002-08-08 2009-01-13 삼성전자주식회사 표시 장치
JP4593915B2 (ja) 2002-12-31 2010-12-08 三星電子株式会社 同時両方向入出力回路及び方法
KR101090248B1 (ko) 2004-05-06 2011-12-06 삼성전자주식회사 칼럼 드라이버 및 이를 갖는 평판 표시 장치
KR100697281B1 (ko) * 2005-03-17 2007-03-20 삼성전자주식회사 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치
JP2006146885A (ja) 2005-10-07 2006-06-08 Seiko Epson Corp 送信回路、受信回路、差動インタフェース装置、表示コントローラ、表示ユニット及び電子機器
JP2009529282A (ja) 2006-03-09 2009-08-13 エヌエックスピー ビー ヴィ 相互接続電力レベル調整方法およびシステム、ならびに、記憶装置
KR100850206B1 (ko) * 2006-12-26 2008-08-04 삼성전자주식회사 액정 표시 장치 및 그 화질 개선 방법
JP2008182727A (ja) * 2008-02-18 2008-08-07 Seiko Epson Corp 送信回路、受信回路、差動インタフェース装置、表示コントローラ及び電子機器

Also Published As

Publication number Publication date
CN101764626B (zh) 2014-03-19
CN101764626A (zh) 2010-06-30
JP2010130697A (ja) 2010-06-10
US8773417B2 (en) 2014-07-08
US20100134467A1 (en) 2010-06-03
TW201042933A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
EP1353484A2 (en) Reconfigurable line driver
US7495474B2 (en) Integrated circuit device and electronic instrument
US8018446B2 (en) Differential signaling system and display using the same
TWI687046B (zh) 用於電壓模態信號發射器之兩階段式前饋等化器
US20080116935A1 (en) Source-coupled differential low-swing driver circuits
US20100045655A1 (en) Display
KR101341022B1 (ko) 데이터 전송 장치 및 이를 이용한 평판 표시 장치
KR20100062216A (ko) 송수신 시스템 및 신호 송수신 방법
US20100277458A1 (en) Driving Circuit on LCD Panel and Associated Control Method
KR20050078981A (ko) 평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버
JP2008134496A (ja) 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
US20050140424A1 (en) Receiving device
US8324936B2 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
EP3381138B1 (en) On-chip test interface for voltage-mode mach-zehnder modulator driver
US6552582B1 (en) Source follower for low voltage differential signaling
KR101030957B1 (ko) 차동전류 구동 방식의 인터페이스 시스템
JP3948446B2 (ja) 半導体装置
KR20120044518A (ko) 평판표시장치
US10445284B2 (en) Display apparatus, signal transmitter, and data transmitting method for display apparatus
CN106416077A (zh) 低电压差分信号传送器
KR100692813B1 (ko) 액정 표시 장치의 구동 장치 및 그의 구동 방법
KR102646553B1 (ko) 전압조정기 기반의 송신 이퀄라이제이션 장치
EP3826247B1 (en) Transmitter with equalization
KR20020011751A (ko) 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치
Chang et al. 60.2: CiCC: A Current‐Mode Cascade Interface for COG of TFT‐LCD Systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application