JP2010130697A - 送受信システム及び信号送受信方法 - Google Patents
送受信システム及び信号送受信方法 Download PDFInfo
- Publication number
- JP2010130697A JP2010130697A JP2009270622A JP2009270622A JP2010130697A JP 2010130697 A JP2010130697 A JP 2010130697A JP 2009270622 A JP2009270622 A JP 2009270622A JP 2009270622 A JP2009270622 A JP 2009270622A JP 2010130697 A JP2010130697 A JP 2010130697A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- switch
- signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
【解決手段】送受信システムは、第1基準電圧及び第2基準電圧をスイッチングして2つの電圧信号を生成する送信機と、2つの電圧信号を受信する受信機とを備え、送信機は、第1基準電圧及び第2基準電圧を生成する基準電圧生成器と、第1基準電圧と第2基準電圧とをスイッチングして2つの電圧信号を出力するスイッチブロックとを備え、受信機は、2つの電圧信号を受信する抵抗を備える。
【選択図】図1
Description
本発明が解決しようとする他の技術的課題は、信号の正常な送信及び送信速度を増加させうる信号送受信方法を提供することである。
前記技術的課題を達成するための本発明の他の一態様による送受信システムは、ディスプレイデータを2つの電圧信号に変換して受信機であるソースドライバに伝達する送信機のタイミングコントローラを備える送受信システムにおいて、前記タイミングコントローラは、第1基準電圧及び第2基準電圧を生成する基準電圧生成器と、前記第1基準電圧及び前記第2基準電圧をスイッチングして第1電圧信号及び第2電圧信号として出力するスイッチブロックとを備え、前記ソースドライバは、前記2つの電圧信号を受信する抵抗を備える。
前記他の技術的課題を達成するための本発明による信号送受信方法は、前記送信機で送信しようとする信号を少なくとも2つの電圧信号に変換する段階と、前記変換された電圧信号を前記受信機に伝送する段階とを備え、前記受信機はガラス基板上に設けられる。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
図1を参照すれば、送受信システム100は、送信機110、伝送ライン130及び受信機150を備える。送信機110は、PCB(Printed Circuit Board)に、そして受信機150は、ガラス(Glass)基板上に各々設けられ、PCBとガラス基板とは、FPC(Flexible Printed Circuit)で連結されると仮定する。
送信機は、2つの基準電圧VTOP,VBOTを生成する基準電圧生成器111と、2つの基準電圧VTOP,VBOTをスイッチングして2つの電圧信号V3,V4を出力するスイッチブロック115とを備える。2つのスイッチ等価抵抗RTXは、スイッチブロック115を構成するMOSトランジスタスイッチの等価ターンオン抵抗(Equivalent turnon resistance)を意味する。
送信機110と受信機150とを電気的に連結する伝送ライン130は、PCB、FPC及びガラス基板上に具現されたメタルラインMET_GLAを1つに合わせたものであり、各々一定のインピ−ダンス成分を有する。
受信機150は、モデル伝送ラインに連結された抵抗RRXと、抵抗RRXの両端子に降下(drop)される電圧を等化(Equalizing)する等化器151と、等化された電圧を比較する比較器152と、比較器152に電流を供給する電流源153とを備える。
図2は、図1に図示された基準電圧生成器111の実施形態を示す。
図2を参照すれば、基準電圧生成器111は、第1基準電圧生成器112及び第2基準電圧生成器113を備える。
第1基準電圧生成器112は、第1差動演算増幅器op1及び第1MOSトランジスタM1で構成したネガティブフィードバック回路(negative feedback circuit)を利用して第1バイアス電圧VPに対応する第1基準電圧VTOPを生成する。第1差動演算増幅器op1は、第1入力端子(+)で第1バイアス電圧VPを受信し、第2入力端子(−)で第1基準電圧VTOPを受信する。第1MOSトランジスタM1は、第1端子が第1電源電圧VDDに連結され、ゲートに第1差動演算増幅器op1の出力端子が連結され、第2端子で前記第1基準電圧VTOPを生成する。
第2基準電圧生成器113は、第2差動演算増幅器op2及び第2MOSトランジスタM2で構成したネガティブフィードバック回路を利用して第2バイアス電圧VNに対応する第2基準電圧VBOTを生成する。2差動演算増幅器op2は、第1入力端子(−)で第2バイアス電圧VNを受信し、第2入力端子(+)で第2基準電圧VBOTを生成する。第2MOSトランジスタM2は、第1端子が接地電圧GNDに連結され、ゲートに第2差動演算増幅器op2の出力端子が連結され、第2端子で前記第2基準電圧VBOTを生成する。
第1基準電圧生成器112及び第2基準電圧生成器113から生成される第1基準電圧VTOP及び第2基準電圧VBOTの電圧準位は、第1基準電圧生成器112及び第2基準電圧生成器113の負荷(load)に関係なく一定値を保持する。
スイッチブロック115は、4つのスイッチアレイSW1〜SW4を備える。第1スイッチアレイSW1は、少なくとも1つの第1スイッチ制御信号DNP1〜DNP4(図3参照)に応答して前記第1基準電圧VTOPをスイッチングして第4ノードN4に第2電圧信号V4を出力する。第2スイッチアレイSW2は、少なくとも1つの第2スイッチ制御信号DPP1〜DPP4(図3参照)に応答して第1基準電圧VTOPをスイッチングして第3ノードN3に第1電圧信号V3を出力する。第3スイッチアレイSW3は、少なくとも1つの第3スイッチ制御信号DPN1〜DPN4(図3参照)に応答して第2基準電圧VBOTをスイッチングして第4ノードN4に第2電圧信号V4を出力する。第4スイッチアレイSW4は、少なくとも1つの第4スイッチ制御信号DNN1〜DNN4(図3参照)に応答して第2基準電圧VTOPをスイッチングして第3ノードN3に第1電圧信号V3を出力する。
図3を参照すれば、図1には4つのスイッチアレイSW1〜SW4が1つのスイッチとして表示されているが、それぞれのスイッチアレイは並列に連結された4つのスイッチを備える。また実施形態によっては、スイッチアレイを構成する並列に連結されたスイッチの数は4つより多いか、または少ない。
第2スイッチアレイSW2は、それぞれのゲートに印加される該当第2スイッチ制御信号DPP1〜DPP4に応答して、第1端子に印加された第1基準電圧VTOPを第2端子に連結された第3ノードN3に第1電圧信号V3として出力する4つの第2スイッチトランジスタM21〜M24を備える。
第3スイッチアレイSW3は、それぞれのゲートに印加される該当第4スイッチ制御信号DPN1〜DPN4に応答して、第1端子に印加された第2基準電圧VBOTを第2端子に連結された第4ノードN4に第2電圧信号V4として出力する4つの第3スイッチトランジスタM31〜M34を備える。
第4スイッチアレイSW4は、それぞれのゲートに印加される該当第4スイッチ制御信号DNN1〜DNN4に応答して、第1端子に印加された第2基準電圧VBOTを第2端子に連結された第3ノードN3に第1電圧信号V3として出力する4つの第4スイッチトランジスタM41〜M44を備える。
前記スイッチアレイの等価抵抗は、送信機と受信機との間の電圧利得及び送信機で出力する差動電圧信号の周波数に大きな影響を及ぼす。これについては後述する。
図1及び図3に図示された第1スイッチアレイSW1及び前記第4スイッチアレイSW4対(pair)と、前記第2スイッチアレイSW2及び前記第3スイッチアレイSW3対はと、互いに排他的にターンオン/ターンオフされる。
図4を参照すれば、第2及び第3スイッチアレイのターンオン時に、第1基準電圧VTOPは、第2スイッチアレイSW2、上部の伝送ラインRCH、抵抗RRX、下部の伝送ラインRCH及び第2基準電圧VBOTへの直流電流経路が形成される。したがって、受信機の比較器のポジティブ入力端子(+)に印加される電圧は、ネガティブ入力端子(−)に印加される電圧に比べて電圧準位が高い。ここで、伝送ラインRCHは、信号の伝送経路に含まれたPCB、FPC及びガラス基板上に具現されたメタルラインのそれぞれの等価抵抗の和をモデリングしたものである。
図5を参照すれば、第1基準電圧VTOPは、第1スイッチアレイSW1、下部の伝送ラインRCH、抵抗RRX、上部の伝送ラインRCH及び第2基準電圧VBOTへの直流電流経路が形成される。したがって、受信機の比較器のポジティブ入力端子(+)に印加される電圧は、ネガティブ入力端子(−)に印加される電圧に比べて電圧準位が低い。
第1スイッチ制御信号DNP1〜DNP4ないし第4スイッチ制御信号DNN1〜DNN4によって受信機の抵抗RRXの両端子に降下される電圧の相対的な高低が決定され、抵抗RRXの両端子で降下される電圧は、比較器で変換して使用する。
第1スイッチ制御信号DNP1〜DNP4ないし第4スイッチ制御信号DNN1〜DNN4の論理値を決定するのは、送信機が受信機に伝送しようとするデータである。図1に図示された送受信システムがCOG環境で具現された映像再生装置である場合、送信機はタイミングコントローラになり、受信機はディスプレイパネルを駆動するソースドライバであると仮定しうる。
この場合、第1スイッチ制御信号DNP1〜DNP4ないし第4スイッチ制御信号DNN1〜DNN4の論理値を決定する時、ディスプレイデータの値を参考にしうる。
また抵抗RRXの両端子で降下される直流電圧は、実際に増幅して使用するので、その影響はさらに減少する。したがって、前記の影響を考慮しても、第1基準電圧VTOPと第2基準電圧VBOTとの電位差を最小化しうる。電圧信号の大きさを減少させることによって、システム全体の消費電力を減少させ、かつ電圧信号の伝達速度も向上させうるという長所がある。
前述したような長所以外にも、本発明による送受信システムは、送受信システムの電圧利得及び送受信信号の帯域幅も調節可能であるという長所がある。
従来の電流信号伝送方式の場合、送信機の出力電圧VTX(t)及び受信機の入力電圧VRX(t)は数式1のように表示しうる。
数式1を参照すれば、送信しようとする電流信号IINの総遅延成分τCは2つの遅延成分τ1+τ2の和となるということが分かる。
図6に図示された送受信システムの電圧利得(voltage gain)は数式2のように表示しうる。
例えば、受信端の等価抵抗RRXの抵抗値を増加させれば、電圧利得は増加し、周波数は減少し、逆に伝送ラインの等価抵抗RCHの抵抗値を減少させれば、電圧利得は減少し、周波数は増加する。
図7は、2つの電圧信号の大きさによる帯域幅及び電圧利得に対するコンピュータ模擬実験の結果を示す。
図7を参照すれば、電圧信号の大きさ(VOD=|V1−V2|)が減少するほど、帯域幅、すなわち、送受信周波数の可用範囲は広くなるが、電圧利得は減少する。
図8を参照すれば、ここで送信端の抵抗成分は、スイッチブロック130を構成するスイッチのターンオン抵抗値を意味する。図2を参照すれば、各スイッチアレイは4つのスイッチトランジスタを備えているが、1つのターンオン抵抗が320Ω(Ohm)である。したがって、送信端の1つのチャンネルの抵抗成分は並列に連結されたスイッチトランジスタが1つずつさらにターンオンされる度に、160Ω、120Ω及び80Ωに減少する。
送信端の抵抗値が増加するほど、システムのEMI(Electromagnetic interference)特性は増加し、一方、使用周波数の範囲(帯域幅)は減少する。
図9を参照すれば、受信端の抵抗RRXの抵抗値が増加するほど、電圧利得は増加し、帯域幅は減少する。受信端に抵抗RRXを全く使用しない場合(open)、電圧利得は増加し、一方、帯域幅は減少する。
図7ないし図9の結果は、数式2及び数式3の定性的な分析だけでも容易に類推しうる。
図10を参照すれば、従来のmLVDS及びWisebusの場合、本発明による送受信システムに比べて平均電流(Average current)が多く流れることはもとより、ピ−ク電流(Peak current)も大きいということが分かる。平均電流及びピ−ク電流が大きいということは、システムの消費電力が大きいということを意味する。システムの小型化につれて、該当システムに使われる電池の大きさも低下する現在の技術趨勢を鑑みて、システムの消費電力が大きいということは製品競争力を減少させる原因となる。
図11を参照すれば、本発明による送受信システムの場合、従来のmLVDS及びWisebusの場合に比べて、伝送されるデータDATA及びクロック信号CLKの形態がさらに明らかであるということが模擬実験の結果からも分かる。
図12を参照すれば、伝送される信号が電流信号である場合VTX_CM1、VRX_CM1に比べて、電圧信号である場合VTX_VM1、VRX_VM1の方が応答特性が良いということが分かる。受信信号の場合、電圧信号VRX_VM1が1.2ns(nano seconds)に応答し、一方、電流信号(VRX_CM1)の場合には、7.1nsがかかって、5倍以上の差があるということが分る。
図13を参照すれば、本発明による送受信システムは、ポイント・ツー・ポイント(point to point)方式でデータを送受信する時より適用しやすいことを示す。
前記内容は、ディスプレイシステムへの本発明の適用を限定して説明したが、ディスプレイ駆動チップ(Display Driver Integrated circuit:DDI)、すなわち、有機発光ダイオード(Organic Light Emitting Diode:OLED)、プラズマディスプレイパネル(Plasma Display Panel:PDP)、液晶ディスプレイ(Liquid Crystal Display:LCD)及びフレキシブルD−IC(Flexible Driver Integrated Circuit)にも容易に適用されうる。
以上、本発明についての技術思想を添付図面と共に述べたが、これは本発明の望ましい実施形態の例示的な説明に過ぎず、本発明を限定するものではない。また、本発明が属する技術分野の当業者ならば、本発明の技術的思想の範ちゅうを逸脱しない範囲内で多様な変形及び修正が可能であるということは明白である。
110 送信機
111 基準電圧生成器
115 スイッチブロック
130 伝送ライン
150 受信機
151 等化器
152 比較器
153 電流源
VTOP,VBOT 基準電圧
V3,V4 電圧信号
RTX スイッチ等価抵抗
MET_GLA メタルライン
Claims (24)
- 第1基準電圧VTOP及び第2基準電圧VBOTをスイッチングして2つの電圧信号V3,V4を生成する送信機110と、
前記2つの電圧信号V3,V4を受信する受信機150と、を備え、
前記送信機110は、
前記第1基準電圧VTOP及び前記第2基準電圧VBOTを生成する基準電圧生成器111と、
前記第1基準電圧VTOPと前記第2基準電圧VBOTとをスイッチングして、前記2つの電圧信号V3,V4を出力するスイッチブロック115と、を備え、
前記受信機は、前記2つの電圧信号V3,V4を受信する抵抗RRXを備えることを特徴とする送受信システム。 - 前記基準電圧生成器111は、第1基準電圧生成器112と、第2基準電圧生成器113と、を備え、
前記第1基準電圧生成器112は、
第1入力端子に第1バイアス電圧VPが印加される第1差動演算増幅器op1と、
第1端子が第1電源電圧VDDに連結され、ゲートに連結された前記第1差動演算増幅器op1の出力電圧に応答して、前記第1差動演算増幅器op1の第2入力端子と連結された第2端子に前記第1基準電圧VTOPを生成する第1MOSトランジスタM1と、を備え、
前記第2基準電圧生成器113は、
第1入力端子に第2バイアス電圧VNが印加される第2差動演算増幅器op2と、
第1端子が接地電圧GNDに連結され、ゲートに連結された前記第2差動演算増幅器op2の出力電圧に応答し、前記第2差動演算増幅器op2の第2入力端子と連結された第2端子に前記第2基準電圧VBOTを生成する第2MOSトランジスタM2と、を備えることを特徴とする請求項1に記載の送受信システム。 - 前記スイッチブロック115は、
少なくとも1つの第1スイッチ制御信号DNP1〜DNP4に応答して、前記第1基準電圧VTOPをスイッチングして第2電圧信号V4を出力する第1スイッチアレイSW1と、
少なくとも1つの第2スイッチ制御信号DPP1〜DPP4に応答して、前記第1基準電圧VTOPをスイッチングして第1電圧信号V3を出力する第2スイッチアレイSW2と、
少なくとも1つの第3スイッチ制御信号DPN1〜DPN4に応答して、前記第2基準電圧VBOTをスイッチングして前記第2電圧信号V4を出力する第3スイッチアレイSW3と、
少なくとも1つの第4スイッチ制御信号DNN1〜DNN4に応答して、前記第2基準電圧VBOTをスイッチングして前記第1電圧信号V3を出力する第4スイッチアレイSW4と、を備えることを特徴とする請求項1に記載の送受信システム。 - 前記第1スイッチアレイSW1は、前記少なくとも1つの第1スイッチ制御信号DNP1〜DNP4のうち、該当第1スイッチ制御信号に応答して、前記第1基準電圧VTOPをスイッチングして前記第2電圧信号V4として出力する第1スイッチトランジスタを少なくとも1つ備え、
前記第2スイッチアレイSW2は、前記少なくとも1つの第2スイッチ制御信号DPP1〜DPP4のうち、該当第2スイッチ制御信号に応答して前記第1基準電圧VTOPをスイッチングして前記第1電圧信号V3として出力する第2スイッチトランジスタを少なくとも1つ備え、
前記第3スイッチアレイSW3は、前記少なくとも1つの第4スイッチ制御信号DPN1〜DPN4のうち、該当第3スイッチ制御信号に応答して前記第2基準電圧VBOTをスイッチングして前記第2電圧信号V4として出力する第3スイッチトランジスタを少なくとも1つ備え、
前記第4スイッチアレイSW4は、前記少なくとも1つの第4スイッチ制御信号DNN1〜DNN4のうち、該当第4スイッチ制御信号に応答して、前記第2基準電圧VBOTをスイッチングして前記第1電圧信号V3として出力する第4スイッチトランジスタM41〜M44を少なくとも1つ備えることを特徴とする請求項3に記載の送受信システム。 - 前記第1スイッチアレイSW1及び前記第4スイッチアレイSW4の対と、前記第2スイッチアレイSW2及び前記第3スイッチアレイSW3の対とは、互いに排他的にターンオン/ターンオフされることを特徴とする請求項3に記載の送受信システム。
- 前記受信機は、前記抵抗RRXの両端子で降下された電圧を等化させる等化器151をさらに備えることを特徴とする請求項1に記載の送受信システム。
- 前記受信機は、前記等化器151から出力される信号の大きさを比較する比較器152をさらに備えることを特徴とする請求項6に記載の送受信システム。
- 前記電圧信号は、クロック信号またはデータであることを特徴とする請求項1に記載の送受信システム。
- 前記受信機は、ガラス基板の上部に設けられ、
前記伝送ラインは、前記ガラス基板に設けられたメタルラインを含むことを特徴とする請求項1に記載の送受信システム。 - 前記送受信システムは、ポイント・ツー・ポイント方式で電圧信号を送受信することを特徴とする請求項1に記載の送受信システム。
- 前記送受信システムは、DDI、OLED、PDP、LCD及びフレキシブルD−ICに適用されることを特徴とする請求項1に記載の送受信システム。
- ディスプレイデータを2つの電圧信号に変換して受信機のソースドライバに伝達する送信機のタイミングコントローラを備える送受信システムにおいて、
前記タイミングコントローラ110は、
第1基準電圧VTOP及び第2基準電圧VBOTを生成する基準電圧生成器111と、
前記第1基準電圧VTOP及び前記第2基準電圧VBOTをスイッチングし、第1電圧信号V3及び第2電圧信号V4として出力するスイッチブロック115と、を備え、
前記ソースドライバ150は、前記2つの電圧信号V3,V4を受信する抵抗RRXを備えることを特徴とする送受信システム。 - 前記基準電圧生成器111は、第1基準電圧生成器112と、第2基準電圧生成器113と、を備え、
前記第1基準電圧生成器112は、
第1入力端子に第1バイアス電圧VPが印加される第1差動演算増幅器op1と、
第1端子が第1電源電圧VDDに連結され、ゲートに連結された前記第1差動演算増幅器op1の出力電圧に応答して、前記第1差動演算増幅器op1の第2入力端子と連結された第2端子で前記第1基準電圧VTOPを生成する第1MOSトランジスタM1と、を備え、
前記第2基準電圧生成器113は、
第1入力端子に第2バイアス電圧VNが印加される第2差動演算増幅器op2と、
第1端子が接地電圧GNDに連結され、ゲートに連結された前記第2差動演算増幅器op2の出力電圧に応答し、前記第2差動演算増幅器op2の第2入力端子と連結された第2端子で前記第2基準電圧VBOTを生成する第2MOSトランジスタM2と、を備えることを特徴とする請求項12に記載の送受信システム。 - 前記スイッチブロック115は、
少なくとも1つの第1スイッチ制御信号DNP1〜DNP4に応答して、前記第1基準電圧VTOPをスイッチングして第2電圧信号V4を出力する第1スイッチアレイSW1と、
少なくとも1つの第2スイッチ制御信号DPP1〜DPP4に応答して、前記第1基準電圧VTOPをスイッチングして第1電圧信号V3を出力する第2スイッチアレイSW2と、
少なくとも1つの第3スイッチ制御信号DPN1〜DPN4に応答して、前記第2基準電圧VBOPTをスイッチングして前記第2電圧信号V4を出力する第3スイッチアレイSW3と、
少なくとも1つの第4スイッチ制御信号DNN1〜DNN4に応答して、前記第2基準電圧VBOPTをスイッチングして前記第1電圧信号V3を出力する第4スイッチアレイSW4と、を備えることを特徴とする請求項12に記載の送受信システム。 - 前記第1スイッチアレイSW1は、前記少なくとも1つの第1スイッチ制御信号DNP1〜DNP4のうち、該当第1スイッチ制御信号に応答して、前記第1基準電圧VTOPをスイッチングして前記第2電圧信号V4として出力する第1スイッチトランジスタを少なくとも1つ備え、
前記第2スイッチアレイSW2は、前記少なくとも1つの第2スイッチ制御信号DPP1〜DPP4のうち、該当第2スイッチ制御信号に応答して、前記第1基準電圧VTOPをスイッチングして前記第1電圧信号V3として出力する第2スイッチトランジスタを少なくとも1つ備え、
前記第3スイッチアレイSW3は、前記少なくとも1つの第4スイッチ制御信号DPN1〜DPN4のうち、該当第3スイッチ制御信号に応答して、前記第2基準電圧VBOTをスイッチングして前記第2電圧信号V4として出力する第3スイッチトランジスタを少なくとも1つ備え、
前記第4スイッチアレイSW4は、前記少なくとも1つの第4スイッチ制御信号DNN1〜DNN4のうち、該当第4スイッチ制御信号に応答して、前記第2基準電圧VBOTをスイッチングして前記第1電圧信号V3として出力する第4スイッチトランジスタを少なくとも1つ備えることを特徴とする請求項14に記載の送受信システム。 - 前記第1スイッチアレイSW1及び前記第4スイッチアレイSW4の対と、前記第2スイッチアレイSW2及び前記第3スイッチアレイSW3の対とは、互いに排他的にターンオン/ターンオフされることを特徴とする請求項14に記載の送受信システム。
- 前記少なくとも1つの第1スイッチ制御信号DNP1〜DNP4及び前記少なくとも1つの第4スイッチ制御信号DNN1〜DNN4は、前記ディスプレイデータにより決定されることを特徴とする請求項14に記載の送受信システム。
- 前記少なくとも1つの第1スイッチ制御信号DNP1〜DNP4及び前記少なくとも1つの第4スイッチ制御信号DNN1〜DNN4は、前記タイミングコントローラの出力端子と前記ソースドライバの出力端子との間の電圧利得及び前記電圧信号の周波数の範囲を決定する帯域幅をさらに考慮して決定されることを特徴とする請求項14に記載の送受信システム。
- 前記タイミングコントローラ及び前記ソースドライバは、ポイント・ツー・ポイント方式で前記電圧信号を送受信することを特徴とする請求項12に記載の送受信システム。
- 送信機及び受信機間の信号送受信方法において、
前記送信機で送信しようとする信号を少なくとも2つの電圧信号に変換する段階と、
前記変換された電圧信号を前記受信機に伝送する段階と、を備え、
前記受信機は、ガラス基板上に設けられることを特徴とする信号送受信方法。 - 前記変換された電圧信号を抵抗を介して受信する段階をさらに備えることを特徴とする請求項20に記載の信号送受信方法。
- 受信した電圧信号を等化する段階と、
等化された電圧信号を比較する段階と、をさらに備えることを特徴とする請求項21に記載の信号送受信方法。 - 前記送信機はタイミングコントローラであり、
前記受信機はソースドライバであることを特徴とする請求項20に記載の信号送受信方法。 - DDI、OLED、PDP、LCD及びフレキシブルD−ICに適用されることを特徴とする請求項20に記載の信号送受信方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080120685A KR20100062216A (ko) | 2008-12-01 | 2008-12-01 | 송수신 시스템 및 신호 송수신 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010130697A true JP2010130697A (ja) | 2010-06-10 |
Family
ID=42222401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009270622A Pending JP2010130697A (ja) | 2008-12-01 | 2009-11-27 | 送受信システム及び信号送受信方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8773417B2 (ja) |
JP (1) | JP2010130697A (ja) |
KR (1) | KR20100062216A (ja) |
CN (1) | CN101764626B (ja) |
TW (1) | TW201042933A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI575874B (zh) | 2015-07-24 | 2017-03-21 | 晨星半導體股份有限公司 | 低電壓差分訊號驅動電路 |
CN106411312A (zh) * | 2015-07-31 | 2017-02-15 | 晨星半导体股份有限公司 | 低电压差分信号驱动电路 |
KR20180134464A (ko) * | 2017-06-08 | 2018-12-19 | 에스케이하이닉스 주식회사 | 반도체 장치 및 시스템 |
CN209015701U (zh) * | 2018-10-25 | 2019-06-21 | 惠科股份有限公司 | 显示面板的电源电压控制电路及显示装置 |
CN110048738B (zh) * | 2019-04-18 | 2020-07-17 | 西安电子科技大学 | 饱和检测电路及基于自动增益管理的无线收发机 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07307661A (ja) * | 1994-05-11 | 1995-11-21 | Sony Corp | 信号転送回路 |
WO2007102135A1 (en) * | 2006-03-09 | 2007-09-13 | Nxp B.V. | Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5541535A (en) | 1994-12-16 | 1996-07-30 | International Business Machines Corporation | CMOS simultaneous transmission bidirectional driver/receiver |
US6559723B2 (en) * | 2001-09-04 | 2003-05-06 | Motorola, Inc. | Single ended input, differential output amplifier |
US20030142240A1 (en) | 2002-01-29 | 2003-07-31 | Koninklijke Philips Electronics N.V. | Device and method for interfacing digital video processing devices |
KR100900545B1 (ko) * | 2002-02-21 | 2009-06-02 | 삼성전자주식회사 | 디지털 인터페이스 송수신 회로를 갖는 평판 디스플레이장치 |
KR100878274B1 (ko) | 2002-08-08 | 2009-01-13 | 삼성전자주식회사 | 표시 장치 |
JP4593915B2 (ja) | 2002-12-31 | 2010-12-08 | 三星電子株式会社 | 同時両方向入出力回路及び方法 |
KR101090248B1 (ko) | 2004-05-06 | 2011-12-06 | 삼성전자주식회사 | 칼럼 드라이버 및 이를 갖는 평판 표시 장치 |
KR100697281B1 (ko) * | 2005-03-17 | 2007-03-20 | 삼성전자주식회사 | 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 |
JP2006146885A (ja) | 2005-10-07 | 2006-06-08 | Seiko Epson Corp | 送信回路、受信回路、差動インタフェース装置、表示コントローラ、表示ユニット及び電子機器 |
KR100850206B1 (ko) * | 2006-12-26 | 2008-08-04 | 삼성전자주식회사 | 액정 표시 장치 및 그 화질 개선 방법 |
JP2008182727A (ja) * | 2008-02-18 | 2008-08-07 | Seiko Epson Corp | 送信回路、受信回路、差動インタフェース装置、表示コントローラ及び電子機器 |
-
2008
- 2008-12-01 KR KR1020080120685A patent/KR20100062216A/ko not_active Application Discontinuation
-
2009
- 2009-10-22 US US12/603,705 patent/US8773417B2/en active Active
- 2009-11-27 JP JP2009270622A patent/JP2010130697A/ja active Pending
- 2009-12-01 CN CN200910258476.4A patent/CN101764626B/zh active Active
- 2009-12-01 TW TW098141028A patent/TW201042933A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07307661A (ja) * | 1994-05-11 | 1995-11-21 | Sony Corp | 信号転送回路 |
WO2007102135A1 (en) * | 2006-03-09 | 2007-09-13 | Nxp B.V. | Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces |
Also Published As
Publication number | Publication date |
---|---|
CN101764626A (zh) | 2010-06-30 |
US20100134467A1 (en) | 2010-06-03 |
US8773417B2 (en) | 2014-07-08 |
KR20100062216A (ko) | 2010-06-10 |
CN101764626B (zh) | 2014-03-19 |
TW201042933A (en) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6836149B2 (en) | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit | |
JP5049982B2 (ja) | Ac結合インターフェイス回路 | |
US20080116943A1 (en) | True-differential DVI/HDMI line driver | |
US8525822B2 (en) | LCD panel driving circuit having transition slope adjusting means and associated control method | |
US8018446B2 (en) | Differential signaling system and display using the same | |
US20110133780A1 (en) | High performance low power output drivers | |
JP2010130697A (ja) | 送受信システム及び信号送受信方法 | |
US20110133772A1 (en) | High Performance Low Power Output Drivers | |
US20120309456A1 (en) | Semiconductor integrated circuit device, electronic device, and radio communication device | |
JP2007116278A (ja) | 空き端子処理方法及びインタフェース装置 | |
US8436848B2 (en) | Gate output control method | |
KR20130011173A (ko) | 인터페이스 구동회로 및 이를 포함하는 평판표시장치 | |
JP2006340337A (ja) | 受信回路、差動信号受信回路、インターフェース回路及び電子機器 | |
US10713995B2 (en) | Output circuit, data line driver, and display device | |
US20110133773A1 (en) | High Performance Output Drivers and Anti-Reflection Circuits | |
US6552582B1 (en) | Source follower for low voltage differential signaling | |
JP2012501150A (ja) | 差動電流駆動方式の送信部、差動電流駆動方式の受信部及び前記送信部と前記受信部を具備する差動電流駆動方式のインターフェースシステム | |
US7616926B2 (en) | Conductive DC biasing for capacitively coupled on-chip drivers | |
KR101030957B1 (ko) | 차동전류 구동 방식의 인터페이스 시스템 | |
TW201019307A (en) | Source driver and liquid crystal display device having the same | |
KR101621844B1 (ko) | 저전압 차동 신호 전송기 | |
Kwak et al. | 5 Gbit/s 2‐tap low‐swing voltage‐mode transmitter with least segmented voltage‐mode equalisation | |
Kashani et al. | A 0.82 pJ/b 50Gb/s PAM4 VCSEL driver with 3-tap asymmetric FFE in 12nm CMOS FinFET process | |
KR101622788B1 (ko) | 전력소모를 줄일 수 있는 고효율 출력 드라이버 및 상기 출력 드라이버를 포함하는 송신기 | |
JP2005229177A (ja) | インピーダンス調整回路及びその調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140303 |