JP2012501150A - 差動電流駆動方式の送信部、差動電流駆動方式の受信部及び前記送信部と前記受信部を具備する差動電流駆動方式のインターフェースシステム - Google Patents
差動電流駆動方式の送信部、差動電流駆動方式の受信部及び前記送信部と前記受信部を具備する差動電流駆動方式のインターフェースシステム Download PDFInfo
- Publication number
- JP2012501150A JP2012501150A JP2011524887A JP2011524887A JP2012501150A JP 2012501150 A JP2012501150 A JP 2012501150A JP 2011524887 A JP2011524887 A JP 2011524887A JP 2011524887 A JP2011524887 A JP 2011524887A JP 2012501150 A JP2012501150 A JP 2012501150A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transmission line
- transmission
- switch
- terminal connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
本発明は、伝送ラインに流れる電流の方向を調節することでデータを受信部に送信する差動電流駆動方式の送信部、差動電流駆動方式の送信部及び前記差動電流駆動方式の送信部と差動電流駆動方式の送信部を具備する差動電流駆動方式のインターフェースシステムに対して開示する。前記差動電流駆動方式の送信部は、電流源、電流方向選択ブロック及び平衡スイッチブロックを具備する。前記電流源は伝送ライン対に電流を供給するか、または前記伝送ライン対から流れる電流をシンクする。前記電流方向選択ブロックは、前記伝送ライン対のうちで一つの伝送ラインに前記電流源から流れる電流を伝達して、残り一つの伝送ラインに流れる電流を前記電流源に伝達する。平衡スイッチブロックは前記伝送ライン対を平衡状態に初期化する。
Description
本発明は、差動電流駆動方式の送受信システムに関するものであり、特に、伝送ラインに流れる電流の方向にデータを送受信する差動電流駆動方式の送信部、差動電流駆動方式の受信部及び前記送信部と受信部を具備する差動電流駆動方式のインターフェースシステムに関するものである。
従来には送信側の半導体チップは、電圧形態の信号を単一伝送ライン(unit transmission line)または、差動伝送ライン対(differential transmission line pair)を通じて送信して、受信側の半導体チップは電圧形態で伝達した信号を感知する方式でなされた。特に、差動伝送ライン対に伝送される差動電圧の場合、二つの差動伝送ラインにそれぞれ伝達する信号の電圧差を利用してデータを認識するが、この方式は半導体チップの間を連結する差動伝送ラインの電気的特性に影響を受けやすい。最近には半導体チップらの間の距離が遠くなっているし、一部新しい形態の伝送方法では伝送ラインが大きいインピーダンス(impedance)を有するようになる。したがって、伝送ラインのインピーダンスと伝送ラインと基板との間のキャパシタンス(capacitance)によって決まる信号に対する時定数(time constance)値が増加するので、データの早い送受信が不可能になる。前記のような理由で電圧差を利用したデータ伝送方式は好適ではなくなって、電流を利用してデータを送受信する電流駆動方式が提示された。
電流駆動方式は、送ろうとするデータを電流の形態で伝達するので、受信部では伝送された電流形態の信号からデータを復元して使用する。電流駆動方式は一つの伝送ラインに一つのデータビットが伝送される単一電流駆動方式と、二つの伝送ラインにお互いに異なる大きさの電流を送って、二つの伝送ラインとの間の電流差を利用してデータを復元する差動電流駆動方式に区分される。
差動電流駆動方式は、送信部で送信しようとするデータに対応されるお互いに異なる大きさの電流を生成させて、二つの伝送ラインを通じて送るようになって、受信部では二つの伝送ラインに流れる電流差を利用してデータを復元する。これは単一電流駆動方式に比べて雑音(noise)に対する伝送信号の歪曲(distortion)は小さいが、二つの伝送ラインらの物理的位置と二つの伝送ラインらの寄生抵抗(parasitic resistance)、寄生インダクタンス(parasitic inductance)及び寄生キャパシタンス(parasitic capacitance)によって伝送ラインの間の信号干渉(interference)が発生するようになるという短所がある。
送信部から受信部に流れる2個の差動電流は、前記2個の差動電流を生成するのに使用される2個の電流源(current source)それぞれが同一な大きさの電流値を生成(source)するか、またはシンク(sink)することを前提にするものであるが、工程偏差によって実際には同じではなくなる場合が発生する。また、受信部に配置された電流源で供給するか、またはシンクする電流が伝送ラインを通じて流入された雑音によって歪曲が発生する場合差動電流信号の品質は低下されるようになる。これを要約すれば、二つの伝送ライン間の信号干渉によって伝送信号は歪曲されて、伝送ラインの時定数が増加するようになって、信号の遷移時間(transient time)が増加して、結局信号の伝送速度が低下するようになる。
図1は従来の差動電流駆動システムの送信部から出力されるトゥルーラインの信号を示す。
図1を参照すれば、前記のような理由で2個の差動電流を生成する電流源がお互いに異なる大きさの電流値を生成させる場合、トゥルーラインに印加される電流の方向が変わる度に一定な偏差(α)、すなわちオフセット(offset)程度大きさのシフト(shift)が発生するということが分かる。
前記のような問題点を含んでいる従来の差動電流駆動方式とこれを具現するシステムは不完全な状態であり、このような問題点がない新しい形態のデータ送受信方法が要求される。
本発明が解決しようとする技術的課題は、伝送ラインに流れる電流の方向を調節することでデータを受信部に送信する差動電流駆動方式の送信部を提供することにある。
本発明が解決しようとする他の技術的課題は、伝送ラインに流れる電流の方向を感知して送信部から伝送されるデータを復元する差動電流駆動方式の受信部を提供することにある。
本発明が解決しようとするまた他の技術的課題は、伝送ラインに流れる電流の方向を調節することでデータを送受信する差動電流駆動方式のインターフェースシステムを提供することにある。
前記技術的課題を達成するための本発明による差動電流駆動方式の送信部は、電流源、電流方向選択ブロック及び平衡スイッチブロックを具備する。前記電流源は伝送ライン対に電流を供給するか、または前記伝送ライン対から流れる電流をシンクする。前記電流方向選択ブロックは、前記伝送ライン対のうちで一つの伝送ラインに前記電流源から流れる電流を伝達して残り一つの伝送ラインに流れる電流を前記電流源に伝達する。平衡スイッチブロックは、前記伝送ライン対を平衡状態に初期化する。
前記他の技術的課題を達成するための本発明による差動電流駆動方式の受信部は、縦断抵抗及び差動増幅部を具備する。前記縦断抵抗は一端子が第1伝送ラインに連結されて他の一端子が第2伝送ラインに連結される。前記差動増幅部は前記縦断抵抗の両端子の電圧差を増幅する。
前記また他の技術的課題を達成するための本発明による差動電流駆動方式のインターフェースシステムは、送信部、該送信部と2個の伝送ラインで連結された受信部を具備して、前記送信部は送ろうとするデータによって前記2個の伝送ラインに流れる電流の方向を調節して、前記受信部は前記2個の伝送ラインに流れる電流の方向を検出して前記データを復元する。
本発明は、伝送ラインに流れる電流の方向を調節することでデータを送受信することで、送受信回路が簡単で消費する電力が少なくて、送受信時に伝送ラインの電気的な特性による影響を受けなくなる長所がある。
以下では、本発明の具体的な実施例を図面を参照して詳しく説明するようにする。
図2は、本発明による差動電流駆動方式の送信部の回路図である。
図2を参照すれば、差動電流駆動方式の送信部200は電流源210、電流方向選択ブロック220、平衡スイッチブロック230及びプリエンファシス回路240を具備する。
電流源210は、伝送ライン対(TX+、TX−)に電流を供給(source)するか、または前記伝送ライン対から流れる電流をシンク(sink)する2個の電流供給源211、212を具備する。電流供給源211は一端子が第1電圧(VDD)に連結されて、他の一端子が前記電流方向選択ブロック220の第1端子(n1)に連結されて、一定な大きさの電流を第1端子(n1)に供給する。電流シンク212は一端子が第2電圧(GND)に連結されて、他の一端子が前記電流方向選択ブロック220の第2端子(n2)に連結されて、一定な大きさの電流を第2端子から第2電圧(GND)に供給する。電流供給源211から供給される電流の大きさは、電流シンク212にシンクされる電流の大きさと同一であり、第1電圧(VDD)の電圧準位は第2電圧(GND)の電圧準位に比べて高いことが一般的である。
電流方向選択ブロック220は、伝送ライン対(TX+、TX−)のうち一つの伝送ラインに電流源210から流れる電流を伝達して、残り一つの伝送ラインに流れる電流を前記電流源210に伝達して4個の選択スイッチら(SW1〜SW4)を具備する。第1選択スイッチ(SW1)は、一端子が第1端子(n1)に連結されて、他の一端子が第2伝送ライン(TX−)に連結される。第2選択スイッチ(SW2)は一端子が第2端子(n2)に連結されて、他の一端子が第1伝送ライン(TX+)に連結される。第3選択スイッチ(SW3)は、一端子が第1端子(n1)に連結されて、他の一端子が第1伝送ライン(TX+)に連結される。第4選択スイッチ(SW4)は一端子が第2端子(n2)に連結されて、他の一端子が第2伝送ライン(TX−)に連結される。
ここで、第1選択スイッチ(SW1)と第2選択スイッチ(SW2)対(pair)、そして、第3選択スイッチ(SW3)と第4選択スイッチ(SW4)対は同時にターンオン(turn on)されるか、またはターンオフ(turn off)されて、第1選択スイッチ(SW1)と第2選択スイッチ(SW2)対のターンオン及びターンオフ動作は第3選択スイッチ(SW3)と第4選択スイッチ(SW4)対のターンオン及びターンオフ動作とお互いに反対になる。すなわち、第1選択スイッチ(SW1)及び第2選択スイッチ(SW2)対がターンオンされれば第3選択スイッチ(SW3)及び第4選択スイッチ(SW4)対はターンオフされて、反対に第3選択スイッチ(SW3)及び第4選択スイッチ(SW4)対がターンオンされれば、第1選択スイッチ(SW1)及び第2選択スイッチ(SW2)対がターンオフされる。
平衡スイッチブロック230は、伝送ライン対(TX+、TX−)を平衡状態に初期化して、平衡スイッチ(SW5)及び抵抗成分231を具備する。平衡スイッチ(SW5)は一端子が第1伝送ライン(TX+)に連結されて、他の一端子が第2伝送ライン(TX−)に連結される。抵抗成分231は平衡スイッチ(SW5)と第2伝送ライン(TX−)の間に設置される。図2には抵抗成分231が第2伝送ライン(TX−)と平衡スイッチ(SW5)の間に配置されたが、第1伝送ライン(TX+)と平衡スイッチ(SW5)の間に配置されることも可能である。また、抵抗成分231の大きさは、外部(図示せず)で調節できるようにすることも可能である。
プリエンファシス回路240は、電流源210から伝送ライン対(TX+、TX−)に電流を供給(source)するか、または伝送ライン対から流れる電流をシンク(sink)する以前に伝送ライン対(TX+、TX−)に一定な大きさの電流を供給するか、またはシンクする。
プリエンファシス回路240は、4個の電流供給源241〜244及び4個のスイッチ(SW6〜SW9)を具備する。
第2電流供給源241は、一端子が第1電圧(VDD)に連結される。第3電流供給源242は、一端子が第1電圧(VDD)に連結される。第2電流シンク243は一端子が第2電圧(GND)に連結される。第3電流シンク244は一端子が第2電圧(GND)に連結される。
第6スイッチ(SW6)は、一端子が第2電流供給源241の他の一端子に連結されて、他の一端子が第1伝送ライン(TX+)に連結される。第7スイッチ(SW7)は一端子が第3電流供給源242の他の一端子に連結されて、他の一端子が第2伝送ライン(TX−)に連結される。第8スイッチ(SW8)は一端子が第2電流シンク243の他の一端子に連結されて、他の一端子が第1伝送ライン(TX+)に連結される。第9スイッチ(SW9)は一端子が第3電流シンク244の他の一端子に連結されて、他の一端子が第2伝送ライン(TX−)に連結される。
ここで電流方向選択ブロック220を構成する平衡スイッチら(SW1〜SW4)及びプリエンファシス回路240を構成するスイッチら(SW6〜SW9)のターンオン及びターンオフ周期とターンオン抵抗値らは使用されるシステムによって異なるように設計することが望ましい。
以下では、図2に示された送信部200の動作に対して説明する。
伝送しようとするデータの形態は、2個の伝送ライン(TX+、TX−)に流れる電流の方向で決まるということが本発明の核心アイディアである。
第1伝送ライン(TX+)から第2伝送ライン(TX−)に電流を流れるようにする場合、第3選択スイッチ(SW3)及び第4選択スイッチ(SW4)がターンオンされて、第1選択スイッチ(SW1)及び第2選択スイッチ(SW2)はターンオフされる。反対に、第2伝送ライン(TX−)から第1伝送ライン(TX+)に電流を流れるようにする場合、第1選択スイッチ(SW1)及び第2選択スイッチ(SW2)をターンオンさせて、第3選択スイッチ(SW3)及び第4選択スイッチ(SW4)をターンオフさせれば良い。
本発明ではデータの伝送速度を増加させるためにプリエンファシス回路240を使用するが、電流方向選択ブロック220で第1伝送ライン(TX+)に電流を供給して第2伝送ライン(TX−)から電流をシンクする時には第6スイッチ(SW6)をターンオンさせて第1伝送ライン(TX+)に初期電流を供給する。速度をさらに増加させるためには第9スイッチ(SW9)をターンオンさせて第2伝送ライン(TX−)から初期電流をシンクさせれば良い。反対に電流方向選択ブロック220で第2伝送ライン(TX−)に電流を供給して、第1伝送ライン(TX+)から電流をシンクする時には第7スイッチ(SW7)をターンオンさせて、第2伝送ライン(TX−)に初期電流を供給するようにするか、または第8スイッチ(SW8)をさらにターンオンさせて、第1伝送ライン(TX+)から初期電流をシンクするようにする。
本発明では平衡スイッチブロック230に伝送ライン対(TX+、TX−)を平衡状態に初期化するために使用される平衡スイッチ(SW5)外にも抵抗成分231をさらに使った。これは伝送ライン対(TX+、TX−)が平衡状態に行く瞬間発生することがある電磁波干渉(Electro Magnetic Interference)を抑制するためのものである。
図3は、本発明による差動電流駆動方式の受信部の回路図である。
図3を参照すれば、差動電流駆動方式の受信部(300)は、縦断抵抗(Rt)及び差動増幅部310を具備する。縦断抵抗(Rt)は一端子が第1伝送ライン(TX+)に連結されて、他の一端子が第2伝送ライン(TX−)に連結される。差動増幅部310は縦断抵抗(Rt)の両端子の電圧差を増幅する。2個の伝送ライン(TX+、TX−)の間を流れる電流は縦断抵抗(Rt)を経由するようになるが、流れる電流の方向によって縦断抵抗(Rt)両端に降下される電圧は変わる。降下される電圧差はとても小さいので、差動増幅部310でこれを増幅して使用することが望ましい。図3に示された差動電流駆動方式の受信部300には、実際にはさらに多い機能ブロックらが存在するが、2個の伝送ライン(TX+、TX−)を通じて受信された差動電流信号(Irx+、Irx−)を感知するのに使用される最小限の回路のみを示したものである。
前述したところのように、送信部200で送信した差動電流信号を受信部300で極めて簡単に感知することができる。流れる電流の方向をデータの復元に使用するために、伝送ラインらの電気的な特性がデータの復元にほとんど影響を与えなくなる。したがって、従来の差動電流駆動方式で問題になったものなどが本発明では何らの影響を及ぼさなくなる。
従来の送信部(図示せず)では3個の電流源(図示せず)を使用することに比べて本願発明の送信部200の場合2個の電流源211、212のみを使用するという点で、従来の場合に比べて消費電力が減少するようになるであろう。
図4は、本発明による差動電流駆動方式のインターフェースシステムの回路図である。
図4を参照すれば、差動電流駆動方式のインターフェースシステム400は、送信部410、受信部420及び伝送ライン430を具備する。
送信部410と受信部420との間に配置された伝送ライン430は2個であり、送信部410は送ろうとするデータによって2個の伝送ラインに流れる電流の方向を調節して、受信部420は2個の伝送ラインに流れる電流の方向を検出してデータを復元する。したがって、2個の伝送ラインのうちで一つの伝送ラインに流れる電流の方向は他の一つの伝送ラインに流れる電流の方向と反対になって、2個の伝送ラインに流れる電流の大きさは同一にすることが望ましい。
図4に示された送信部410及び受信部420は、図2及び図3に示された送信部200と受信部300に対応されるので、詳しい説明は略する。
図5は、本発明による差動電流駆動方式のインターフェースシステムが具現されたディスプレイパネル駆動システムである。
図5を参照すれば、ディスプレイパネル駆動システム500は、FPC(Flexible Printed Circuit)530で相互連結されたディスプレイパネル510及びPCB(Printed Circuit Board)520を具備する。
ディスプレイパネル510は、複数個のコラムドライバーIC511によって駆動される複数個のピクセルら(図示せず)が2次元的に配置されている。複数個のコラムドライバーIC511らは、FPC530及びLOG512を通じて連結されたタイミング制御装置521から受信された制御信号によって動作して、タイミング制御装置521はPCB520に設置される。
ここで、LOG(Line On Glass)512は、ディスプレイパネル510が硝子(Glass)に形成されたことを仮定したものであり、ディスプレイパネル510の材質によって異なるように設計することも可能である。
図5を参照すれば、水平方向に複数個のコラムドライバーIC511らが設置されているが、これらを同時に動作させる場合EMI(electromagnetic interference)が発生することもある。タイミング制御装置521は前記複数個のコラムドライバーIC511らを同時に活性化させないで順次に活性化させることでEMIを防止することができる。
図6は、本発明による差動電流駆動方式の送信部から出力される第1伝送ライン(トゥルーライン)の信号を示す。
図6を参照すれば、第1伝送ライン(トゥルーライン、TX+)で検出される信号は、オフセットの影響を受けないので電流の方向が変わっても信号の大きさが変わらないということが分かる。
前述したところのように、本発明によるシステムの場合電流の経路が一つになったし、縦断抵抗(Rt)を受信部300に内蔵させることで、送信部及び受信部のうちでいずれか一方で発生される雑音が残り一方の信号にそのまま現われるようになる共通雑音の形態になるために、従来のシステムで問題になった雑音の問題が解消される。また、平衡スイッチブロック230を使用することで、VID(Voltage of Input Difference)の大きさの変化を最小限に抑制して、プリエンファシス回路240を使用することでデータの伝送速度を向上させる。
以上では本発明に対する技術思想を添付図面とともに敍述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を持った者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
200 送信部
210 電流源
220 電流方向選択ブロック
230 平衡スイッチブロック
240 プリエンファシス回路
210 電流源
220 電流方向選択ブロック
230 平衡スイッチブロック
240 プリエンファシス回路
Claims (13)
- 伝送ライン対(TX+、TX−)に電流を供給(source)するか、または前記伝送ライン対から流れる電流をシンク(sink)する電流源210と、前記伝送ライン対(TX+、TX−)のうち一つの伝送ラインに前記電流源210から流れる電流を伝達して、残り一つの伝送ラインに流れる電流を前記電流源210に伝達する電流方向選択ブロック220、及び前記伝送ライン対(TX+、TX−)を平衡状態に初期化する平衡スイッチブロック230を具備して、
前記電流源210は、一端子が第1電圧(VDD)に連結されて、他の一端子が前記電流方向選択ブロック220の第1端子に連結された電流供給源211と、一端子が第2電圧(GND)に連結されて、他の一端子が前記電流方向選択ブロック220の第2端子に連結された電流シンク212を具備して、
前記平衡スイッチブロック230は、一端子が第1伝送ライン(TX+)に連結されて、他の一端子が第2伝送ライン(TX−)に連結された平衡スイッチ(SW5)と、前記第2伝送ライン(TX−)と平衡スイッチ(SW5)との間に設置された抵抗成分231を含んで構成されて、前記抵抗成分231の値は可変させることができるように構成されることを特徴とする差動電流駆動方式の送信部。 - 前記電流方向選択ブロック220は、
一端子が前記第1端子に連結されて、他の一端子が第2伝送ライン(TX−)に連結された第1選択スイッチ(SW1)と、
一端子が前記第2端子に連結されて、他の一端子が第1伝送ライン(TX+)に連結された第2選択スイッチ(SW2)と、
一端子が前記第1端子に連結されて、他の一端子が前記第1伝送ライン(TX+)に連結された第3選択スイッチ(SW3)と、及び
一端子が前記第2端子に連結されて、他の一端子が前記第2伝送ライン(TX−)に連結された第4選択スイッチ(SW4)を具備することを特徴とする請求項1に記載の差動電流駆動方式の送信部。 - 前記第1選択スイッチと前記第2選択スイッチ対、そして前記第3選択スイッチと前記第4選択スイッチ対は同時にターンオンされるか、またはターンオフされて、
前記第1選択スイッチと前記第2選択スイッチ対のターンオン及びターンオフ動作は、前記第3選択スイッチと前記第4選択スイッチ対のターンオン及びターンオフ動作とお互いに反対になることを特徴とする請求項2に記載の差動電流駆動方式の送信部。 - 前記電流源210から前記伝送ライン対(TX+、TX−)に電流を供給(source)するか、または前記伝送ライン対から流れる電流をシンク(sink)する以前に前記伝送ライン対(TX+、TX−)に一定な大きさの電流を供給するか、またはシンクするプリエンファシス回路240をさらに具備することを特徴とする請求項1に記載の差動電流駆動方式の送信部。
- 前記プリエンファシス回路240は、
一端子が第1電圧(VDD)に連結された第2電流供給源241と、
一端子が前記第2電流供給源241の他の一端子に連結されて、他の一端子が第1伝送ライン(TX+)に連結された第6スイッチ(SW6)と、
一端子が第1電圧(VDD)に連結された第3電流供給源242と、及び
一端子が前記第3電流供給源242の他の一端子に連結されて、他の一端子が第2伝送ライン(TX−)に連結された第7スイッチ(SW7)を具備することを特徴とする請求項4に記載の差動電流駆動方式の送信部。 - 前記電流方向選択ブロック220で前記第1伝送ライン(TX+)に電流を供給して、前記第2伝送ライン(TX−)から電流をシンクする時には前記第6スイッチ(SW6)がターンオンされて、前記第1伝送ライン(TX+)に初期電流を供給して、
前記電流方向選択ブロック220で前記第2伝送ライン(TX−)に電流を供給して、前記第1伝送ライン(TX+)から電流をシンクする時には前記第7スイッチ(SW7)がターンオンされて、前記第2伝送ライン(TX−)に初期電流を供給することを特徴とする請求項5に記載の差動電流駆動方式の送信部。 - 前記プリエンファシス回路240は、
一端子が第2電圧(GND)に連結された第2電流シンク243と、
一端子が前記第2電流シンク243の他の一端子に連結されて、他の一端子が第1伝送ライン(TX+)に連結された第8スイッチ(SW8)と、
一端子が第2電圧(GND)に連結された第3電流シンク244と、及び
一端子が前記第3電流シンク244の他の一端子に連結されて、他の一端子が第2伝送ライン(TX−)に連結された第9スイッチ(SW9)をさらに具備することを特徴とする請求項5に記載の差動電流駆動方式の送信部。 - 前記電流方向選択ブロック220で前記第1伝送ライン(TX+)に電流を供給して、前記第2伝送ライン(TX−)から電流をシンクする時には前記第9スイッチ(SW9)がターンオンされて、前記第2伝送ライン(TX−)から初期電流をシンクして、
前記電流方向選択ブロック220で前記第2伝送ライン(TX−)に電流を供給して、前記第1伝送ライン(TX+)から電流をシンクする時には前記第8スイッチ(SW8)がターンオンされて、前記第1伝送ライン(TX+)から初期電流をシンクすることを特徴とする請求項7に記載の差動電流駆動方式の送信部。 - 伝送しようとするデータによって2個の伝送ラインに流れる電流の方向を調節する送信部と、及び
前記送信部と前記2個の伝送ラインで連結されて、前記2個の伝送ラインに流れる電流の方向を検出してデータを復元するように、一端子が第1伝送ライン(TX+)に連結されて、他の一端子が第2伝送ライン(TX−)に連結された縦断抵抗(Rt)と、前記縦断抵抗(Rt)の両端子の電圧差を増幅する差動増幅部310で構成された受信部を具備して、
前記送信部は、
前記2個の伝送ラインそれぞれに電流を供給するか、または前記2個の伝送ラインから流れる電流をシンク(sink)する電流源と、
前記2個の伝送ラインのうちで一つの伝送ラインに前記電流源から流れる電流を伝達して、残り一つの伝送ラインに流れる電流を前記電流源に伝達する電流方向選択ブロックと、及び
前記2個の伝送ラインを平衡状態に初期化するために、一端子が第1伝送ライン(TX+)に連結されて、他の一端子が第2伝送ライン(TX−)に連結された平衡スイッチと、前記第2伝送ライン(TX−)と平衡スイッチとの間に設置された抵抗成分を含んで構成されて、前記抵抗成分の値は可変させることができるように構成される平衡スイッチブロックを具備することを特徴とする差動電流駆動方式のインターフェースシステム。 - 前記2個の伝送ラインのうちで一つの伝送ラインに流れる電流の方向は、他の一つの伝送ラインに流れる電流の方向と反対になることを特徴とする請求項9に記載の差動電流駆動方式のインターフェースシステム。
- 前記2個の伝送ラインに流れる電流の大きさは同一であることを特徴とする請求項9に記載の差動電流駆動方式のインターフェースシステム。
- 前記受信部は、
前記2個の伝送ラインの間に連結された縦断抵抗を具備して、
前記2個の伝送ラインを通じて流れる電流に対応して降下される前記縦断抵抗の両端子間の電圧差を増幅してデータを復元することを特徴とする請求項9に記載の差動電流駆動方式のインターフェースシステム。 - 複数個のコラムドライバーIC511によって駆動される複数個のピクセルら(図示せず)が2次元的に配置されたディスプレイパネル510と、及び
前記複数個のコラムドライバーIC511を駆動する制御信号を生成するタイミング制御装置521を具備して、
前記タイミング制御装置521は、前記複数個のコラムドライバーIC511らを順次に活性化させることを特徴とするディスプレイパネル駆動システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0083363 | 2008-08-26 | ||
KR1020080083363A KR100913528B1 (ko) | 2008-08-26 | 2008-08-26 | 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템 |
PCT/KR2009/003692 WO2010024523A2 (ko) | 2008-08-26 | 2009-07-07 | 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및 상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012501150A true JP2012501150A (ja) | 2012-01-12 |
Family
ID=41210129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011524887A Pending JP2012501150A (ja) | 2008-08-26 | 2009-07-07 | 差動電流駆動方式の送信部、差動電流駆動方式の受信部及び前記送信部と前記受信部を具備する差動電流駆動方式のインターフェースシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US8324936B2 (ja) |
JP (1) | JP2012501150A (ja) |
KR (1) | KR100913528B1 (ja) |
CN (1) | CN102124652A (ja) |
TW (1) | TW201010284A (ja) |
WO (1) | WO2010024523A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012514413A (ja) * | 2008-12-29 | 2012-06-21 | シリコン・ワークス・カンパニー・リミテッド | Cogアプリケーションのためのインターフェースシステム |
JP2012161077A (ja) * | 2011-01-28 | 2012-08-23 | Silicon Works Co Ltd | プリエンファシス回路及びこれを備えた差動電流信号伝送システム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101000289B1 (ko) | 2008-12-29 | 2010-12-13 | 주식회사 실리콘웍스 | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 |
CN102931973B (zh) * | 2011-08-10 | 2015-09-09 | 联咏科技股份有限公司 | 预驱动器及应用其的传输器 |
US8836383B2 (en) * | 2012-09-07 | 2014-09-16 | Richtek Technology Corporation | Multipurpose half bridge signal output circuit |
CN105448270A (zh) * | 2016-01-19 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种显示驱动系统和显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311446A (ja) * | 2005-05-02 | 2006-11-09 | Thine Electronics Inc | 送信装置 |
JP2006311551A (ja) * | 2005-04-26 | 2006-11-09 | Magnachip Semiconductor Ltd | 差動電流駆動方式の送信システム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5739805A (en) * | 1994-12-15 | 1998-04-14 | David Sarnoff Research Center, Inc. | Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits |
US5757365A (en) * | 1995-06-07 | 1998-05-26 | Seiko Epson Corporation | Power down mode for computer system |
US5977796A (en) * | 1997-06-26 | 1999-11-02 | Lucent Technologies, Inc. | Low voltage differential swing interconnect buffer circuit |
JPH1185111A (ja) * | 1997-09-10 | 1999-03-30 | Sony Corp | 液晶表示素子 |
US7196557B1 (en) * | 2004-01-13 | 2007-03-27 | Altera Corporation | Multitap fractional baud period pre-emphasis for data transmission |
US7236018B1 (en) * | 2004-09-08 | 2007-06-26 | Altera Corporation | Programmable low-voltage differential signaling output driver |
US7233165B2 (en) * | 2005-03-31 | 2007-06-19 | Seiko Epson Corporation | High speed driver for serial communications |
US20070013411A1 (en) * | 2005-07-14 | 2007-01-18 | Kazi Asaduzzaman | Apparatus and methods for programmable slew rate control in transmitter circuits |
KR100863127B1 (ko) * | 2006-12-22 | 2008-10-15 | 매그나칩 반도체 유한회사 | 차동 전류 구동 방식의 데이터 전송 시스템 |
JP2008172514A (ja) * | 2007-01-11 | 2008-07-24 | Toshiba Corp | ドライバ回路 |
-
2008
- 2008-08-26 KR KR1020080083363A patent/KR100913528B1/ko not_active IP Right Cessation
-
2009
- 2009-07-07 CN CN2009801320818A patent/CN102124652A/zh active Pending
- 2009-07-07 US US13/059,021 patent/US8324936B2/en not_active Expired - Fee Related
- 2009-07-07 WO PCT/KR2009/003692 patent/WO2010024523A2/ko active Application Filing
- 2009-07-07 JP JP2011524887A patent/JP2012501150A/ja active Pending
- 2009-08-12 TW TW098127164A patent/TW201010284A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311551A (ja) * | 2005-04-26 | 2006-11-09 | Magnachip Semiconductor Ltd | 差動電流駆動方式の送信システム |
JP2006311446A (ja) * | 2005-05-02 | 2006-11-09 | Thine Electronics Inc | 送信装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012514413A (ja) * | 2008-12-29 | 2012-06-21 | シリコン・ワークス・カンパニー・リミテッド | Cogアプリケーションのためのインターフェースシステム |
JP2012161077A (ja) * | 2011-01-28 | 2012-08-23 | Silicon Works Co Ltd | プリエンファシス回路及びこれを備えた差動電流信号伝送システム |
Also Published As
Publication number | Publication date |
---|---|
US8324936B2 (en) | 2012-12-04 |
KR100913528B1 (ko) | 2009-08-21 |
CN102124652A (zh) | 2011-07-13 |
US20110304356A1 (en) | 2011-12-15 |
WO2010024523A2 (ko) | 2010-03-04 |
TW201010284A (en) | 2010-03-01 |
WO2010024523A3 (ko) | 2010-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5890685B2 (ja) | 差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム | |
US6836149B2 (en) | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit | |
JP2012501150A (ja) | 差動電流駆動方式の送信部、差動電流駆動方式の受信部及び前記送信部と前記受信部を具備する差動電流駆動方式のインターフェースシステム | |
US20060097753A1 (en) | Transmitter circuit, receiver circuit, interface circuit, and electronic instrument | |
US7965104B2 (en) | Data transmission system and method, and electronic apparatus provided with same data transmission system | |
JP5037420B2 (ja) | スタック型差動信号送信回路 | |
KR20060133691A (ko) | 저전압 차동 신호용 송신기와 그를 이용한 반이중 송수신기 | |
JP2011048378A (ja) | 平板ディスプレイ装置 | |
US20050088218A1 (en) | Receiver circuit, interface circuit, and electronic instrument | |
JP5087365B2 (ja) | 出力装置、多値出力装置、及び半導体集積装置 | |
KR101030957B1 (ko) | 차동전류 구동 방식의 인터페이스 시스템 | |
JP2009077099A (ja) | 信号送信機、信号受信機及び多重差動伝送システム | |
US8773417B2 (en) | System and method for transmitting and receiving signals | |
US8085008B2 (en) | System for accounting for switch impendances | |
KR101621844B1 (ko) | 저전압 차동 신호 전송기 | |
CN111223430B (zh) | 驱动电路及其驱动方法 | |
US10445284B2 (en) | Display apparatus, signal transmitter, and data transmitting method for display apparatus | |
KR100780881B1 (ko) | 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로 | |
TW200814527A (en) | Differential signalling circuit including passive common mode feedback circuit | |
US20040047428A1 (en) | Transmitter for outputting differential signals of different voltage levels | |
KR20080058631A (ko) | 차동 전류 구동 방식의 데이터 전송 시스템 | |
TW201042623A (en) | Source driver and display utilizing the source driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130226 |