JP5890685B2 - 差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム - Google Patents

差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム Download PDF

Info

Publication number
JP5890685B2
JP5890685B2 JP2011544356A JP2011544356A JP5890685B2 JP 5890685 B2 JP5890685 B2 JP 5890685B2 JP 2011544356 A JP2011544356 A JP 2011544356A JP 2011544356 A JP2011544356 A JP 2011544356A JP 5890685 B2 JP5890685 B2 JP 5890685B2
Authority
JP
Japan
Prior art keywords
voltage
current
transmission line
transmission
terminal connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011544356A
Other languages
English (en)
Other versions
JP2012514412A (ja
Inventor
ホン・ジュピョ
キム・ジュンホ
チョイ・ジュンフワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of JP2012514412A publication Critical patent/JP2012514412A/ja
Application granted granted Critical
Publication of JP5890685B2 publication Critical patent/JP5890685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Description

本発明は、伝送線の送受信システムに関するものであり、特に、差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びこれを具備するインターフェースシステムに関するものである。
高速で伝送されるデータを送受信するにおいて、従来は差動伝送ライン対(differential transmission line pair)に互いに異なる大きさの電流を送って二つの伝送ラインの間の電流差を利用してデータを復元する差動電流駆動方式が主に使用された。
このような差動電流駆動方式は、送信部で送信しようとするデータに対応する互いに異なる大きさの電流を生成させて、二つの伝送ラインを通じて送り、受信部では二つの伝送ラインに流れる電流差を利用してデータを復元する。これは単一電流駆動方式に比べて雑音(noise)に対する伝送信号の歪曲(distortion)は小さいが、二つの伝送ラインの物理的位置と二つの伝送ラインの寄生抵抗(parasitic resistance)、寄生インダクタンス(parasitic inductance)及び寄生キャパシタンス(parasitic capacitance)によって伝送ライン間の信号干渉(interference)が発生するという短所がある。
送信部から受信部に流れる２個の差動電流は、前記２個の差動電流を生成するのに使用される２個の電流源(current source)それぞれが同一の大きさの電流値を生成(source)するか、またはシンク(sink)することを前提とするものであるが、工程偏差によって実際には同一ではなくなる場合が発生する。また、受信部に配置された電流源で供給するか、またはシンクする電流が、伝送ラインを通じて流入した雑音によって歪曲が発生する場合、差動電流信号の品質が低下する。
これを要約すれば、二つの伝送ライン間の信号干渉によって伝送信号が歪曲されて、伝送ラインの時定数が増加し、信号の遷移時間(transient time)が増加し、結局信号の伝送速度が低下するという問題が発生する。
図１は、従来の方法による差動電流駆動システムの送信部から出力されるトゥルーラインの信号を示す。
図１を参照すれば、前記のような理由で２個の差動電流を生成する電流源が互いに異なる大きさの電流値を生成する場合、トゥルーラインに印加される電流の方向が変わる度に一定の偏差、すなわち、オフセット(offset)程度の大きさのシフト(shift)が発生するということが分かる。
前記のような問題点を含んでいる従来の差動電流駆動方式と、これを具現するシステムは不完全な状態であり、このような問題点がない新しい形態のデータ送受信方法が要求される。
このような問題点を改善するための差動電流駆動方式の送信機、受信機及びこれを利用したインターフェースシステムに対する研究が進行しているが、従来の差動電流駆動方式の場合、限定された電流ソースを使用してデータを送るので伝送ラインのロードが大きい場合、信号の歪曲が発生することがあるという問題が残っている。
本発明が解決しようとする技術的課題は、伝送ラインに印加される電圧形態のデータの方向を調節することでデータを受信部に送信する差動電圧駆動方式の送信部を提供することにある。
本発明が解決しようとする他の技術的課題は、電圧源と電流源を具備して伝送ラインの状態によって差動電圧駆動方式と差動電流駆動方式を選択的に適用することができる送信部を提供することにある。
本発明が解決しようとする他の技術的課題は、伝送ラインに印加される電圧または電流の方向を感知して送信部から伝送されるデータを復元する差動電流駆動方式と差動電圧駆動方式を選択的に動作することができる受信部を提供することにある。
本発明が解決しようとする他の技術的課題は、伝送ラインに印加される電圧または電流の方向を調節することでデータを送受信する差動電流駆動方式と差動電圧駆動方式を選択的に適用することができるインターフェースシステムを提供することにある。
前記技術的課題を達成するための本発明による差動電圧駆動方式の送信部は、電圧源、伝送方向選択ブロック及び平衡スイッチブロックを具備する。前記電圧源は伝送ライン対に電圧を供給するか、または前記伝送ライン対から電圧をシンクする。前記伝送方向選択ブロックは、前記伝送ライン対のうちで一つの伝送ラインに前記電圧源から供給された電圧形態のデータを伝達して、残り一つの伝送ラインに流れる電圧形態のデータを前記電圧源に伝達する。平衡スイッチブロックは、前記伝送ライン対を平衡状態に初期化する。
前記他の技術的課題を達成するための本発明による差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部は、伝送ライン対(ＴＸ＋、ＴＸ−)に電圧を供給するか、または前記伝送ライン対から電圧をシンクする電圧源、前記伝送ライン対(ＴＸ＋、ＴＸ−)に電流を供給するか、または前記伝送ライン対から電流をシンクする電流源、前記電圧源または前記電流源を選択的にイネーブルさせるイネーブル信号を生成する制御部、前記イネーブル信号によって前記電圧源がイネーブルされた場合、前記伝送ライン対(ＴＸ＋、ＴＸ−)のうちいずれか一つの伝送ラインに前記電圧源から電圧を供給して、他の一つの伝送ラインに流れる電圧を前記電圧源にシンクして、前記電流源がイネーブルされた場合、前記伝送ライン対(ＴＸ＋、ＴＸ−)のうちいずれか一つの伝送ラインに前記電流源から電流を供給して、他の一つの伝送ラインに流れる電流を前記電流源にシンクする伝送方向選択ブロック及び前記伝送ライン対(ＴＸ＋、ＴＸ−)を平衡状態で初期化する平衡スイッチブロックを具備する。
前記他の技術的課題を達成するための本発明による差動電流駆動方式と差動電圧駆動方式を選択的に動作することができる受信部は、一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結された終端抵抗(Ｒｔ)及び前記終端抵抗(Ｒｔ)の両端子の電圧差を増幅する差動増幅部を具備する。また、前記終端抵抗はインピーダンスマッチングなどの必要によって可変的である。
前記また他の技術的課題を達成するための本発明による差動電流駆動方式と差動電圧駆動方式を選択的に適用することができるインターフェースシステムは２個の伝送ラインを通じてデータを送る送信部及び該送信部と前記２個の伝送ラインで連結された受信部を具備して、前記送信部は送ろうとするデータによって前記２個の伝送ラインに供給される電圧または前記２個の伝送ラインに流れる電流の方向を調節して、前記受信部は前記２個の伝送ラインに供給される電圧または前記２個の伝送ラインに流れる電流の方向を検出して前記データを復元する。
本発明による差動電圧駆動方式の送信部は、電流に制限がないので伝送ラインのロードが大きい場合にも歪曲がないデータを送ることができるという長所がある。
また、本発明による差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステムによれば一つの半導体チップで伝送ラインの状態によって差動電流駆動方式と差動電圧駆動方式を選択的に適用することで効果的なデータ伝送が可能で共通部分を共有することで設計時間を短縮させてレイアウト面積を減少させることができる効果がある。
従来の差動電流駆動システムの送信部から出力されるトゥルーラインの信号を示す。
本発明による差動電圧駆動方式の送信部の回路図である。
本発明による差動電圧駆動方式の送信部の一実施形態を概略的に示した図面である。
本発明による差動電圧駆動方式の送信部の一実施形態の動作を示す流れ図である。
本発明による差動電圧駆動方式の送信部の一実施形態で受信部のタイミング誤差を減少させる方法を説明するための図面である。
本発明による差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部の回路図である。
本発明の一実施例による差動電流駆動方式と差動電圧駆動方式を選択的に動作することができる受信部の回路図である。
受信部で発生するタイミング誤差を調節する方法の一実施例を示す図面である。
タイミング誤差を調節することができる本発明の一実施例による受信部の回路図である。
受信部で発生するタイミング誤差を調節する方法の他の一実施例を示す図面である。
クロック、データ及びコントロール信号の波形を示す図面である。
タイミング誤差を調節することができる本発明の他の一実施例による受信部の回路図である。
本発明の一実施例による差動電流駆動方式と差動電圧駆動方式を選択的に適用することができるインターフェースシステムの回路図である。
以下では本発明の具体的な実施例を、図面を参照して詳しく説明する。
図２は、本発明による差動電圧駆動方式の送信部の回路図である。
図２を参照すれば、差動電圧駆動方式の送信部２００は、電圧源２１０、伝送方向選択ブロック２２０、平衡スイッチブロック２３０及びプリエンファシス回路２４０を具備する。
電圧源２１０は、伝送ライン対(ＴＸ＋、ＴＸ−)に電圧を供給(source)するか、または前記伝送ライン対から電圧をシンク(sink)する２個の電圧源２１１、２１２を具備する。第１電圧源２１１は、一端子が第１電圧(ＶＤＤ１)に連結されて、他の一端子が前記伝送方向選択ブロック２２０の第１端子(ｎ１)に連結されて、一定な大きさの電圧を第１端子(ｎ１)に供給する。
第２電圧源２１２は、一端子が第２電圧(ＶＳＳ１)に連結されて、他の一端子が前記伝送方向選択ブロック２２０の第２端子(ｎ２)に連結されて、一定な大きさの電圧を第２端子からシンクする。第１電圧(ＶＤＤ１)の電圧準位は、第２電圧(ＶＳＳ１)の電圧準位に比べて高いことが一般的である。
伝送方向選択ブロック２２０は、伝送ライン対(ＴＸ＋、ＴＸ−)のうちいずれか一つの伝送ラインに第１電圧源２１１から供給される電圧形態のデータを伝達して、他の一つの伝送ラインに流れる電圧形態のデータを第２電圧源２１２に伝達して、４個の選択スイッチ(ＳＷ１〜ＳＷ４)を具備する。
第１選択スイッチ(ＳＷ１)は、一端子が第１端子(ｎ１)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。第２選択スイッチ(ＳＷ２)は、一端子が第２端子(ｎ２)に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結される。第３選択スイッチ(ＳＷ３)は、一端子が第１端子(ｎ１)に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結される。第４選択スイッチ(ＳＷ４)は、一端子が第２端子(ｎ２)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。
ここで、第１選択スイッチ(ＳＷ１)と第２選択スイッチ(ＳＷ２)対(pair)、そして、第３選択スイッチ(ＳＷ３)と第４選択スイッチ(ＳＷ４)対は同時にターンオン(turn on)されるか、またはターンオフ(turn off)されて、第１選択スイッチ(ＳＷ１)と第２選択スイッチ(ＳＷ２)対のターンオン及びターンオフ動作は、第３選択スイッチ(ＳＷ３)と第４選択スイッチ(ＳＷ４)対のターンオン及びターンオフ動作と互いに反対になる。すなわち、第１選択スイッチ(ＳＷ１)及び第２選択スイッチ(ＳＷ２)対がターンオンされると、第３選択スイッチ(ＳＷ３)及び第４選択スイッチ(ＳＷ４)対はターンオフされて、反対に第３選択スイッチ(ＳＷ３)及び第４選択スイッチ(ＳＷ４)対がターンオンされると、第１選択スイッチ(ＳＷ１)及び第２選択スイッチ(ＳＷ２)対がターンオフされる。
平衡スイッチブロック２３０は、伝送ライン対(ＴＸ＋、ＴＸ−)を平衡状態に初期化して、平衡スイッチ(ＳＷ５)及び抵抗成分２３１を具備する。平衡スイッチ(ＳＷ５)は、一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。
抵抗成分２３１は、平衡スイッチ(ＳＷ５)と第２伝送ライン(ＴＸ−)との間に設置される。図２では抵抗成分２３１が第２伝送ライン(ＴＸ−)と平衡スイッチ(ＳＷ５)との間に配置されたが、第１伝送ライン(ＴＸ＋)と平衡スイッチ(ＳＷ５)との間に配置されることも可能である。また、抵抗成分２３１の大きさは、外部(図示せず)で調節できるようにすることも可能である。
プリエンファシス回路２４０は、電圧源２１０から伝送ライン対(ＴＸ＋、ＴＸ−)に電圧を供給(source)するか、または伝送ライン対から電圧をシンク(sink)する以前に伝送ライン対(ＴＸ＋、ＴＸ−)に一定な大きさの電圧を供給するか、またはシンクする。
プリエンファシス回路２４０は、４個の電圧源２４１〜２４４及び４個のスイッチ(ＳＷ６〜ＳＷ９)を具備する。
第３電圧源２４１は、一端子が第３電圧(ＶＤＤ２)に連結される。第４電圧源２４２は、一端子が第４電圧(ＶＤＤ３)に連結される。第５電圧源２４３は、一端子が第５電圧(ＶＳＳ２)に連結される。第６電圧源２４４は、一端子が第６電圧(ＶＳＳ３)に連結される。
第６スイッチ(ＳＷ６)は、一端子が第４電圧源２４２の他の一端子に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。第７スイッチ(ＳＷ７)は、一端子が第５電圧源２４３の他の一端子に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結される。第８スイッチ(ＳＷ８)は、一端子が第３電圧源２４１の他の一端子に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結される。第９スイッチ(ＳＷ９)は、一端子が第６電圧源２４４の他の一端子に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。
ここで、伝送方向選択ブロック２２０を構成する選択スイッチ(ＳＷ１〜ＳＷ４)及びプリエンファシス回路２４０を構成するスイッチ(ＳＷ６〜ＳＷ９)のターンオン及びターンオフ周期とターンオン抵抗値は使用されるシステムによって異なるように設計することが望ましい。
以下では、図２に示された送信部２００の動作について説明する。
伝送しようとするデータの形態は、２個の伝送ライン(ＴＸ＋、ＴＸ−)に供給される電圧形態のデータの方向で決まるということが本発明の核心アイディアである。
第１伝送ライン(ＴＸ＋)から第２伝送ライン(ＴＸ−)に電圧形態のデータが流れるようにする場合、第３選択スイッチ(ＳＷ３)及び第４選択スイッチ(ＳＷ４)がターンオンされて、第１選択スイッチ(ＳＷ１)及び第２選択スイッチ(ＳＷ２)はターンオフされる。
反対に、第２伝送ライン(ＴＸ−)から第１伝送ライン(ＴＸ＋)に電圧形態のデータが流れるようにする場合、第１選択スイッチ(ＳＷ１)及び第２選択スイッチ(ＳＷ２)をターンオンさせて、第３選択スイッチ(ＳＷ３)及び第４選択スイッチ(ＳＷ４)をターンオフさせれば良い。
本発明では、データの伝送速度を増加させるためにプリエンファシス回路２４０を使用するが、伝送方向選択ブロック２２０で第１伝送ライン(ＴＸ＋)に電圧を供給して、第２伝送ライン(ＴＸ−)から電圧をシンクする時には第８スイッチ(ＳＷ８)をターンオンさせて、第１伝送ライン(ＴＸ＋)に初期電圧を供給する。速度をさらに増加させるためには、第９スイッチ(ＳＷ９)をターンオンさせて、第２伝送ライン(ＴＸ−)に初期電圧をシンクさせれば良い。
反対に、伝送方向選択ブロック２２０で第２伝送ライン(ＴＸ−)に電圧を供給して、第１伝送ライン(ＴＸ＋)で電圧をシンクする時には第６スイッチ(ＳＷ６)をターンオンさせて、第２伝送ライン(ＴＸ−)に初期電圧を供給するようにするか、または第７スイッチ(ＳＷ７)を追加でターンオンさせて、第１伝送ライン(ＴＸ＋)から初期電圧をシンクするようにする。
本発明では平衡スイッチブロック２３０に伝送ライン対(ＴＸ＋、ＴＸ−)を平衡状態に初期化するために使用される平衡スイッチ(ＳＷ５)の外に抵抗成分２３１をさらに使用した。これは、伝送ライン対(ＴＸ＋、ＴＸ−)が平衡状態に行く瞬間発生する電磁波干渉(Electro Magnetic Interference)を抑制するためのものである。
図３は、本発明による差動電圧駆動方式の送信部の一実施形態を概略的に示した図面であり、図４は、本発明による差動電圧駆動方式の送信部の一実施形態の動作を示す流れ図であり、図５は、本発明による差動電圧駆動方式の送信部の一実施形態で受信部のタイミング誤差を減少させる方法を説明するための図面である。
図３を参照すれば、本発明による差動電圧駆動方式の送信部２００は、前記伝送ライン対に伝達するデータの遷移を感知する遷移感知回路３１０及び前記遷移感知回路でデータの遷移を感知した結果によってクロックにディレーを発生させるディレー回路３２０をさらに具備する。
送信部でデータを送る場合、一部データは伝送ラインのロードによって受信部でデータのタイミングが変わる。特に、毎度値が変わるクロックと長年の時間同一なロジック状態が伝送されていながら、初めてロジック状態が変更されるデータは相当な量のディレーが発生する。したがって、送信部でデータの遷移を感知して、遷移の量によってクロックまたはデータにディレーを与えるようになると、受信部で発生するタイミング誤差は減るようになるであろう。次は、遷移を感知してディレーを与える一つの方法を説明する。
図４に示されるように以前の二つのデータを比べてデータが変わる場合には、データとクロックをそのまま送る。以前の二つのデータの遷移（変化）がない場合には、以前の二つのデータと現在のデータを比べて以前の二つのデータと現在のデータが同じであると、データとクロックをそのまま送って、異なるとクロックにディレーを発生させる。
以前の二つのデータと現在のデータが異なる場合、クロックにディレーを発生させなくなれば図５の上端に示された波形図のように受信部でタイミングが歪むようになる。したがって、このような場合にディレー回路を通じてクロックにディレーを与えるようにすれば、図５の下端に示された波形図のようにクロックの遷移がデータの中央に位置するようになって、タイミング誤差を減らすことができるようになる。
図６は、本発明による差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部の回路図である。
本発明による差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部４００は、電圧源４１０、電流源４２０、制御部(図示せず)、伝送方向選択ブロック４３０、平衡スイッチブロック４４０及びプリエンファシス回路４５０を具備する。
電圧源４１０は、一端子が第１電圧(ＶＤＤ１)に連結されて、他の一端子が前記伝送方向選択ブロック４３０の第１端子(ｎ１)に連結された第１電圧源４１１、及び一端子が第２電圧(ＶＳＳ１)に連結されて、他の一端子が前記伝送方向選択ブロックの第２端子(ｎ２)に連結された第２電圧源４１２を具備する。
電流源４２０は、一端子が第１電圧(ＶＤＤ１)に連結されて、他の一端子が前記伝送方向選択ブロック４３０の第１端子(ｎ１)に連結された第１電流源４２１、及び一端子が第２電圧(ＶＳＳ１)に連結されて、他の一端子が前記伝送方向選択ブロックの第２端子(ｎ２)に連結された第２電流源４２２を具備する。
制御部(図示せず)は、前記電圧源または前記電流源を選択的にイネーブルさせるイネーブル信号(ＥＮ１、ＥＮ２)を生成する。
前記第１電圧源４１１及び第１電流源４２１は第１イネーブル信号(ＥＮ１)に回答して選択的にイネーブルされて、前記第２電圧源４１２及び第２電流源４２２は第２イネーブル信号(ＥＮ２)に回答して選択的にイネーブルされる。
伝送方向選択ブロック４３０は、前記第１、第２イネーブル信号(ＥＮ１、ＥＮ２)によって前記第１電圧源４１１及び第２電圧源４１２がイネーブルされた場合には、前記伝送ライン対(ＴＸ＋、ＴＸ−)のうちいずれか一つの伝送ラインに前記第１電圧源４１１から電圧を供給して、他の一つの伝送ラインに流れる電圧を前記第２電圧源４１２でシンクして、前記第１電流源４２１及び第２電流源４２２がイネーブルされた場合には前記伝送ライン対(ＴＸ＋、ＴＸ−)のうちいずれか一つの伝送ラインに前記第１電流源４２１から電流を供給して、他の一つの伝送ラインに流れる電流を前記第２電流源４２２にシンクする。
また、伝送方向選択ブロック４３０は、４個の選択スイッチ(ＳＷ１〜ＳＷ４)を具備する。第１選択スイッチ(ＳＷ１)は、一端子が前記第１端子(ｎ１)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。第２選択スイッチ(ＳＷ２)は、一端子が前記第２端子(ｎ２)に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結される。第３選択スイッチ(ＳＷ３)は、一端子が前記第１端子(ｎ１)に連結されて、他の一端子が前記第１伝送ライン(ＴＸ＋)に連結される。第４選択スイッチ(ＳＷ４)は、一端子が前記第２端子(ｎ２)に連結されて、他の一端子が前記第２伝送ライン(ＴＸ−)に連結される。
ここで、第１選択スイッチ(ＳＷ１)と第２選択スイッチ(ＳＷ２)対、そして第３選択スイッチ(ＳＷ３)と第４選択スイッチ(ＳＷ４)対は同時にターンオンされるか、またはターンオフされて、第１選択スイッチと第２選択スイッチ対のターンオン及びターンオフ動作は、第３選択スイッチと第４選択スイッチ対のターンオン及びターンオフ動作と互いに反対になる。すなわち、第１選択スイッチ(ＳＷ１)及び第２選択スイッチ(ＳＷ２)対がターンオンされると、第３選択スイッチ(ＳＷ３)及び第４選択スイッチ(ＳＷ４)対はターンオフされて、反対に第３選択スイッチ(ＳＷ３)及び第４選択スイッチ(ＳＷ４)対がターンオンされると、第１選択スイッチ(ＳＷ１)及び第２選択スイッチ(ＳＷ２)対がターンオフされる。
平衡スイッチブロック４４０は、前記伝送ライン対(ＴＸ＋、ＴＸ−)を平衡状態に初期化して、平衡スイッチ(ＳＷ５)及び抵抗成分４４１を具備する。平衡スイッチ(ＳＷ５)は、一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。
抵抗成分４４１は、前記第１伝送ライン(ＴＸ＋)と前記平衡スイッチ(ＳＷ５)との間または前記平衡スイッチ(ＳＷ５)と前記第２伝送ライン(ＴＸ−)との間に設置されて、抵抗成分の大きさは外部で調節できるようにすることも可能である。
プリエンファシス回路４５０は、データの伝送を効率的にするために使用されて、第１電圧源４１１または第１電流源４２１から伝送ライン対(ＴＸ＋、ＴＸ−)に電圧または電流を供給(source)するか、または伝送ライン対から電圧または電流を第２電圧源４１２または第２電流源４２２にシンク(sink)する以前に伝送ライン対(ＴＸ＋、ＴＸ−)に一定な大きさの電圧または電流を供給するか、またはシンクする。
プリエンファシス回路４５０は、４個の電圧源及び電流源と４個のスイッチ(ＳＷ６〜ＳＷ９)を具備する。
第３電圧源４５１及び第３電流源４５２は、一端子が第３電圧(ＶＤＤ２)に連結される。第４電圧源４５３及び第４電流源４５４は、一端子が第４電圧(ＶＤＤ３)に連結される。第５電圧源４５５及び第５電流源４５６は、一端子が第５電圧(ＶＳＳ２)に連結される。第６電圧源４５７及び第６電流源４５８は、一端子が第６電圧(ＶＳＳ３)に連結される。
前記電圧源及び電流源は、制御部(図示せず)で生成された第３ないし第６イネーブル信号(ＥＮ３〜ＥＮ６)に回答して選択的にイネーブルされる。すなわち、本発明による送信部４００が差動電圧駆動方式で動作する必要がある場合には、第３電圧源４５１ないし第６電圧源４５７がイネーブルされて、差動電流駆動方式で動作する必要がある場合には、第３電流源４５２ないし第６電流源４５８がイネーブルされる。
第６スイッチ(ＳＷ６)は、一端子が前記第４電圧源４５３及び第４電流源４５４の他の一端子に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。第７スイッチ(ＳＷ７)は一端子が前記第５電圧源４５５及び第５電流源４５６の他の一端子に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結される。第８スイッチ(ＳＷ８)は、一端子が前記第３電圧源４５１及び第３電流源４５２の他の一端子に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結される。第９スイッチ(ＳＷ９)は一端子が前記第６電圧源４５７及び第６電流源４５８の他の一端子に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。
伝送方向選択ブロック４３０で第１伝送ライン(ＴＸ＋)に電圧または電流を供給して、第２伝送ライン(ＴＸ−)から電圧または電流をシンクする時には第８スイッチ(ＳＷ８)をターンオンさせて、前記第１伝送ライン(ＴＸ＋)に初期電圧または初期電流を供給する。この時、データの伝送速度をさらに増加させるためには、第９スイッチ(ＳＷ９)をターンオンさせて第２伝送ライン(ＴＸ−)から初期電圧または初期電流をシンクすれば良い。
反対に、伝送方向選択ブロック４３０で第２伝送ライン(ＴＸ−)に電圧または電流を供給して、第１伝送ライン(ＴＸ＋)から電圧または電流をシンクする時には第６スイッチ(ＳＷ６)をターンオンさせて、前記第１伝送ライン(ＴＸ＋)に初期電圧または初期電流を供給する。この時、データの伝送速度をさらに増加させるためには第７スイッチ(ＳＷ７)をターンオンさせて、第２伝送ライン(ＴＸ−)から初期電圧または初期電流をシンクすれば良い。
ここで、伝送方向選択ブロック４３０を構成する選択スイッチ(ＳＷ１〜ＳＷ４)及びプリエンファシス回路４５０を構成するスイッチ(ＳＷ６〜ＳＷ９)のターンオン及びターンオフ周期とターンオン抵抗値は使用されるシステムによって異なるように設計することが望ましい。
図６に示された差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部でも図３に示された遷移感知回路及びディレー回路をさらに具備することが望ましい。
遷移感知回路及びディレー回路の動作は、図３で説明したので、詳細な説明は略する。
図７は、本発明の一実施例による差動電流駆動方式と差動電圧駆動方式を選択的に動作することができる受信部の回路図である。
図７を参照すれば、差動電流駆動方式と差動電圧駆動方式を選択的に動作することができる受信部５００は、終端抵抗(Ｒｔ)及び差動増幅部５１０を具備する。終端抵抗(Ｒｔ)は、一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。差動増幅部５１０は終端抵抗(Ｒｔ)の両端子の電圧差を増幅する。
差動電流駆動方式で動作する場合、２個の伝送ライン(ＴＸ＋、ＴＸ−)の間を流れる電流は、終端抵抗(Ｒｔ)を経由するが、流れる電流の方向によって終端抵抗(Ｒｔ)両端に降下される電圧が変わる。この時、降下される電圧差はとても小さいので、差動増幅部５１０でこれを増幅して使用することが望ましい。
一方、差動電圧駆動方式で動作する場合には、送信部で形成された電圧が伝送ラインの抵抗性ロードと受信部の終端抵抗(Ｒｔ)によって分けられて、受信部に電圧が形成されて差動増幅部５１０でこれを増幅して使用する。
受信部に使用される終端抵抗(Ｒｔ)は、インピーダンスマッチングなど必要によって可変的に使用できるようにすることが望ましい。
図７に示された差動電流駆動方式と差動電圧駆動方式を選択的に動作することができる受信部５００には実際はさらに多い機能ブロックが存在するが、２個の伝送ライン(ＴＸ＋、ＴＸ−)を通じて受信された差動電流信号または差動電圧形態のデータを感知するのに使用される最小限の回路のみを示す。
図８は、受信部で発生するタイミング誤差を調節する方法の一実施例を示す図面である。
一般に送信部でデータを送る時、一部データは伝送ラインのロードによって受信部でデータのタイミングが変わる。特に、毎度値が変わるクロックと長い間に同一なロジック状態が伝送されていながら、初めてロジック状態が変更されるデータは相当な量のディレーが生じる。
図８の(a)に示されるように早くトグルするクロックは、伝送ラインのロードによって大きいスイングができなくなる。また、図８の(b)に示されるようにデータが遷移なしに一定なように維持されれば、スイングレベルが大きくなって、それによって次に遷移するデータは、小さなスイングを有するようになって、タイミングが歪む。
したがって、図８の(c)に示されるようにこのようなデータの遷移を感知して、以前と同一なデータが入力されると、遷移の量によって終端抵抗に流れる電流の大きさを減らして、スイングレベルをクロックと同一になるようにして、次に来るデータのスイングレベルとタイミングを調節することが望ましい。
図９は、タイミング誤差を調節することができる本発明の一実施例による受信部の回路図である。
図９を参照すれば、差動電流駆動方式と差動電圧駆動方式を選択的に動作することができる受信部７００は、終端抵抗(Ｒｔ)、差動増幅部７１０及び電流パス用電流源７２０を具備する。終端抵抗(Ｒｔ)は、一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。差動増幅部７１０は終端抵抗(Ｒｔ)の両端子の電圧差を増幅する。
電流パス用電流源７２０は、一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結されて、以前データと現在データを比べてデータの遷移を感知した結果、データが遷移なしに一定なように維持される場合ターンオンされて、前記終端抵抗に流れる電流を減少させてクロックとデータのタイミングを調節する。
図１０は、受信部で発生するタイミング誤差を調節する方法の他の一実施例を示す図面であり、図１１は、クロック、データ及びコントロール信号の波形を示す図面である。
図８(a)及び(b)で説明したように早くトグルするクロックは、伝送ラインのロードによって大きいスイングができなくなってデータが遷移なしに一定なように維持されれば、スイングレベルが大きくなって、それによって次に遷移するデータは、小さなスイングを有するようになってタイミングが歪むようになる。(図１０の(a)、(b)参照)
このような場合、一定なデータが入って来る時は、スイングレベルが大きくなることを阻むために毎データごとに一定な大きさの抵抗性ロードを使用して、一つのデータが同一なロジックで長く持続する場合には、そのデータの時間のうちで一部分の時間に対して抵抗を並列で連結して、小さな抵抗性ロードで使えば波形が大きくなることを防止して、タイミングが歪むことを阻むことができる。(図１０の(c)参照)
この時、データの時間のうちで一部分に対して抵抗を並列で連結するためには、これを調節することができる信号を要する。本発明では図９に示されるようなデータコントロール信号を使用する。
すなわち、データコントロール信号のロジックがハイである場合、タイミング調節のための抵抗が並列で連結されて、抵抗性ロードが小さくなって、データコントロール信号のロジックがローである場合、タイミング調節のための抵抗が必要ではなくなる。
図１２は、タイミング誤差を調節することができる本発明の他の一実施例による受信部の回路図である。
図１２を参照すれば、差動電流駆動方式と差動電圧駆動方式を選択的に動作することができる受信部１０００は、終端抵抗(Ｒｔ)、差動増幅部１０１０、タイミング調節用スイッチ(ＳＷＡ)及びタイミング調節用抵抗成分(ＲＡ)を具備する。終端抵抗(Ｒｔ)は、一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。差動増幅部１０１０は終端抵抗(Ｒｔ)の両端子の電圧差を増幅する。
タイミング調節用スイッチ(ＳＷＡ)は、一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される。タイミング調節用抵抗成分(ＲＡ)は、前記第１伝送ライン(ＴＸ＋)と前記タイミング調節用スイッチ(ＳＷＡ)の間または前記タイミング調節用スイッチ(ＳＷＡ)と前記第２伝送ライン(ＴＸ−)の間に設置される。
前記タイミング調節用スイッチ(ＳＷＡ)は、データの遷移を感知した結果、一つのデータが遷移なしに一定なように維持される場合、前記一つのデータの持続時間のうちで一部時間に対してターンオンされて、タイミング調節用抵抗成分(ＲＡ)を終端抵抗(Ｒｔ)に対して並列で連結されるようにすることで、一つのデータの波形が大きくなることを防止して、これを通じてタイミングが歪むことを防止することができる。
図１３は、本発明の一実施例による差動電流駆動方式と差動電圧駆動方式を選択的に適用することができるインターフェースシステムの回路図である。
図１３を参照すれば、差動電流駆動方式と差動電圧駆動方式を選択的に適用することができるインターフェースシステム１１００は、２個の伝送ラインを通じてデータを送る送信部１１１０及び前記送信部と前記２個の伝送ラインで連結された受信部１１２０を具備する。
前記送信部１１１０は、送ろうとするデータによって前記２個の伝送ラインに供給される電圧または前記２個の伝送ラインに流れる電流の方向を調節して、前記受信部１１２０は、前記２個の伝送ラインに供給される電圧または前記２個の伝送ラインに流れる電流の方向を検出して前記データを復元する。
図１３に示された送信部１１１０と受信部１１２０は、図２ないし図１２に示された送信部及び受信部に対応するものであるので、詳細な説明は略することにする。
以上では、本発明に対する技術思想を添付図面とともに敍述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野において通常の知識を有する者なら誰でも本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
２００ 送信部
２１０ 電圧源
２１１、２１２ 電圧源
２２０ 伝送方向選択ブロック
２３０ 平衡スイッチブロック
２４０ プリエンファシス回路
ＴＸ＋、ＴＸ− 伝送ライン対

Claims (14)

  1. 伝送ライン対(ＴＸ＋、ＴＸ−)に電圧を供給するか、または前記伝送ライン対から電圧をシンクする電圧源と、
    前記伝送ライン対(ＴＸ＋、ＴＸ−)に電流を供給するか、または前記伝送ライン対から電流をシンクする電流源と、
    前記電圧源または前記電流源を選択的にイネーブルさせるイネーブル信号を生成する制御部と、
    前記イネーブル信号によって前記電圧源がイネーブルされた場合、前記伝送ライン対(ＴＸ＋、ＴＸ−)のうちいずれか一つの伝送ラインに前記電圧源から電圧を供給して、他の一つの伝送ラインに流れる電圧を前記電圧源にシンクして、前記電流源がイネーブルされた場合、前記伝送ライン対(ＴＸ＋、ＴＸ−)のうちいずれか一つの伝送ラインに前記電流源から電流を供給して、他の一つの伝送ラインに流れる電流を前記電流源にシンクする伝送方向選択ブロックと、
    前記伝送ライン対(ＴＸ＋、ＴＸ−)を平衡状態に初期化する平衡スイッチブロックを具備して、
    前記電圧源は、
    一端子が第１電圧(ＶＤＤ１)に連結されて、他の一端子が前記伝送方向選択ブロックの第１端子(ｎ１)に連結された第１電圧源と、及び
    一端子が第２電圧(ＶＳＳ１)に連結されて、他の一端子が前記伝送方向選択ブロックの第２端子(ｎ２)に連結された第２電圧源を具備して、
    前記電流源は、
    一端子が第１電圧(ＶＤＤ１)に連結されて、他の一端子が前記伝送方向選択ブロックの第１端子(ｎ１)に連結された第１電流源と、
    一端子が第２電圧(ＶＳＳ１)に連結されて、他の一端子が前記伝送方向選択ブロックの第２端子(ｎ２)に連結された第２電流源と、を具備することを特徴とする差動電圧駆動方式と差動電流駆動方式を選択的に適用することができる送信部。
  2. 前記伝送方向選択ブロックは、
    一端子が前記伝送方向選択ブロックの第１端子(ｎ１)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結された第１選択スイッチ(ＳＷ１)と、
    一端子が前記伝送方向選択ブロックの第２端子(ｎ２)に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結された第２選択スイッチ(ＳＷ２)と、
    一端子が前記伝送方向選択ブロックの第１端子(ｎ１)に連結されて、他の一端子が前記第１伝送ライン(ＴＸ＋)に連結された第３選択スイッチ(ＳＷ３)と、
    一端子が前記伝送方向選択ブロックの第２端子(ｎ２)に連結されて、他の一端子が前記第２伝送ライン(ＴＸ−)に連結された第４選択スイッチ(ＳＷ４)と、を具備することを特徴とする請求項１に記載の差動電圧駆動方式と差動電流駆動方式を選択的に適用することができる送信部。
  3. 前記平衡スイッチブロックは、
    一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結された平衡スイッチ(ＳＷ５)と、
    前記第１伝送ライン(ＴＸ＋)と前記平衡スイッチ(ＳＷ５)との間または前記平衡スイッチ(ＳＷ５)と前記第２伝送ライン(ＴＸ−)との間に設置された抵抗成分をさらに具備して、
    前記抵抗成分の値は可変させることができることを特徴とする請求項１に記載の差動電圧駆動方式と差動電流駆動方式を選択的に適用することができる送信部。
  4. 前記第１電圧源または前記第１電流源から前記伝送ライン対(ＴＸ＋、ＴＸ−)に電圧または電流を供給(source)するか、または前記伝送ライン対から電圧または電流を前記第２電圧源または前記第２電流源にシンク(sink)する以前に前記伝送ライン対(ＴＸ＋、ＴＸ−)に一定な大きさの電圧または電流を供給するか、またはシンクするプリエンファシス回路をさらに具備することを特徴とする請求項１に記載の差動電圧駆動方式と差動電流駆動方式を選択的に適用することができる送信部。
  5. 前記プリエンファシス回路は、
    一端子が第３電圧(ＶＤＤ２)に連結された第３電圧源及び第３電流源と、
    一端子が第４電圧(ＶＤＤ３)に連結された第４電圧源及び第４電流源と、
    一端子が第５電圧(ＶＳＳ２)に連結された第５電圧源及び第５電流源と、
    一端子が第６電圧(ＶＳＳ３)に連結された第６電圧源及び第６電流源と、
    一端子が前記第４電圧源及び第４電流源の他の一端子に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結された第６スイッチ(ＳＷ６)と、
    一端子が前記第５電圧源及び第５電流源の他の一端子に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結された第７スイッチ(ＳＷ７)と、
    一端子が前記第３電圧源及び第３電流源の他の一端子に連結されて、他の一端子が第１伝送ライン(ＴＸ＋)に連結された第８スイッチ(ＳＷ８)と、
    一端子が前記第６電圧源及び第６電流源の他の一端子に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結された第９スイッチ(ＳＷ９)と、を具備することを特徴とする請求項４に記載の差動電圧駆動方式と差動電流駆動方式を選択的に適用することができる送信部。
  6. 前記伝送方向選択ブロックで前記第１伝送ライン(ＴＸ＋)に電圧または電流を供給して、前記第２伝送ライン(ＴＸ−)から電圧または電流をシンクする時には前記第８スイッチ(ＳＷ８)がターンオンされて、前記第１伝送ライン(ＴＸ＋)に初期電圧または初期電流を供給して、
    前記伝送方向選択ブロックで前記第２伝送ライン(ＴＸ−)に電圧または電流を供給して、前記第１伝送ライン(ＴＸ＋)から電圧または電流をシンクする時には前記第６スイッチ(ＳＷ６)がターンオンされて、前記第２伝送ライン(ＴＸ−)に初期電圧または初期電流を供給して、
    前記伝送方向選択ブロックで前記第１伝送ライン(ＴＸ＋)に電圧または電流を供給して、前記第２伝送ライン(ＴＸ−)から電圧または電流をシンクする時には前記第９スイッチ(ＳＷ９)がターンオンされて、前記第２伝送ライン(ＴＸ−)から初期電圧または初期電流をシンクして、
    前記伝送方向選択ブロックで前記第２伝送ライン(ＴＸ−)に電圧または電流を供給して、前記第１伝送ライン(ＴＸ＋)から電圧または電流をシンクする時には前記第７スイッチ(ＳＷ７)がターンオンされて、前記第１伝送ライン(ＴＸ＋)から初期電圧または初期電流をシンクすることを特徴とする請求項５に記載の差動電圧駆動方式と差動電流駆動方式を選択的に適用することができる送信部。
  7. 請求項１記載の送信部である第１の送信部と、
    請求項１記載の送信部である第２の送信部とを備え、
    データと当該データのクロックをそれぞれ前記第１の送信部及び前記第２の送信部により送信するための送信装置であって、
    前記伝送ライン対(ＴＸ＋、ＴＸ−)に伝達する前記データの遷移を感知する遷移感知回路と、
    前記遷移感知回路でデータの遷移を感知した結果によって前記クロックのディレーを発生させるディレー回路と、をさらに具備することを特徴とする差動電圧駆動方式と差動電流駆動方式を選択的に適用することができる送信装置。
  8. 前記ディレー回路は、
    前記遷移感知回路でデータの遷移を感知した結果、以前の二つ以上のデータが変わらないで、現在のデータが前記以前の二つ以上のデータと異なる場合クロックにディレーを発生させることを特徴とする請求項７に記載の送信装置。
  9. 伝送ライン対(ＴＸ＋、ＴＸ−)からデータを含む伝送信号を受信する受信部において、
    一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結された終端抵抗(Ｒｔ)と、
    前記終端抵抗(Ｒｔ)の両端子の電圧差を増幅する差動増幅部を具備し、
    前記受信部は、
    一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結される電流パス用電流源をさらに具備して、
    前記電流パス用電流源は、前記データが一定の間変化がないことを感知した場合、ターンオンされて、前記終端抵抗に流れる電流を減少させることを特徴とする差動電圧駆動方式と差動電流駆動方式とで動作することができる受信部。
  10. 伝送ライン対(ＴＸ＋、ＴＸ−)からデータを含む伝送信号を受信する受信部において、
    一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結された終端抵抗(Ｒｔ)と、
    前記終端抵抗(Ｒｔ)の両端子の電圧差を増幅する差動増幅部を具備し、
    前記受信部は、
    一端子が第１伝送ライン(ＴＸ＋)に連結されて、他の一端子が第２伝送ライン(ＴＸ−)に連結されたタイミング調節用スイッチと、
    前記第１伝送ライン(ＴＸ＋)と前記タイミング調節用スイッチとの間または前記タイミング調節用スイッチと前記第２伝送ライン(ＴＸ−)との間に設置されたタイミング調節用抵抗成分をさらに具備して、
    前記タイミング調節用スイッチは、前記データが一定の間変化がないことを感知した場合、前記一つのデータの持続時間のうちで一部時間に対してターンオンされて、前記タイミング調節用抵抗成分が前記終端抵抗(Ｒｔ)と並列で連結されるようにすることを特徴とする差動電圧駆動方式と差動電流駆動方式とで動作することができる受信部。
  11. ２個の伝送ラインを通じてデータを送る送信部と、
    前記送信部と前記２個の伝送ラインで連結された請求項９又は１０記載の受信部を具備して、
    前記送信部は送ろうとするデータによって前記２個の伝送ラインに供給される電圧または前記２個の伝送ラインに流れる電流の方向を調節して、
    前記受信部は、前記２個の伝送ラインに供給される電圧または前記２個の伝送ラインに流れる電流の方向を検出して、前記データを復元することを特徴とする差動電圧駆動方式と差動電流駆動方式とで動作することができるインターフェースシステム。
  12. 前記送信部は、
    前記２個の伝送ラインそれぞれに電圧を供給するか、または前記２個の伝送ラインそれぞれから電圧をシンクする電圧源と、
    前記２個の伝送ラインそれぞれに電流を供給するか、または前記２個の伝送ラインそれぞれから電流をシンクする電流源と、
    前記電圧源または前記電流源を選択的にイネーブルさせるイネーブル信号を生成する制御部と、
    前記イネーブル信号によって前記電圧源がイネーブルされた場合、前記２個の伝送ラインのうちでいずれか一つの伝送ラインに前記電圧源から電圧を供給して、他の一つの伝送ラインの電圧を前記電圧源にシンクして、前記電流源がイネーブルされた場合、前記２個の伝送ラインのうちでいずれか一つの伝送ラインに前記電流源から電流を供給して、他の一つの伝送ラインに流れる電流を前記電流源にシンクする伝送方向選択ブロックと、
    前記２個の伝送ラインを平衡状態に初期化する平衡スイッチブロックを具備することを特徴とする請求項１１に記載のインターフェースシステム。
  13. 前記送信部は、
    前記電圧源または前記電流源から前記２個の伝送ラインに電圧または電流を供給(source)するか、または前記２個の伝送ラインから電圧または電流を前記電圧源または前記電流源にシンク(sink)する以前に前記２個の伝送ラインに一定な大きさの電圧または電流を供給するか、またはシンクするプリエンファシス回路をさらに具備することを特徴とする請求項１２に記載のインターフェースシステム。
  14. 前記受信部は、
    一端子が前記２個の伝送ラインのうちでいずれか一つの伝送ラインに連結されて、他の一端子が異なる伝送ラインに連結された終端抵抗を具備して、
    前記受信部は、前記２個の伝送ラインに供給される電圧または前記２個の伝送ラインに流れる電流の方向を検出して、前記データを復元することに代えて、前記２個の伝送ラインに形成された電圧差または前記２個の伝送ラインを通じて流れる電流に対応して降下される前記終端抵抗両端子間の電圧差を増幅して前記データを復元することを特徴とする請求項１１に記載のインターフェースシステム。
JP2011544356A 2008-12-29 2009-12-03 差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム Active JP5890685B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080135785A KR101000289B1 (ko) 2008-12-29 2008-12-29 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
KR10-2008-0135785 2008-12-29
PCT/KR2009/007194 WO2010076978A2 (ko) 2008-12-29 2009-12-03 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템

Publications (2)

Publication Number Publication Date
JP2012514412A JP2012514412A (ja) 2012-06-21
JP5890685B2 true JP5890685B2 (ja) 2016-03-30

Family

ID=42310308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011544356A Active JP5890685B2 (ja) 2008-12-29 2009-12-03 差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム

Country Status (6)

Country Link
US (1) US8842745B2 (ja)
JP (1) JP5890685B2 (ja)
KR (1) KR101000289B1 (ja)
CN (1) CN102282618B (ja)
TW (1) TWI410056B (ja)
WO (1) WO2010076978A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201120505D0 (en) * 2011-11-29 2012-01-11 Texas Instruments Ltd Power efficient high swing long reach transmitter architecture
JP5792690B2 (ja) * 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
JP6295559B2 (ja) * 2013-09-13 2018-03-20 株式会社リコー 信号送信装置、信号受信装置及び信号伝送システム
KR101633471B1 (ko) * 2014-05-22 2016-06-24 전자부품연구원 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로
WO2016047527A1 (ja) * 2014-09-25 2016-03-31 株式会社Ｎｔｔドコモ ユーザ装置及び基地局
US10884961B2 (en) * 2016-12-26 2021-01-05 SK Hynix Inc. Dynamic termination circuit, semiconductor apparatus and system including the same
CN111211810B (zh) * 2018-11-21 2021-12-28 浙江宇视科技有限公司 状态传输方法及装置
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126974A (en) * 1989-01-20 1992-06-30 Hitachi, Ltd. Sense amplifier for a memory device
DE19919140B4 (de) 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US7702293B2 (en) 2001-11-02 2010-04-20 Nokia Corporation Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces
US6686772B2 (en) 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
JP3807407B2 (ja) 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
JP4097149B2 (ja) * 2004-01-05 2008-06-11 ザインエレクトロニクス株式会社 差動駆動回路およびそれを内蔵する電子機器
JP2006262460A (ja) 2005-03-17 2006-09-28 Samsung Electronics Co Ltd 低電圧差動信号の送受信システム
KR100588752B1 (ko) 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
KR100706580B1 (ko) 2005-07-13 2007-04-13 삼성전자주식회사 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법
CN100488053C (zh) 2005-09-05 2009-05-13 中兴通讯股份有限公司 一种低压差分信号驱动器电路
EP1997288A1 (en) 2006-03-09 2008-12-03 Nxp B.V. Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces
TWI333326B (en) 2007-03-26 2010-11-11 Novatek Microelectronics Corp Low differential output voltage circuit
KR100913528B1 (ko) 2008-08-26 2009-08-21 주식회사 실리콘웍스 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템

Also Published As

Publication number Publication date
CN102282618A (zh) 2011-12-14
TWI410056B (zh) 2013-09-21
KR101000289B1 (ko) 2010-12-13
CN102282618B (zh) 2014-04-16
TW201031129A (en) 2010-08-16
US20110268202A1 (en) 2011-11-03
JP2012514412A (ja) 2012-06-21
WO2010076978A3 (ko) 2010-09-23
US8842745B2 (en) 2014-09-23
WO2010076978A2 (ko) 2010-07-08
KR20100077751A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5890685B2 (ja) 差動電圧駆動方式の送信部、並びに差動電流駆動方式と差動電圧駆動方式を選択的に適用することができる送信部、受信部及びインターフェースシステム
US7301371B2 (en) Transmitter of a semiconductor device
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
KR101579554B1 (ko) 차동 통신 링크를 통해 통신하는데 이용되는 전압 모드 드라이버를 위한 디-엠퍼시스 회로
US7787526B2 (en) Circuits and methods for a multi-differential embedded-clock channel
US8605759B1 (en) Device with pre-emphasis based transmission
US7564270B1 (en) Differential output driver
US8487650B2 (en) Methods and circuits for calibrating multi-modal termination schemes
KR100995656B1 (ko) 리시버 회로
US20070042722A1 (en) Half-duplex communication system, low-voltage differential signaling transceiver of the system and pre-driver of the transceiver
US20080100347A1 (en) Signal detecting circuit
US20160365137A1 (en) Pre-Emphasis and Equalization for DRAM
KR20080095792A (ko) 스택형 차동 신호 전송 회로
US8324936B2 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
US20080304509A1 (en) Out of band signaling enhancement for high speed serial driver
WO2003092214A1 (en) Method and apparatus for transmitting three differential signals employing two cable pairs
KR101139633B1 (ko) 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버
US20080267267A1 (en) Data interface method and apparatus
KR101030957B1 (ko) 차동전류 구동 방식의 인터페이스 시스템
KR100897280B1 (ko) 리시버 회로
US20080042690A1 (en) Data receiving apparatus using semi-dual reference voltage
WO2022234244A1 (en) Circuitry for driving a load
KR20200145264A (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
KR100582954B1 (ko) 전류 구동회로 및 이를 이용한 전류 부스팅 방법
US20240168506A1 (en) Circuitry for driving a load

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140814

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160219

R150 Certificate of patent or registration of utility model

Ref document number: 5890685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250