TWI410056B - 差動電壓驅動機制傳輸器以及可選擇性採用差動電流驅動機制及差動電壓驅動機制之傳輸器、接收器與介面系統 - Google Patents
差動電壓驅動機制傳輸器以及可選擇性採用差動電流驅動機制及差動電壓驅動機制之傳輸器、接收器與介面系統 Download PDFInfo
- Publication number
- TWI410056B TWI410056B TW098143674A TW98143674A TWI410056B TW I410056 B TWI410056 B TW I410056B TW 098143674 A TW098143674 A TW 098143674A TW 98143674 A TW98143674 A TW 98143674A TW I410056 B TWI410056 B TW I410056B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- transmission line
- current
- transmission
- switch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
本發明涉及一種傳輸線的傳輸和接收系統,尤其是涉及可選擇性採用差動電流驅動機制及差動電壓驅動機制之傳輸器、接收器及介面系統。
在習用技術中,為了高速傳送及接收資料,主要地使用差動電流驅動機制,在差動電流驅動機制中,透過一對傳輸線傳輸不同大小的電流,並使用兩個傳輸線之間電流的差異還原資料。
在差動電流驅動機制中,傳輸器產生對應欲傳送資料之不同大小的電流,並透過兩傳輸線傳輸電流,而接收器使用流經兩傳輸線電流之間的電流差異還原資料。當與單一電流驅動機制比較時,在差動電流驅動機制中,由雜訊造成的傳送訊號失真並不顯著,而因為兩傳輸線的物理位置以及兩傳輸線的寄生電阻、寄生電感以及寄生電容,在兩傳輸線之間產生干擾。
雖然從傳輸器流至接收器的差動電流是基於假設用以產生兩差動電流的兩電流源係供出和汲入相同的電流值,而實際上,可能因為處理偏差而可能導致不同的電流值。還有,當藉由設置在接收器中的電流源供出和汲入的電流,受到透過傳輸線所引入之雜訊而失真時,差動電流訊號的品質降低。
總結來說,所傳輸的訊號因為兩傳輸線之間的干擾而容易失真,且增加傳輸線的時序係數以延長訊號的移轉次數,從而訊號的速度不得不減低。
第1圖係顯示由習用差動電流驅動系統輸出的真實線路之訊號的示意圖。
參閱第1圖,當用以產生兩差動電流的電流源因為上述理由產生不同大小的電流值時,藉由一預設的偏差α之大小移動,也就是偏移值,當每次施加電流至真實線路時都會改變。
習用上用以實現該機制的差動電流驅動機制及系統因為具有上述的問題而不穩定。因此,在此技術中強烈地需求沒有這些問題之新穎的資料傳送接收方法。
當主動地研究對於傳輸器、接收器及使用該傳輸器及該接收器的介面系統以解決上述問題時,在習用差動電流驅動機制的情況中,由於使用受限的電流源傳送資料,如果傳輸線的負載顯著時,容易發生訊號的失真。
因此,本發明努力製作以解決發生在現有技術中的問題,而本發明的一目的是在於提供一種差動電壓驅動行傳輸器,可以藉由控制施加至傳輸線之電壓型資料的方向,將資料傳輸至接收器。
本發明的另一目的是在於提供一種具有電壓源及電流源的傳輸器,並依據傳輸線的狀態而可選擇性採用差動電壓驅動機制以及差動電流驅動機制。
本發明的另一目的是在於提供一種能夠可選擇性採用差動電壓驅動機制以及差動電流驅動機制的接收器,能夠藉由偵測施加在傳輸線上之電壓或電流的方向而還原由傳輸器所傳輸的資料。
本發明的另一目的是在於提供一種能夠可選擇性採用差動電壓驅動機制以及差動電流驅動機制的介面系統,可以藉由控制施加在傳輸線上之電壓或電流的方向而傳輸及接收資料。
為了達到以上目的,本發明的一方面提供一種包含一電壓源、一傳輸方向選擇區以及一等效開關區的差動電壓驅動型傳輸器。該電壓源供出電壓至一對傳輸線中的任一傳輸線,或是從另一傳輸線汲入電壓。傳輸方向選擇區轉換來自電壓源電壓型資料至一對傳輸線中的任一傳輸線,並轉換流經另一傳輸線之電壓型資料至電壓源。該等效開關區初始化該對傳輸線為相等狀態。
為了達到以上目的,本發明的另一方面提供一種能夠可選擇性採用差動電壓驅動機制以及差動電流驅動機制的傳輸器,該傳輸器包含一電壓源、一電流源、一控制器、一傳輸方向選擇區以及一等效開關區,該電壓源被配置以供出電壓至一對傳輸線,或是汲入來自該對傳輸線的電壓,該電流源被配置以供出電流至一對傳輸線,或是汲入來自該對傳輸線的電流,該控制器被配置以產生致能訊號,以選擇性地致能電壓源或電流源,該傳輸方向選擇區被配置以在電壓源被致能以響應該致能訊號時,從電壓源供出電壓至該對傳輸線的任一傳輸線,並且汲入流經另一傳輸線的電壓至電壓源,並被配置在電流源被致能以響應該致能訊號時,從電流源供出電流至該對傳輸線的任一傳輸線,並且汲入流經另一傳輸線的電流至電流源,該等效開關區被配置以初始化該對傳輸線為相等狀態。
為了達到以上目的,本發明的另一方面提供一種能夠可選擇性採用差動電壓驅動機制以及差動電流驅動機制的接收器,適合用以接收來自一對傳輸線的傳輸訊號,該接收器包含一遠端電阻器以及一差動放大器,該遠端電阻器具有連接至第一傳輸線的一終端、以及連接至第二傳輸線的另一終端,該差動放大器被配置以放大該遠端電阻器的兩個終端之間的壓差。該遠端電阻器使用以具有可變的電阻值而與如同阻抗匹配的情況一致。
為了達到以上目的,本發明的另一方面提供一種能夠可選擇性採用差動電壓驅動機制以及差動電流驅動機制的介面系統,該介面系統包含一透過兩傳輸線傳輸資料的傳輸器、以及一經由兩傳輸線連接至該傳輸器的接收器,其中該傳輸器被配置以依據欲傳輸的資料控制供出至兩傳輸線之電壓的方向,或是流經兩傳輸線之電流的方向,而其中該接收器被配置以偵測所供出至兩傳輸線之電壓的方向,或是流經兩傳輸線之電流的方向,並還原資訊。
將藉由本發明較佳實施例的細節作為參考,在附圖中顯示本發明的示例。儘可能地,在所有的圖示及說明中,相同的元件符號表示相同或相似的部份。
第2圖係顯示本發明實施例中差動電壓驅動型傳輸器的電路圖。
參閱第2圖,差動電壓驅動型傳輸器200包含電壓源210、傳輸方向選擇區220、等效開關區230以及預先增強電路240。
電壓源210包含兩個電壓源211及212以供出電壓至一對傳輸線TX+及TX-,或從該對傳輸線TX+及TX-汲入電壓。第一電壓源211具有連接至第一電壓VDD1的一終端、以及連接至傳輸方向選擇區220之第一終端n1並供出預設大小的電流至第一終端n1的另一終端。
第二電壓源212具有連接至第二電壓Vss1的一終端、以及連接至傳輸方向選擇區220之第二終端n2並從第二終端n2汲入預設大小的電流的另一終端。這就是第一電壓VDD1之位準高於第二電壓Vss1之位準的規範。
傳輸方向選擇區220將從第一電壓源211所供出的電壓型資料傳輸至該對傳輸線TX+及TX-的任一條傳輸線,並將流經該對傳輸線TX+及TX-之另一條傳輸線的電壓型資料傳輸至第二電壓源212。傳輸方向選擇區220具有四個選擇開關SW1至SW4。
第一選擇開關SW1具有連接至第一終端n1的一終端、以及連接至第二傳輸線TX-的另一終端。第二選擇開關SW2具有連接至第二終端n2的一終端、以及連接至第一傳輸線TX+的另一終端。第三選擇開關SW3具有連接至第一終端n1的一終端、以及連接至第一傳輸線TX+的另一終端。第四選擇開關SW4具有連接至第二終端n2的一終端、以及連接至第二傳輸線TX-的另一終端。
一對第一選擇開關SW1及第二選擇開關SW2與一對第三選擇開關SW3及第四選擇開關SW4同時地開啟或關閉。該對第一選擇開關SW1及第二選擇開關SW2的開啟及關閉操作與該對第三選擇開關SW3及第四選擇開關SW4的開啟及關閉操作相反。也就是說,如果該對第一選擇開關SW1及第二選擇開關SW2開啟,則該對第三選擇開關SW3及第四選擇開關SW4關閉。相反地,如果該對第三選擇開關SW3及第四選擇開關SW4開啟,則該對第一選擇開關SW1及第二選擇開關SW2關閉。
等效開關區230將該對傳輸線TX+及TX-初始化為相等的狀態,並具有等效開關SW5以及電阻元件231。等效開關SW5具有連接至第一傳輸線TX+的一終端、以及連接至第二傳輸線TX-的另一終端。
電阻元件231設置在等效開關SW5及第二傳輸線TX-之間。在第2圖中,當電阻元件231設置在等效開關SW5及第二傳輸線TX-之間的同時,也可以假設電阻元件231設置在等效開關SW5及第一傳輸線TX+之間。電阻元件231的值可以由外部(未顯示)控制。
預先增強電路240在從電壓源210供出電壓至該對傳輸線TX+及TX-之前,或是從該對傳輸線TX+或TX-汲入電壓之前,供出或汲入預定大小的電壓至該對傳輸線TX+及TX-。
預先增強電路240包含四個電壓源241至244、以及四個開關SW6至SW9。
第三電壓源241具有連接至第三電壓VDD2的一終端。第四電壓源242具有連接至第四電壓VDD3的一終端。第五電壓源243具有連接至第五電壓Vss2的一終端。第六電壓源244具有連接至第六電壓Vss3的一終端。
第六開關SW6具有連接至第四電壓源242之另一終端的一終端、以及連接至第二傳輸線TX-的另一終端。第七開關SW7具有連接至第五電壓源243之另一終端的一終端、以及連接至第一傳輸線TX+的另一終端。第八開關SW8具有連接至第三電壓源241之另一終端的一終端、以及連接至第一傳輸線TX+的另一終端。第九開關SW9具有連接至第六電壓源244之另一終端的一終端、以及連接至第二傳輸線TX-的另一終端。
較佳地,構成傳輸方向選擇區220的選擇開關SW1至SW4及構成預先增強電路240的開關SW6至SW9的電阻值,可以依照欲使用之系統而設計為不同。
在此之後,將說明顯示於第2圖中之傳輸器200的操作。
本發明的關鍵概念在於欲傳輸之資料的型式係由從兩傳輸線TX+及TX-所供出之電壓型資料的方向而決定。
當必須將電壓型資料由第一傳輸線TX+流至第二傳輸線TX-時,將第三選擇開關SW3及第四選擇開關SW4開啟,而將第一選擇開關SW1及第二選擇開關SW2關閉。
相反地,當必須將電壓型資料由第二傳輸線TX-流至第一傳輸線TX+時,將第一選擇開關SW1及第二選擇開關SW2開啟,而將第三選擇開關SW3及第四選擇開關SW4關閉。
在本發明中,預先增強電路240用於提升資料傳輸速度。當傳輸方向選擇區220中供出電壓至第一傳輸線TX+,且由第二傳輸線TX-汲入電壓時,將第八開關SW8開啟,而將初始電壓供出至第一傳輸線TX+。為了進一步提升資料傳輸速度,將第九開關SW9開啟,而從第二傳輸線TX-汲入電壓。
相反地,當傳輸方向選擇區220中供出電壓至第二傳輸線TX-,且從第一傳輸線TX+汲入電壓時,將第六開關SW6開啟,而將初始電壓供出至第二傳輸線TX-,並額外地將第七開關SW7開啟,而從第一傳輸線TX+汲入電壓。
在本發明中,在等效開關區230中,除了使用以初始化該對傳輸線TX+及TX-的等效開關SW5,也使用電阻元件231。這是用以抑制在該對傳輸線TX+及TX-進入相等狀態的時刻所發生的電磁干擾。
第3a圖係代表性地顯示本發明差動電壓驅動型傳輸器之一示例的示意圖,第3b圖係顯示本發明差動電壓驅動型傳輸器的一示例之操作的流程圖,而第3c圖係解釋減少本發明差動電壓驅動型傳輸器之一示例的時序誤差之方法的示意圖。
參閱第3a圖,差動電壓驅動型傳輸器200進一步包含一移轉偵測電路310以及一延遲電路320,移轉偵測電路310被配置以偵測傳輸至該對傳輸線之資料的移轉,而延遲電路320由於偵測資料移轉之結果,被配置以延遲在移轉偵測電路310中的時脈。
在從傳輸器傳輸資料的情況中,因為傳輸線的負載,某些資料的時序容易在接收器中變化。尤其是,延遲的實際量容易在每次都改變數值的時脈中造成,以及當資料以同樣的邏輯狀態傳輸而經過一段長時間後,在資料的邏輯狀態初始改變的資料中造成。因此,藉由偵測資料在傳輸器中的移轉,並依照延遲的量在時脈或資料中設置延遲,而可以減少在接收器中的時序誤差。將在以下說明一種偵測移轉和設置延遲的其中一種方法。
參閱第3b圖,比較兩個先前資料,並在資料改變時,資料及時脈依照其狀況傳輸的情況中。如果兩個先前資料不改變(轉移),比較兩個先前資料以及現今資料。當兩個先前資料與現今資料相同時,資料及時脈依照其情況傳輸,而當它們不相同時,設置延遲於時脈中。
如果當兩個先前資料與現今資料不同,而未設置延遲於時脈中時,如同可以明顯地從第3c圖上方所顯示的波形所見,時序將在接收器中失真。因此,在此情況中,藉由透過延遲電路設置延遲於時脈中,如同可以明顯地從第3c圖下方所顯示的波形所見,時脈的轉移位於資料的中心部份,從而可以減低時序誤差。
第4圖係本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之傳輸器的電路圖。
本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之傳輸器400包含一電壓源410、一電流源420、一控制器(未顯示)、一傳輸方向偵測區430、一等效開關區440以及一預先增強電路450。
電壓源410包含第一電壓源411以及第二電壓源412,第一電壓源411具有連接至第一電壓VDD1的一終端、以及連接至傳輸方向選擇區430之第一終端n1的另一終端,第二電壓源412具有連接至第二電壓Vss1的一終端、以及連接至傳輸方向選擇區430之第二終端n2的另一終端。
電流源420包含第一電流源421以及第二電流源422,第一電流源421具有連接至第一電壓VDD1的一終端、以及連接至傳輸方向選擇區430之第一終端n1的另一終端,第二電流源422具有連接至第二電壓Vss1的一終端、以及連接至傳輸方向選擇區430之第二終端n2的另一終端。
控制器(未顯示)產生致能訊號EN1及EN2以選擇致能電壓源410以及電流源420。。
第一電壓源411以及第一電流源421被選擇性地致能以響應第一致能訊號EN1,而第二電壓源412以及第二電流源422被選擇性地致能以響應第二致能訊號EN2。
如果第一電壓源411以及第二電壓源412被致能以響應第一致能訊號EN1以及第二致能訊號EN2,傳輸方向選擇區430從第一電壓源411供出電壓至該對傳輸線TX+及TX-的任一傳輸線,並汲入流經另一傳輸線的電壓至第二電壓源412。相反地,如果第一電流源421以及第二電流源422被致能,傳輸方向選擇區430從第一電流源421供出電流至該對傳輸線TX+及TX-的任一傳輸線,並汲入流經另一傳輸線的電流至第二電流源422。
傳輸方向選擇區430具有四個選擇開關SW1至SW4。第一選擇開關SW1具有連接至第一終端n1的一終端、以及連接至第二傳輸線TX-的另一終端。第二選擇開關SW2具有連接至第二終端n2的一終端、以及連接至第一傳輸線TX+的另一終端。第三選擇開關SW3具有連接至第一終端n1的一終端、以及連接至第一傳輸線TX+的另一終端。第四選擇開關SW4具有連接至第二終端n2的一終端、以及連接至第二傳輸線TX-的另一終端。
一對第一選擇開關SW1及第二選擇開關SW2與一對第三選擇開關SW3及第四選擇開關SW4同時地開啟或關閉。該對第一選擇開關SW1及第二選擇開關SW2的開啟及關閉操作與該對第三選擇開關SW3及第四選擇開關SW4的開啟及關閉操作相反。也就是說,如果該對第一選擇開關SW1及第二選擇開關SW2開啟,則該對第三選擇開關SW3及第四選擇開關SW4關閉。相反地,如果該對第三選擇開關SW3及第四選擇開關SW4開啟,則該對第一選擇開關SW1及第二選擇開關SW2關閉。
等效開關區440將該對傳輸線TX+及TX-初始化為相等的狀態,並具有等效開關SW5以及電阻元件441。等效開關SW5具有連接至第一傳輸線TX+的一終端、以及連接至第二傳輸線TX-的另一終端。
電阻元件4411設置在第一傳輸線TX+以及等效開關SW5之間,或是等效開關SW5與第二傳輸線TX-之間。可以理解的是,電阻元件441的值可以由外部控制。
預先增強電路450用以有效地實現資料傳輸。預先增強電路450在從第一電壓源411或第一電流源421供出電壓或電流至該對傳輸線TX+及TX-之前,或是從該對傳輸線TX+或TX-汲入電壓或電流至第二電壓源412或第二電流源422之前,供出或汲入預定大小的電壓或電流至該對傳輸線TX+及TX-。
預先增強電路450包含四個電壓源、四個電流源以及四個開關SW6至SW9。
第三電壓源451以及第三電流源452具有連接至第三電壓VDD2的一終端。第四電壓源453以及第四電流源454具有連接至第四電壓VDD3的一終端。第五電壓源455以及第五電流源456具有連接至第五電壓Vss2的一終端。第六電壓源457以及第六電流源458具有連接至第六電壓Vss3的一終端。
該等電壓源及電流源可以被選擇性地致能以響應由控制器(未顯示)所產生的第三至第六致能訊號EN3至EN6。也就是說,在本發明的傳輸器400需要以差動電壓驅動機制操作的情況中,致能第三電壓源451至第六電壓源457,而在本發明的傳輸器400需要以差動電流驅動機制操作的情況中,致能第三電流源452至第六電流源458。
第六開關SW6具有連接至第四電壓源453及第四電流源454之另一終端的一終端、以及連接至第二傳輸線TX-的另一終端。第七開關SW7具有連接至第五電壓源455以及第五電流源456之另一終端的一終端、以及連接至第一傳輸線TX+的另一終端。第八開關SW8具有連接至第三電壓源451以及第三電流源452之另一終端的一終端、以及連接至第一傳輸線TX+的另一終端。第九開關SW9具有連接至第六電壓源457以及第六電流源458之另一終端的一終端、以及連接至第二傳輸線TX-的另一終端。
在傳輸方向選擇區430中,當必須供出電壓或電流至第一傳輸線TX+,且由第二傳輸線TX-汲入電壓或電流時,將第八開關SW8開啟,而將初始電壓或初始電流供出至第一傳輸線TX+。在此同時,為了進一步提升資料傳輸速度,將第九開關SW9開啟,而從第二傳輸線TX-汲入初始電壓或初始電流。
相反地,在傳輸方向選擇區430中,必須供出電壓或電流至第二傳輸線TX-,且從第一傳輸線TX+汲入電壓或電流時,將第六開關SW6開啟,而將初使電壓或初始電流供出至第二傳輸線TX-。在此同時,為了進一步提升資料傳輸速度,將第七開關SW7開啟,而從第一傳輸線TX+汲入初始電壓或初始電流。
較佳地,開啟和關閉循環以及構成傳輸方向選擇區430之選擇開關SW1至SW4及構成預先增強電路450的開關SW6至SW9的開啟電阻值,依據欲使用的系統而設計為不同。
較佳地,即使如第4圖所示的傳輸器能夠選擇性地採用差動電流驅動機制以及差動電壓驅動機制,也包含了如第3a圖至第3c圖所示的移轉偵測電路以及延遲電路。
由於移轉偵測電路以及延遲電路,與參考第3a圖至第3c圖的以上述敘相同,其詳細的敘述在此省略。
第5圖係本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之接收器的電路圖。
參閱第5圖,本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之接收器500包含一遠端電阻Rt
以及一差動放大器510。遠端電阻Rt
具有連接至第一傳輸線TX+的一終端、以及連接至第二傳輸線TX-的另一終端。差動放大器510放大遠端電阻Rt
的兩終端之間的電壓差。
當接收器500以差動電流驅動機制操作,流經兩傳輸線TX+以及TX-的電流通過遠端電阻Rt
,而在遠端電阻Rt
兩終端的電壓降依照電流流經方向而變化。因為在遠端電阻Rt
兩終端的電壓降的差異非常小,較佳地,藉由差動放大器510將電壓差放大。
同時地,當接收器500以差動電壓驅動機制操作,在傳輸器中產生的電壓由傳輸線以及接收器500的遠端電阻Rt的電阻負載以及由接收器500所產生的電壓所劃分。此電壓藉由差動放大器510放大而使用。
較佳地,使用在接收器500中的遠端電阻Rt
具有一可變值,以與如同阻抗匹配的情況一致。
當在如第5圖所示之能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之接收器500中使用各種功能區時,只顯示用以偵測通過兩傳輸線TX+及TX-之差動電流訊號或差動電壓型資料的最小化電路。
第6圖係顯示用以控制發生在接收器中之時序誤差的方法之一示例的示意圖。
通常地,當從傳輸器傳輸資料時,某些資料的時序因為傳輸線的負載而在接收器中改變。尤其是,延遲的實際量容易在每次都改變數值的時脈中造成,以及當資料以同樣的邏輯狀態傳輸而經過一段長時間後,在資料的邏輯狀態初始改變的資料中造成。
參閱第6(a)圖,在高速雙態觸變的時脈因為傳輸線的負載而無法達到高擺動位準。參閱第6(b)圖,如果資料恆定地維持而沒有移轉,擺動位準增加,而因為此事實,下一個移轉的資料將具有低擺動位準,而由於此原因而時效失真。
因此,如第6(c)圖所示,較佳地偵測資料的移轉,並在當某些資料輸入時,依據移轉的量而減少流經遠端電阻之電流的大小,從而擺動位準變成與時脈相同,而時序被控制為與下一個資料的擺動位準一致。
第7圖係本發明另一實施例能夠控制時序誤差之接收器的電路圖。
參閱第7圖,能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之接收器700包含一遠端電阻Rt
、一差動放大器710、以及用於電流路徑的電流源720。遠端電阻Rt
具有連接至第一傳輸線TX+的一終端、以及連接至第二傳輸線TX-的另一終端。差動放大器710放大遠端電阻Rt
的兩終端之間的電壓差。
用於電流路徑的電流源720具有連接至第一傳輸線TX+的一終端,以及連接至第二傳輸線TX-的另一終端。由於比較先前資料及現今資料,以及偵測資料的移轉,如果資料恆定地維持而沒有移轉,開啟用於電流路徑的電流源720,從而可以減少流經遠端電阻Rt
的電流,且可以控制時脈及資料的時序。
第8圖係顯示用以控制發生在接收器中之時序誤差的方法之另一示例的示意圖,而第9圖係顯示時脈、資料以及控制訊號之波形的示意圖。
如同參閱第6(a)圖及第6(b)圖的先前敘述,在高速雙態觸變的時脈因為傳輸線的負載而無法達到高擺動位準。如果資料恆定地維持而沒有移轉,擺動位準增加,而因為此事實,下一個移轉的資料將具有低擺動位準,由於此原因而時效失真(見第8(a)圖及第8(b)圖)。
在這些情況中,如果輸入恆定資料,為了防止擺動位準增加,對於每個資料使用一預定大小的電阻性負載。如果資料維持在相同的邏輯狀態一段時間,將電阻並聯於資料之持續期間的一部分,並使用小量級的電阻性負載,從而可能防止波形擴大以及時序失真(見圖8(c))。
在此時,為了將電阻並聯於資料之持續期間的一部分,需要用以控制連接的訊號。在本發明中,使用如第9圖所示的資料控制訊號。
換句話說,當資料控制訊號的邏輯高時,將用以控制時序的電阻並聯,從而減低電阻性負載的大小,而當資料控制訊號的邏輯低時,則不需要用以控制時序的電阻。
第10圖係本發明另一實施例能夠控制時序誤差之接收器的電路圖。
參閱第10圖,能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之接收器1000包含一遠端電阻Rt
、一差動放大器1010、一時序控制開關SWA
、以及一時序控制電阻元件RA
。遠端電阻Rt
具有連接至第一傳輸線TX+的一終端、以及連接至第二傳輸線TX-的另一終端。差動放大器1010放大遠端電阻Rt
的兩終端之間的電壓差。
時序控制開關SWA
具有連接至第一傳輸線TX+的一終端、以及連接至第二傳輸線TX-的另一終端。時序控制電阻元件RA
設置在第一傳輸線TX+及時序控制開關SWA
之間,或是時序控制開關SWA
及第二傳輸線TX-之間。
由於偵測資料的移轉,如果資料恆定地維持而沒有移轉,開啟時序控制開關SWA
於資料之持續期間的一部分,使得時序控制電阻元件RA
並聯至遠端電阻Rt
,從而可能防止波形擴大以及時序失真。
第11圖係本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之介面系統的電路圖。
參閱第11圖,本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之介面系統1100包含一用以透過兩傳輸線傳輸資料的傳輸器1110、以及經由兩傳輸線連接至傳輸器1110的接收器1120。
傳輸器1110被配置以控制供出至兩傳輸線之電壓的方向,或是依據被傳輸的資料控制流經兩傳輸線之電流的方向,而接收器1120被配置以偵測所供出至兩傳輸線之電壓的方向,或是偵測流經兩傳輸線之電流的方向,並還原資料。
由於第11圖所示的傳輸器1110及接收器1120對應於第2圖至第10圖所示的傳輸器及接收器,將在此省略其詳細的說明。
如同從以上敘述呈現,在本發明差動電壓驅動型傳輸器中,由於防止電流所導致的限制,即使當傳輸線的負載是實際的,仍可能沒有失真地傳輸資料。
還有,在能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制的傳輸器、接收器以及介面系統中,因為差動電流驅動機制以及差動電壓驅動機制可以依照傳輸線的狀態在一半導體晶片中選擇性地採用,能夠有效地資料傳輸,並可以分享共用組件,從而可以縮短設計時間,且可以減少佈局區域。
雖然為了顯示目的描述本發明的較佳實施例,但是此領域中具有技術者可能變化改良、新增以及替代而不脫離本範圍,而本發明的精神將揭露於隨後的申請專利範圍之中。
200...差動電壓驅動型傳輸器
210...電壓源
211...第一電壓源
212...第二電壓源
220...傳輸方向選擇區
230...等效開關區
231...電阻元件
240...預先增強電路
241...第三電壓源
242...第四電壓源
243...第五電壓源
244...第六電壓源
310...移轉偵測電路
320...延遲電路
400...傳輸器
410...電壓源
411...第一電壓源
412...第二電壓源
420...電流源
421...第一電流源
422...第二電流源
430...傳輸方向偵測區
440...等效開關區
441...電阻元件
450...預先增強電路
451...第三電壓源
452...第三電流源
453...第四電壓源
454...第四電流源
455...第五電壓源
456...第五電流源
457...第六電壓源
458...第六電流源
500...接收器
510...差動放大器
700...接收器
710...差動放大器
720...電流源
1000...接收器
1010...差動放大器
1100...介面系統
1110...傳輸器
1120...接收器
EN1...第一致能訊號
EN2...第二致能訊號
EN3...第三致能訊號
EN4...第四致能訊號
EN5...第五致能訊號
EN6...第六致能訊號
n1...第一終端
n2...第二終端
RA
...時序控制電阻元件
Rt
...遠端電阻
SW1...第一選擇開關
SW2...第二選擇開關
SW3...第三選擇開關
SW4...第四選擇開關
SW5...等效開關
SW6...第六開關
SW7...第七開關
SW8...第八開關
SW9...第九開關
SWA
...時序控制開關
TX+...第一傳輸線
TX-...第二傳輸線
VDD1...第一電壓
VDD2...第三電壓
VDD3...第四電壓
Vss1...第二電壓
Vss2...第五電壓
Vss3...第六電壓
本發明的上述或其他目的、特徵和優點將在結合附圖詳細地閱讀以上詳細描述而更清晰地理解。
第1圖係顯示由習用差動電流驅動系統輸出的真實線路之訊號的示意圖;
第2圖係顯示本發明實施例中差動電壓驅動型傳輸器的電路圖;
第3a圖係代表性地顯示本發明差動電壓驅動型傳輸器之一示例的示意圖;
第3b圖係顯示本發明差動電壓驅動型傳輸器的一示例之操作的流程圖;
第3c圖係解釋減少本發明差動電壓驅動型傳輸器之一示例的時序誤差之方法的示意圖;
第4圖係本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之傳輸器的電路圖;
第5圖係本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之接收器的電路圖;
第6圖係顯示用以控制發生在接收器中之時序誤差的方法之一示例的示意圖;
第7圖係本發明另一實施例能夠控制時序誤差之接收器的電路圖;
第8圖係顯示用以控制發生在接收器中之時序誤差的方法之另一示例的示意圖;
第9圖係顯示時脈、資料以及控制訊號之波形的示意圖;
第10圖係本發明另一實施例能夠控制時序誤差之接收器的電路圖;以及
第11圖係本發明另一實施例能夠選擇性採用差動電流驅動機制以及差動電壓驅動機制之介面系統的電路圖。
200...差動電壓驅動型傳輸器
210...電壓源
211...第一電壓源
212...第二電壓源
220...傳輸方向選擇區
230...等效開關區
231...電阻元件
240...預先增強電路
241...第三電壓源
242...第四電壓源
243...第五電壓源
244...第六電壓源
n1...第一終端
n2...第二終端
SW1...第一選擇開關
SW2...第二選擇開關
SW3...第三選擇開關
SW4...第四選擇開關
SW5...等效開關
SW6...第六開關
SW7...第七開關
SW8...第八開關
SW9...第九開關
TX+...第一傳輸線
TX-...第二傳輸線
VDD1...第一電壓
VDD2...第三電壓
VDD3...第四電壓
Vss1...第二電壓
Vss2...第五電壓
Vss3...第六電壓
Claims (36)
- 一種差動電壓驅動型傳輸器,包含:一電壓源,被配置以供出一電壓至一對傳輸線的任一個,並從另一傳輸線汲入一電壓;一傳輸方向選擇區,被配置以從該電壓源傳輸電壓型資料至該對傳輸線的任一個,並傳輸流經該另一傳輸線的電壓型資料至該電壓源;以及一等效開關區,被配置以將該對傳輸線初始化為一相等狀態。
- 如申請專利範圍第1項所述之差動電壓驅動型傳輸器,其中該電壓源包含:一第一電壓源,具有連接至一第一電壓的一終端、以及連接至該傳輸方向選擇區之一第一終端的另一終端;以及一第二電壓源,具有連接至一第二電壓的一終端、以及連接至該傳輸方向選擇區之一第二終端的另一終端。
- 如申請專利範圍第2項所述之差動電壓驅動型傳輸器,其中該第一電壓的電壓位準相對高於該第二電壓的電壓位準。
- 如申請專利範圍第1項所述之差動電壓驅動型傳輸器,其中該傳輸方向選擇區包含:一第一選擇開關,具有連接至該傳輸方向選擇區之一第一終端的一終端、以及連接至一第二傳輸線的另一終端;一第二選擇開關,具有連接至該傳輸方向選擇區之一第二終端的一終端、以及連接至一第一傳輸線的另一終端;一第三選擇開關,具有連接至該傳輸方向選擇區之該第一終端的一終端、以及連接至該第一傳輸線的另一終端;以及一第四選擇開關,具有連接至該傳輸方向選擇區之該第二終端的一終端、以及連接至該第二傳輸線的另一終端。
- 如申請專利範圍第4項所述之差動電壓驅動型傳輸器,其中一對該第一 選擇開關及該第二選擇開關與一對該第三選擇開關及該第四選擇開關同時地開啟或關閉;以及其中該對該第一選擇開關及該第二選擇開關的開啟及關閉操作與該對該第三選擇開關及該第四選擇開關的開啟及關閉操作相反。
- 如申請專利範圍第1項所述之差動電壓驅動型傳輸器,其中該等效開關區包含一等效開關,該等效開關具有連接至一第一傳輸線的一終端、以及連接至一第二傳輸線的另一終端。
- 如申請專利範圍第6項所述之差動電壓驅動型傳輸器,其中該等效開關區進一步包含一電阻元件,該電阻元件設置在該第一傳輸線及該等效開關之間,或是設置於該等效開關及該第二傳輸線之間,且該電阻元件的數值可以被控制。
- 如申請專利範圍第2項所述之差動電壓驅動型傳輸器,進一步包含一預先增強電路,被配置以在從該第一電壓源供出電壓至該對傳輸線之前,或是從該對傳輸線汲入電壓至該第二電壓源之前,供出預定大小的電壓至該對傳輸線,或從該對傳輸線汲入預定大小的電壓。
- 如申請專利範圍第8項所述之差動電壓驅動型傳輸器,其中該預先增強電路包含:一第三電壓源,具有連接至一第三電壓的一終端;一第四電壓源,具有連接至一第四電壓的一終端;一第五電壓源,具有連接至一第五電壓的一終端;一第六電壓源,具有連接至一第六電壓的一終端;一第六開關,具有連接至該第四電壓源之另一終端的一終端、以及連接至該第二傳輸線的另一終端;一第七開關,具有連接至該第五電壓源之另一終端的一終端、以及連接至該第一傳輸線的另一終端;一第八開關,具有連接至該第三電壓源之另一終端的一終端、以及連接至該第一傳輸線的另一終端;以及一第九開關,具有連接至該第六電壓源之另一終端的一終端、以及連接至該第二傳輸線的另一終端。
- 如申請專利範圍第9項所述之差動電壓驅動型傳輸器,其中在該傳輸方向選擇區中,當將一電壓供出至該第一傳輸線,並從該第二傳輸線汲入一電壓時,開啟該第八開關,並將一初始電壓供出至該第一傳輸線;以及其中在該傳輸方向選擇區中,當將一電壓供出至該第二傳輸線,並從該第一傳輸線汲入一電壓時,開啟該第六開關,並將一初始電壓供出至該第二傳輸線。
- 如申請專利範圍第9項所述之差動電壓驅動型傳輸器,其中在該傳輸方向選擇區中,當將一電壓供出至該第一傳輸線,並從該第二傳輸線汲入一電壓時,開啟該第九開關,並將一初始電壓從該第二傳輸線汲入;以及其中在該傳輸方向選擇區中,當將一電壓供出至該第二傳輸線,並從該第一傳輸線汲入一電壓時,開啟該第七開關,並將一初始電壓該第一傳輸線汲入。
- 如申請專利範圍第1項所述之差動電壓驅動型傳輸器,進一步包含:一移轉偵測電路,被配置以偵測傳輸至該對傳輸線之資料的移轉;以及一延遲電路,由於在該移轉偵測電路中偵測資料移轉的結果,被配置以延遲一時脈。
- 如申請專利範圍第12項所述之差動電壓驅動型傳輸器,其中當至少兩個先前資料沒有改變,且現今資料不同於該至少兩個先前資料時,由於在該移轉偵測電路中偵測資料移轉的結果,該延遲電路在一時脈中設置一延遲。
- 一種能夠可選擇性採用差動電流驅動機制及差動電壓驅動機制之傳輸器,包含:一電壓源,被配置以供出一電壓至一對傳輸線,或由該對傳輸線汲入一電壓;一電流源,被配置以供出一電流至該對傳輸線,或由該對傳輸線汲入一電流;一控制器,被配置以產生致能訊號以選擇性地致能該電壓源及該電流源;一傳輸方向選擇區,被配置為當該電壓源被致能以響應該致能訊號時,以從該電壓源供出一電壓至該對傳輸線的任一個,並汲入流經該另一傳輸線的一電壓至該電壓源,並被配置為當該電流源被致能以響應該致能訊號時,以從該電壓源供出一電流至該對傳輸線的任一個,並汲入流經該另一傳輸線的一電流至該電壓源;以及一等效開關區,被配置以將該對傳輸線初始化為一相等狀態。
- 如申請專利範圍第14項所述之傳輸器,其中該電壓源包含:一第一電壓源,具有連接至一第一電壓的一終端、以及連接至該傳輸方向選擇區之一第一終端的另一終端;以及一第二電壓源,具有連接至一第二電壓的一終端、以及連接至該傳輸方向選擇區之一第二終端的另一終端。
- 如申請專利範圍第14項所述之傳輸器,其中該電流源包含:一第一電流源,具有連接至一第一電壓的一終端、以及連接至該傳輸方向選擇區之一第一終端的另一終端;以及一第二電流源,具有連接至一第二電壓的一終端、以及連接至該傳輸方向選擇區之一第二終端的另一終端。
- 如申請專利範圍第15項或第16項所述之傳輸器,其中該第一電壓的電壓位準相對高於該第二電壓的電壓位準。
- 如申請專利範圍第14項所述之傳輸器,其中該傳輸方向選擇區包含:一第一選擇開關,具有連接至該傳輸方向選擇區之一第一終端的一終端、以及連接至一第二傳輸線的另一終端;一第二選擇開關,具有連接至該傳輸方向選擇區之一第二終端的一終端、以及連接至一第一傳輸線的另一終端;一第三選擇開關,具有連接至該傳輸方向選擇區之該第一終端的一終端、以及連接至該第一傳輸線的另一終端;以及一第四選擇開關,具有連接至該傳輸方向選擇區之該第二終端的一終端、以及連接至該第二傳輸線的另一終端。
- 如申請專利範圍第18項所述之傳輸器,其中一對該第一選擇開關及該第二選擇開關與一對該第三選擇開關及該第四選擇開關同時地開啟或關閉;以及其中該對該第一選擇開關及該第二選擇開關的開啟及關閉操作與該對該第三選擇開關及該第四選擇開關的開啟及關閉操作相反。
- 如申請專利範圍第14項所述之傳輸器,該等效開關區包含一等效開關,具有連接至一第一傳輸線的一終端、以及連接至一第二傳輸線的另一終端。
- 如申請專利範圍第20項所述之傳輸器,其中該等效開關區進一步包含一電阻元件,設置在該第一傳輸線及該等效開關之間,或是設置於該等效開關及該第二傳輸線之間;以及其中該電阻元件的數值可以被控制。
- 如申請專利範圍第16項所述之傳輸器,進一步包含一預先增強電路,被配置以在從該第一電壓源或該第一電流源供出電壓或電流至該對傳輸線之前,或是從該對傳輸線汲入電壓或電流至該第二電壓源或該第二電流源之前,供出預定大小的電壓或電流至該對傳輸線,或從該對傳輸線汲入預定大小的電壓或電流。
- 如申請專利範圍第22項所述之傳輸器,其中該預先增強電路包含:一第三電壓源和一第三電流源,具有連接至一第三電壓的一終端;一第四電壓源和一第四電流源,具有連接至一第四電壓的一終端;一第五電壓源和一第五電流源,具有連接至一第五電壓的一終端;一第六電壓源和一第六電流源,具有連接至一第六電壓的一終端;一第六開關,具有連接至該第四電壓源和該第四電流源之另一終端的一終端、以及連接至該第二傳輸線的另一終端;一第七開關,具有連接至該第五電壓源和該第五電流源之另一終端的一終端、以及連接至該第一傳輸線的另一終端;一第八開關,具有連接至該第三電壓源和該第三電流源之另一終端的一終端、以及連接至該第一傳輸線的另一終端;以及一第九開關,具有連接至該第六電壓源和該第六電流源之另一終端的一終端、以及連接至該第二傳輸線的另一終端。
- 如申請專利範圍第23項所述之傳輸器,其中在該傳輸方向選擇區中,當將一電壓或一電流供出至該第一傳輸線,並從該第二傳輸線汲入一電壓或一電流時,開啟該第八開關,並將一初始電壓或一初始電流供出至該第一傳輸線;以及其中在該傳輸方向選擇區中,當將一電壓或一電流供出至該第二傳輸線,並從該第一傳輸線汲入一電壓或一電流時,開啟該第六開關,並將一初始電壓或一初始電流供出至該第二傳輸線。
- 如申請專利範圍第23項所述之傳輸器,其中在該傳輸方向選擇區中,當將一電壓或一電流供出至該第一傳輸線,並從該第二傳輸線汲入一電壓或一電流時,開啟該第九開關,並將一初始電壓或一初始電流供出至該第二傳輸線;以及其中在該傳輸方向選擇區中,當將一電壓或一電流供出至該第二傳輸線,並從該第一傳輸線汲入一電壓或一電流時,開啟該第七開關,並將一初始電壓或一初始電流供出至該第一傳輸線。
- 如申請專利範圍第14項所述之傳輸器,進一步包含:一移轉偵測電路,被配置以偵測傳輸至該對傳輸線之資料的移轉;以及一延遲電路,由於在該移轉偵測電路中偵測資料移轉的結果,被配置以延遲一時脈。
- 如申請專利範圍第26項所述之傳輸器,其中當至少兩個先前資料沒有改變,且現今資料不同於該至少兩個先前資料時,由於在該移轉偵測電路中偵測資料移轉的結果,該延遲電路在一時脈中設置一延遲。
- 一種能夠可選擇性採用差動電流驅動機制及差動電壓驅動機制之接收器,包含:一遠端電阻,具有連接至一第一傳輸線的一終端、以及連接至一第二傳輸線的另一終端;一差動放大器,被配置以放大該遠端電阻之該兩終端之間的一電壓差;以及一電流源,其用於一電流路徑,該電流源具有連接至該第一傳輸線的一終端、以及連接至該第二傳輸線的另一終端,其中該遠端電阻使用以具有一可變電阻值而與如同阻抗匹配的情況一致,其中由於比較先前資料及現今資料,以及偵測資料的移轉,如果該資料恆定地維持而沒有移轉,開啟用於電流路徑的該電流源,從而可以減少流經該遠端電阻的電流。
- 一種能夠可選擇性採用差動電流驅動機制及差動電壓驅動機制之接收器,包含:一遠端電阻,具有連接至一第一傳輸線的一終端、以及連接至一第二傳輸線的另一終端;一差動放大器,被配置以放大該遠端電阻之該兩終端之間的一電壓差;一時序控制開關,具有連接至該第一傳輸線的一終端、以及連接至該第二傳輸線的另一終端;以及 一時序控制電阻元件,被設置在該第一傳輸線及該時序控制開關之間,或是該時序控制開關及該第二傳輸線之間,其中該遠端電阻使用以具有一可變電阻值而與如同阻抗匹配的情況一致,其中,由於偵測資料的移轉,如果資料恆定地維持而沒有移轉,開啟該時序控制開關於一資料之持續期間的一部分,使得該時序控制電阻元件並聯至該遠端電阻。
- 如申請專利範圍第29項所述之接收器,其中當一資料控制訊號高時開啟該時序控制開關以防止資料的時序失真,而當該資料控制訊號低時關閉該時序控制開關。
- 一種能夠可選擇性採用差動電流驅動機制及差動電壓驅動機制之介面系統,包含:一傳輸器,用以透過兩傳輸線傳輸資料;以及一接收器,經由該兩傳輸線連接至該傳輸器,其中該傳輸器被配置以控制供出至該兩傳輸線之電壓的方向,或是依據欲傳輸的資料控制流經該兩傳輸線之電流的方向,其中該接收器被配置以偵測供出至該兩傳輸線之該電壓的方向,或是偵測流經該兩傳輸線之該電流的方向,並還原該資料。
- 如申請專利範圍第31項所述之介面系統,其中流經該兩傳輸線的其中之一之電流的方向與流經該兩傳輸線的另一之電流的方向相反。
- 如申請專利範圍第31項所述之介面系統,其中流經該兩傳輸線之電流的大小相同。
- 如申請專利範圍第31項所述之介面系統,其中該傳輸器包含:一電壓源,被配置以供出電壓至該兩個各自的傳輸線,或由該兩個各自的傳輸線汲入電壓; 一電流源,被配置以供出電流至該兩個各自的傳輸線,或由該兩個各自的傳輸線汲入電流;一控制器,被配置以產生致能訊號以選擇性地致能該電壓源及該電流源;一傳輸方向選擇區,被配置為當該電壓源被致能以響應該致能訊號時,以從該電壓源供出一電壓至該兩傳輸線的任一個,並汲入流經該另一傳輸線的一電壓至該電壓源,並且被配置為當該電流源被致能以響應該致能訊號時,以從該電流源供出一電流至該兩傳輸線的任一個,並汲入流經該另一傳輸線的一電流至該電流源;以及一等效開關區,被配置以將該兩傳輸線初始化為一相等狀態。
- 如申請專利範圍第34項所述之介面系統,其中該傳輸器進一步包含一預先增強電路,被配置以在從該電壓源或該電流源供出電壓或電流至該兩傳輸線之前,或是從該兩傳輸線汲入電壓或電流至該電壓源或該電流源之前,供出預定大小的電壓至該兩傳輸線,或從該兩傳輸線汲入預定大小的電流。
- 如申請專利範圍第31項所述之介面系統,其中該接收器包含一遠端電阻,具有連接至該兩傳輸線的任一傳輸線的一終端、以及連接至該另一傳輸線的另一終端,且其中資料藉由放大在該兩傳輸線之間的一電壓差,或放大該遠端電阻兩終端之間的一電壓差而復原,該遠端電阻兩終端之間的該電壓差降低對應於流經該兩傳輸線的電流。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080135785A KR101000289B1 (ko) | 2008-12-29 | 2008-12-29 | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201031129A TW201031129A (en) | 2010-08-16 |
TWI410056B true TWI410056B (zh) | 2013-09-21 |
Family
ID=42310308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098143674A TWI410056B (zh) | 2008-12-29 | 2009-12-18 | 差動電壓驅動機制傳輸器以及可選擇性採用差動電流驅動機制及差動電壓驅動機制之傳輸器、接收器與介面系統 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8842745B2 (zh) |
JP (1) | JP5890685B2 (zh) |
KR (1) | KR101000289B1 (zh) |
CN (1) | CN102282618B (zh) |
TW (1) | TWI410056B (zh) |
WO (1) | WO2010076978A2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201120505D0 (en) * | 2011-11-29 | 2012-01-11 | Texas Instruments Ltd | Power efficient high swing long reach transmitter architecture |
JP5792690B2 (ja) * | 2012-07-26 | 2015-10-14 | 株式会社東芝 | 差動出力回路および半導体集積回路 |
JP6295559B2 (ja) * | 2013-09-13 | 2018-03-20 | 株式会社リコー | 信号送信装置、信号受信装置及び信号伝送システム |
KR101633471B1 (ko) * | 2014-05-22 | 2016-06-24 | 전자부품연구원 | 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로 |
CN106716859A (zh) * | 2014-09-25 | 2017-05-24 | 株式会社Ntt都科摩 | 用户装置和基站 |
US10884961B2 (en) | 2016-12-26 | 2021-01-05 | SK Hynix Inc. | Dynamic termination circuit, semiconductor apparatus and system including the same |
CN111211810B (zh) * | 2018-11-21 | 2021-12-28 | 浙江宇视科技有限公司 | 状态传输方法及装置 |
KR20210129327A (ko) * | 2020-04-20 | 2021-10-28 | 주식회사 엘엑스세미콘 | 데이터구동장치 및 이의 구동 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030087671A1 (en) * | 2001-11-02 | 2003-05-08 | Nokia Corporation | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces |
TW200840206A (en) * | 2007-03-26 | 2008-10-01 | Novatek Microelectronics Corp | Low differential output voltage circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5126974A (en) * | 1989-01-20 | 1992-06-30 | Hitachi, Ltd. | Sense amplifier for a memory device |
DE19919140B4 (de) | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
US6686772B2 (en) | 2001-11-19 | 2004-02-03 | Broadcom Corporation | Voltage mode differential driver and method |
JP3807407B2 (ja) | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 |
JP4097149B2 (ja) * | 2004-01-05 | 2008-06-11 | ザインエレクトロニクス株式会社 | 差動駆動回路およびそれを内蔵する電子機器 |
JP2006262460A (ja) | 2005-03-17 | 2006-09-28 | Samsung Electronics Co Ltd | 低電圧差動信号の送受信システム |
KR100588752B1 (ko) | 2005-04-26 | 2006-06-12 | 매그나칩 반도체 유한회사 | 차동 전류 구동 방식의 전송 시스템 |
JP4578316B2 (ja) * | 2005-05-02 | 2010-11-10 | ザインエレクトロニクス株式会社 | 送信装置 |
KR100706580B1 (ko) | 2005-07-13 | 2007-04-13 | 삼성전자주식회사 | 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법 |
CN100488053C (zh) | 2005-09-05 | 2009-05-13 | 中兴通讯股份有限公司 | 一种低压差分信号驱动器电路 |
JP2009529282A (ja) | 2006-03-09 | 2009-08-13 | エヌエックスピー ビー ヴィ | 相互接続電力レベル調整方法およびシステム、ならびに、記憶装置 |
KR100913528B1 (ko) | 2008-08-26 | 2009-08-21 | 주식회사 실리콘웍스 | 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템 |
-
2008
- 2008-12-29 KR KR1020080135785A patent/KR101000289B1/ko not_active IP Right Cessation
-
2009
- 2009-12-03 US US13/142,409 patent/US8842745B2/en active Active
- 2009-12-03 WO PCT/KR2009/007194 patent/WO2010076978A2/ko active Application Filing
- 2009-12-03 JP JP2011544356A patent/JP5890685B2/ja active Active
- 2009-12-03 CN CN200980153077.XA patent/CN102282618B/zh not_active Expired - Fee Related
- 2009-12-18 TW TW098143674A patent/TWI410056B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030087671A1 (en) * | 2001-11-02 | 2003-05-08 | Nokia Corporation | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces |
TW200840206A (en) * | 2007-03-26 | 2008-10-01 | Novatek Microelectronics Corp | Low differential output voltage circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201031129A (en) | 2010-08-16 |
KR20100077751A (ko) | 2010-07-08 |
US8842745B2 (en) | 2014-09-23 |
WO2010076978A2 (ko) | 2010-07-08 |
US20110268202A1 (en) | 2011-11-03 |
JP5890685B2 (ja) | 2016-03-30 |
JP2012514412A (ja) | 2012-06-21 |
KR101000289B1 (ko) | 2010-12-13 |
CN102282618A (zh) | 2011-12-14 |
CN102282618B (zh) | 2014-04-16 |
WO2010076978A3 (ko) | 2010-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI410056B (zh) | 差動電壓驅動機制傳輸器以及可選擇性採用差動電流驅動機制及差動電壓驅動機制之傳輸器、接收器與介面系統 | |
US7298172B2 (en) | Transmitter circuit, receiver circuit, interface circuit, and electronic instrument | |
US6294932B1 (en) | Input circuit, output circuit, input-output circuit and method of processing input signals | |
JP5313261B2 (ja) | 低電圧アプリケーションのためのマルチモード出力構成を有する自己バイアス装置差動信号回路のための装置および方法 | |
KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
US7646220B2 (en) | Reduced voltage subLVDS receiver | |
US7724037B2 (en) | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications | |
US20080024178A1 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
US20070046332A1 (en) | Output buffer circuit | |
US7944246B2 (en) | Signal detecting circuit | |
US7535257B2 (en) | Receiver circuit, interface circuit, and electronic instrument | |
US7075339B2 (en) | Semiconductor output circuit device | |
US8324936B2 (en) | Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same | |
US6833739B2 (en) | Input buffer circuit for semiconductor device | |
JP4945229B2 (ja) | 電子装置 | |
US7656198B1 (en) | Method and apparatus for providing a combination differential driver | |
US7518411B2 (en) | Data receiving apparatus using semi-dual reference voltage | |
JP2012514413A (ja) | Cogアプリケーションのためのインターフェースシステム | |
US20100090726A1 (en) | Data receiver of semiconductor integrated circuit | |
JP2007097131A (ja) | 差動増幅装置 | |
KR101621844B1 (ko) | 저전압 차동 신호 전송기 | |
KR100640783B1 (ko) | 노이즈를 줄일 수 있는 데이터 출력 드라이버 | |
US8638152B2 (en) | Signal transmission circuits | |
KR102059479B1 (ko) | 무선 송/수신 회로 | |
CN114553201A (zh) | 信号接收器以及信号收发装置 |