JP5313261B2 - 低電圧アプリケーションのためのマルチモード出力構成を有する自己バイアス装置差動信号回路のための装置および方法 - Google Patents

Description

［関連する同時係属出願］
本願は、２００７年７月３１日出願の同時係属中の当譲受人所有の米国出願第１１／８３０，８９７号「低電圧アプリケーションのためのマルチモード出力構成を有する自己バイアス装置差動信号回路のための装置および方法」（発明者ジュンホ チョー他）の一部継続出願であり、そのすべてを参照して、ここに援用する。また、同出願は、２００５年７月１５日出願の本譲受人所有の米国出願第１１／１６０，２４３号「低電圧アプリケーションのためのマルチモード出力構成を有する自己バイアス装置差動信号回路のための装置および方法」（発明者ジュンホ チョー他）の継続出願であり、そのすべてを参照して、ここに援用する。

本願は、自己バイアスマルチモード差動信号回路のための装置および方法に関し、より詳細には、低電圧アプリケーションにおいて複数動作モードで動作可能なバイアス回路により差動信号回路の自己バイアス制御を提供することに関する。

簡略でコスト効率の高いディジタルデータ転送およびシグナリングのために高帯域幅を実現すべく、高速アナログ回路技術を提供するために差動信号の使用がますます増えている。差動シグナリングの使用は、ディスプレイモニタまたはスクリーンなどのディスプレイ装置にビデオディジタル信号を送信するなどの、数多くの各種アプリケーションで有利であることが実証されている。

今日、差動シグナリングにおいて使用されている各種差動シグナリング方式として、低電圧差動シグナリング方式（ＬＶＤＳ）と遷移最小化差動シグナリング（ＴＭＤＳ）の２つの例が挙げられる。これらのタイプの差動シグナリング方式には、それぞれ特有の利点がある。各タイプのシグナリング方式に特有の利点を利用可能とするために、それぞれ異なるシグナリング方式を利用する２以上の動作モードで動作可能な差動シグナリング回路の使用が知られている。例えば、それは、ＬＶＤＳ方式とＴＭＤＳ方式を切り替えるように動作可能なマルチモード差動出力ドライバを使用することが知られている。しかし、これらの方式はそれぞれ、出力構成と電圧レベルが異なる。例えば、ＬＶＤＳは１．８ボルト等の低電圧を使用できるが、ＴＭＤＳは、一般に３．３ボルト等のこれより高い電圧供給を使用する。マルチモード出力ドライバの例として、図１は、ＬＶＤＳシグナリング、ＴＭＤＳシグナリングのいずれかを提供するように動作可能なデュアルモード差動シグナリング回路１００を示す。回路１００は、一対の電流ステアリングトランジスタ１０２，１０４を有し、これらはＭＮ１，ＭＮ２の符号が付されている。これらのトランジスタは、ＩＤ＋、ＩＤ−の符号を付した入力信号１０６，１０８をそれぞれ受け取る。一実施形態では、入力信号１０６，１０８は、コア論理（例えば、回路１００がその一部を構成しているシステムに関連するＣＰＵまたは他の処理体）などの任意の適切な論理（図示せず）から受信され、一括して送信用のデータを表す。本明細書で使用され「論理」とは、例えば、ハードウェアおよび／またはハードウェアとソフトウェアの適切な組み合わせなどである。例えば、論理には、プロセッサ、メモリ、エンジン、プログラム可能およびプログラム固定式のハードウェア、集積回路、特定用途向け集積回路（ＡＳＩＣ）、ディジタル信号処理装置（ＤＳＰ）、およびディスクリート回路素子のどのような組み合わせが含まれてもよい。電流ステアリングトランジスタ１０２，１０４と電流源１１０の組み合わせにより、電流ステアリングトランジスタ１０２，１０４にそれぞれ接続された一対の出力１１２，１１４からの差動シグナリングが実現される。

回路１００が（例えば、何らかのモード制御１１６の制御下で）ＬＶＤＳモードで動作するときには、一対の電流源１１８，１２０が、スイッチ対１２２，１２４を介して出力１１２，１１４にそれぞれ接続される。この構成は、定電流源１１８，１２０が出力１１２，１１４において電流を駆動する電流モード構成として知られている。また、ＬＶＤＳモードでの動作時には、出力接触子１１２，１１４間に終端抵抗１３０が接続され、その際、終端抵抗１３０は、一般に、受信器（図示せず）において出力１１２，１１４に接続されたライン間に接続される点に留意されたい。説明のみのために、スイッチ１２６，１２８により、終端抵抗１３０が一時的であり、ＬＶＤＳモードでのみ接続されることが示される。

ＴＭＤＳモード動作の場合、このタイプのシグナリングを行うために、開ドレイン構成が実現される。したがって、スイッチ１２２，１２４を開くためにモード制御１１６などの制御が使用され、これにより、内部電圧源ＶＤＤへの内部プルアップ構造が、出力１１２，１１４に接続されないことが保証される。また、ＴＭＤＳで一般的な高電圧が、出力１１２，１１４に接続される。これが、追加の電圧源１３２として図１に示され、電圧源１３２は本例では３．３ボルトである。電圧源１３２は、受信器（図示せず）においてプルアップ抵抗１３４，１３６を介して出力１１２，１１４に接続される。また、説明のみのために、電圧源１３２とプルアップ抵抗１３４，１３６とが、スイッチ１３８，１４０によって、出力１１２，１１４に接続され、この接続がＴＭＤＳモード時のみの一時的なものであることが示されている。

図１の回路が、電気通信チップを含むＡＳＩＣ、フィールドプログラマブルゲートアレイ、および差動出力ドライバを有する他のデバイスなどの集積回路内に実装される場合、アプリケーションによっては、内部電圧源ＶＤＤに低電圧を使用することが望ましい。例えば、ある種の集積回路では、１．８ボルトの電圧レベルが一般的である。図１の回路などのデュアルモード差動出力ドライバでは、ＶＤＤ用の低電圧供給と共に、特定のタイプのスイッチ素子がスイッチ１２２，１２４に使用される場合、特定の動作モードが問題となる。例えば、ＶＤＤ用の１．８ボルトの電圧供給と共に、ＮＭＯＳトランジスタがスイッチ１２２，１２４に使用される場合、回路１００のＬＶＤＳモードの動作が不能となる。詳細には、スイッチ１２２，１２４が切断され、このため、ＬＶＤＳモードの動作に必要な電流源１１８，１２０が出力１１２，１１４に接続されなくなる。この原因は、ＮＭＯＳデバイスのゲートとソース間の電圧が低くなり、この結果、電流源１１８，１２０から出力１１２，１１４に電流が流れず、このため、終端抵抗１３０に電流が流れなくなるためである。したがって、出力電圧振幅が発生せず、適切なシグナリングが行われない。

別の例では、ＴＭＤＳモード時に、１．８ボルトの低電圧供給ＶＤＤと共に、ＰＭＯＳトランジスタがスイッチ１２２，１２４に使用された場合、回路がこのタイプのシグナリング動作が不能となる。詳細には、ＰＭＯＳデバイスのダイオード（この例でＰＭＯＳデバイス）のフォワードバイアスにより、スイッチ１２２，１２４が作動するため、外部高電圧源１３２（すなわち、３．３ボルト）から１.８ボルトの内部ＶＤＤ供給への逆リーク電流が発生する。また、これらのＰＭＯＳデバイスのドレインからその基板またはバルクへの電流路が形成され、これにより、高いリーク電流が発生し、回路が配置されているチップが発熱し望ましくない。

したがって、図１の回路などの従来の回路では、上記の問題に対する解決策として、ＴＭＤＳ（スイッチとしてＰＭＯＳデバイスを有する）を実装するために、チップ内に追加の高電圧供給を使用していたが、追加の電圧供給のため、設計上の制約および／またはチップコストの上昇を招いていた。また、従来の代替の解決策は、必要な高電圧を低電圧源から生成するために、オンチップの電圧レギュレータを使用していた。生成されたこの高電圧は、回路１００のＴＭＤＳモード時に、スイッチ１２２，１２４（ＰＭＯＳデバイスによって実装される場合）をバイアスするために使用される。しかし、この場合も、この解決策は、オンチップの電圧レギュレータを使用するために、集積回路のチップ面積を消費してしまうと共に、電力消費が増大する。

本開示は、少なくとも１つの出力と１つの入力とを有する差動シグナリング回路網を有する差動シグナリング回路に関する。複数のスイッチが設けられ、前記差動シグナリング回路網の動作モードに応じて電源電圧を前記出力に選択的に接続するように構成されている。また、前記回路は、前記複数のスイッチのうちのスイッチと、前記差動シグナリング回路網の前記出力とに動作可能に接続されたスイッチ制御バイアス回路も有する。前記スイッチ制御バイアス回路は、前記少なくとも１つの出力の電圧レベルに基づいて前記スイッチの状態を制御するために、スイッチ制御バイアス電圧を供給するように構成される。更に、バルクバイアス回路が備えられ、前記スイッチに動作可能に接続されている。前記バルクバイアス回路は、前記少なくとも１つの出力の前記電圧レベルに基づいて前記スイッチにバルクバイアス電圧を選択的に供給するように構成されている。

その出力バイアス電圧が、差動シグナリング回路の出力の電圧によって決まるスイッチ制御バイアス回路と、バルクバイアス回路とを備えることにより、追加の高電圧供給や電圧変換器を必要とせずに、内部電源電圧ＶＤＤ用の低電圧源を、差動シグナリング回路と共に使用することができる。更に、開示の装置および方法は、１つの低電源により、異なるモード（例えば、ＬＶＤＳとＴＭＤＳ）で動作可能な差動シグナリング用の出力ドライバを実現し、電流モード構成と開ドレイン構成間で適切な切替が行われる一方で、例えば、差動シグナリング回路の出力の電圧レベルが内部電圧供給より高いときに、リーク電流経路が阻止される。

また、電源電圧をマルチモード差動シグナリング回路の出力に選択的に接続するスイッチによって前記差動シグナリング回路を制御するための方法が開示される。前記方法は、前記スイッチに、前記マルチモード差動シグナリング回路の出力の電圧レベルによって決まるレベルで切替バイアス電圧を供給するステップを有する。また、前記スイッチのバルクに、前記マルチモード差動シグナリング回路の前記出力の値によって決まるレベルでバルクバイアス電圧が供給される。

更に、本願は、切替回路を有するマルチモード差動シグナリング回路を開示する。前記切換回路は、電圧供給に動作可能に接続された第１の端子と、前記差動シグナリング回路の出力端子に接続された第２の端子とを有する。また、前記切換回路は、前記第１の端子から前記第２の端子への電気伝導を選択的に制御するために制御バイアス電圧に動作可能に接続された制御端子を有し、前記制御バイアス電圧は、前記第２の端子の前記電圧レベルに応じて前記制御バイアス電圧を設定するように構成されたスイッチ制御バイアス回路によって生成される。

本開示は、更に、差動シグナリング回路網、トランジスタ実装電流源の対、および電流源コントローラを有するディジタルデータ送信装置に関する。前記電流源コントローラは、例えば、前記差動シグナリング回路網の差動出力端子上の電圧レベルを検出することによって、前記差動シグナリング回路網の検出された動作モードに基づいて、電流源制御信号を生成する。前記トランジスタ実装電流源の対は、前記電流源制御信号に応答して、前記差動出力端子における前記出力電圧レベルを調整するために、供給源電流を選択的に生成する。

一実施形態では、前記ディジタルデータ送信装置は、前記差動シグナリング回路網の前記検出された動作モードに基づいて電流源バルクバイアス信号を生成するように動作可能な電流源バルクバイアス回路を更に有する。前記差動シグナリング回路網が前記第１の動作モード（ＬＶＤＳなど）のときは、前記電流源バルクバイアス信号は、前記トランジスタ実装電流源の対による前記供給源電流の生成を有効にするように動作する。前記差動シグナリング回路網が前記第２の動作モード（ＴＭＤＳなど）のときは、前記電流源バルクバイアス信号は、前記トランジスタ実装電流源の対間の電流リークを遅延させるように動作する。

本開示は、更に、差動出力端子を有する差動シグナリング回路網を使用し、動作モードが検出されると、トランジスタ実装電流源の対を使用して、前記差動出力端子における出力電圧レベルを調整するための供給源電流を選択的に生成することによって、ディジタルデータを送信するための方法に関する。また、前記方法は、なかでも、第１の動作モード時に、前記トランジスタ実装電流源の対による前記供給源電流の生成を有効にするステップと、前記差動シグナリング回路網が第２の動作モードで動作している時に、前記トランジスタ実装電流源の対間の電流リークを遅延させるステップとを有する。

更に、本開示は、ここに記載のディジタルデータ送信装置からディジタルデータ出力信号を動作可能に受信できる受信器を有するディジタルデータ受信装置に関し、前記ディジタルデータ出力信号は、前記ディジタルデータ送信装置の差動出力端子上の前記電圧レベルに対応している。

従来のデュアルモード差動シグナリング回路の例を示す図。 本開示に係るマルチモード差動シグナリング回路の例を示す図。 図２に示した回路の代表的な実装を示す図。 本開示に係る方法の代表的なフローチャート。 本開示の一実施形態による、ディジタルデータ送信装置とディジタルデータ受信装置の例を示すブロック図。 本開示の一実施形態による、コモンモードフィードバック回路およびモード制御論理を有する図５のディジタルデータ送信装置の一部を示し、ＰＭＯＳトランジスタを使用したトランジスタ実装電流源の対を更に詳細に示すブロック図。 本開示の一実施形態による、図６のバイアストランジスタの一部としての基準電流源の例を示すブロック図。 本開示の一実施形態による、図６の差動シグナリング回路網の一部としてのテール電流源の例を示すブロック図。 本開示の一実施形態による、図６のディジタルデータ送信装置の一部としての電流源バルクバイアス回路と電流源コントローラの例を示すブロック図。 本開示の一実施形態による、図５のディジタルデータ送信装置の一部としての電流源バルクバイアス回路と電流源コントローラの別の例を示すブロック図。 本開示の一実施形態によるディジタルデータ送信装置の動作方法を示すフローチャート。

以下の詳細な説明では、本開示を完全に理解できるように、具体的な詳細を数多く記載する。しかし、本開示を実施するために、これらの詳細な内容を使用しなくてもよいことは当業者にとって自明である。場合によっては、本発明を不必要にわかりにくくしないように、公知の構造、インタフェースおよびプロセスについては詳しく記載しない。

図２は、本開示に係る差動シグナリング回路の例を示す。回路２００は、入力信号ＩＤ＋およびＩＤ−にそれぞれ接続された電流ステアリングトランジスタ２０４，２０６を有する差動シグナリング回路網２０２を備える。トランジスタ２０４，２０６は、電流ステアリング源２０９と、符号ＯＵＴＮ，ＯＵＴＰで示す出力端子の対２０８，２１０とに接続されている。また、回路２００は、スイッチ対２１２，２１４も備え、その端子が、差動シグナリング回路網２０２の出力２０８，２１０に接続されている。スイッチ２１２，２１４は、符号ＶＤＤで示す供給電圧２１６を、個々の電流源２１８，２２０を介して、出力２０８，２１０に選択的に接続する。なお、これらのスイッチ２１２，２１４は、図１の従来の回路に示したスイッチ１２２，１２４に対応している。

スイッチ２１２，２１４のそれぞれに、個々のスイッチ制御バイアス回路２２２，２２４が関連している。これらの回路２２２，２２４は、スイッチ制御バイアス電圧を提供するために、スイッチ２１２，２１４にそれぞれ接続されている。この電圧は、スイッチ２１２，２１４の状態の制御を実現する。すなわち、スイッチ制御バイアス電圧は、スイッチ２１２，２１４をオンまたはオフにする。スイッチ制御バイアス回路２２２，２２４は、出力端子２０８，２１０にも動作可能に接続されており、出力２０８または２１０に存在する電圧レベルに基づいてスイッチ制御バイアス電圧を設定する。より詳細には、回路のＬＶＤＳモード時は、スイッチ制御バイアス回路２２２，２２４は、電圧供給２１６と電流源２１８，２２０とを、出力２０８，２１０に接続するために、スイッチ２１２，２１４をそれぞれオンにする特定のレベルの電圧を供給する。逆に、回路２００がＴＭＤＳモードで動作するときは、出力２０８，２１０のレベルが、外部高電圧供給（不図示であるが、図１の供給電圧１３２に相当する）が接続されることで変更される。したがって、スイッチ制御バイアス回路２２２，２２４は、スイッチ２１２，２１４がオフにされ、これによりＴＭＤＳ動作が実現されることを保証するスイッチ制御バイアス電圧を供給するように構成されている。

また、シグナリング回路２００は、スイッチ２１２，２１４にそれぞれ関連する少なくとも２つのバルクバイアス回路２２６，２２８を有する。より詳細には、バルクバイアス回路２２６，２２８は、スイッチ２１２，２１４に動作可能に接続され、出力２０８，２１０の電圧レベルに基づいて、スイッチ２１２，２１４にバルクバイアス電圧を選択的に供給する。より詳細には、スイッチ２１２，２１４は、基板またはバルクを有するＭＯＳトランジスタを使用して実装されており、バルクバイアス回路２２６，２２８は、スイッチ２１２，２１４のバルクに、リーク電流を防止するために、出力２０８，２１０上の出力電圧に対応するレベルのバルクバイアス電圧を供給するように動作可能である。ＴＭＤＳ動作では、例えば、スイッチ制御バイアス回路２２２，２２４が、スイッチ２１２，２１４をオフにするための制御を行うため、バルクバイアス電圧により、出力端子２０８，２１０からスイッチ２１２，２１４を通って低内部電圧源２１６に流れるリーク電流が発生しないことが保証される。

上記の説明を鑑みると、図２の回路は、ＬＶＤＳとＴＭＤＳなどの複数の動作モードに汎用の差動シグナリング出力ドライバとなる。スイッチ制御バイアス回路２２２、バルクバイアス回路２２６など、出力２０８，２１０における出力レベルに自動的に追従する電圧レベルを生成する回路網を提供することによって、この汎用の機能が実現される。更に、図２の回路は、１つの低電圧源を使用して、動作モードに応じてスイッチ２１２，２１４がオン、オフされる汎用差動出力ドライバを実装する一方で、出力２０８の電圧レベル、および２１０が内部電圧供給２１６よりも高い場合にリーク電流を防止する。

図３は、図２の回路の特定の実装の回路図を示す。この回路に存在する図２に示したのと同等の素子を参照するために、図３においても同じ参照符号を用いる。図に示すように、スイッチ２１２，２１４はＰＭＯＳスイッチとして実装され、符号ＭＰ３，ＭＰ４で示す。これらのスイッチ２１２，２１４の切替は、それぞれ、スイッチ制御バイアス回路２２２，２２４によって制御される。より詳細には、回路２２２，２２４は、スイッチ２１２，２１４のゲート３０６，３０８に、それぞれ制御バイアス電圧３０２，３０４を出力する。また、スイッチ２１２，２１４はそれぞれ、バルクバイアス回路２２６，２２８にそれぞれ接続された個々の基板またはバルク端子３１０，３１２を有する。バルクバイアス回路２２６，２２８はそれぞれ、例えばＴＭＤＳモード等において、出力２０８，２１０が、内部電圧２１よりも高い場合にリーク電流路を防止するために、スイッチ２１２，２１４のバルク端子にバルクバイアス電圧を供給する。

スイッチ制御バイアス回路２２２，２２４のそれぞれに、個々にスイッチ３１４，３１６が存在する。図３の例では、これらのスイッチ３１４，３１６のそれぞれは、符号ＭＰ１、ＭＰ２が付されており、ＰＭＯＳ型スイッチとして図示されている。これらのスイッチ３１４，３１６のゲート３１８，３２０が、内部電圧源２１６に接続されている。２つのスイッチ３１４，３１６の別の端子が、出力端子２０８，２１のそれぞれに接続されている。スイッチ３１４，３１６の別の端子３２２、３２４が、ノード３２６，３２８（回路２２２，２２４に対して、それぞれ符号Ｘ，Ｘ’で示す）に接続されている。これらのノード３２６，３２８は、それぞれ、スイッチ２１２，２１４のゲート端子３０６，３０８に接続されている。また、これらのノード３２６，３２８は、後述する分圧器３３０，３３２にそれぞれ接続されている。

図に示すように、各スイッチ制御バイアス回路２２２，２２４は、ノード３２６，３２８において電圧を生成するために使用される分圧器３３０，３３２をそれぞれ有し、この電圧は出力２０８，２１０に比例するが、出力２０８，２１０よりも低い。図３は、分圧器３３０，３３２が、出力２０８，２１０とコモン電圧（例えば接地）との間に接続されたダイオードのチェーンによって構成されることを示す。しかし、当業者が認めるように、電圧の分割を行うためにどのような数の各種デバイスを使用することができる。また、分圧器３３０，３３２は、ノード３２６，３２８に特定の所望の電圧レベルを与えるために、ダイオードチェーンに介挿されているタップ３３４，３３６を有する。

動作時に、分圧器回路３３０は、スイッチ３１４，３１６と連動して機能し、出力端子２０８，２１０の電圧レベルに応じてスイッチ３１４，３１６の動作を制御する。例えば、出力端子２０８，２１０の電圧が内部電圧ＶＤＤ（２１６）よりも低い場合、タップ３３４，３３６の電圧は、出力端子２０８，２１０に比例するが、出力端子２０８，２１０の電圧よりも低くなる。したがって、出力端子２０８，２１０の電圧が内部電圧供給２１６より低いため、スイッチ３１４，３１６がオフになり、ノード３２６，３２８が出力２０８，２１０から切り離される。また、分圧器回路３３０，３３２により、出力端子２０８，２１０とタップ３３４，３３６間に電圧降下が発生するため、ノード３２６，３２８に存在する低い電圧により、ＰＭＯＳスイッチ２１２，２１４がオンとなるように、制御信号電圧レベル３０２，３０４が下がる。スイッチ２１２，２１４がオンのときは、ＬＶＤＳ動作などの電流ノード構成用に、電流供給２１８，２２０が出力端子２０８，２１０に接続される。

別例では、プルアップ抵抗器によって３．３ボルト電圧源が出力端子２０８，２１０に接続される（例えば、図１参照）ＴＭＤＳモード時など、出力２０８，２１０の電圧が内部電圧２１６よりも大幅に高くなる。この場合、出力２０８，２１０の電圧が内部電圧２１６よりも大幅に高いため、スイッチ３１４，３１６がオンになる。したがって、スイッチ３１４，３１６は一般にターンオン抵抗が極めて低くなるように選択されていることから、端子３２６，３２８の電圧が、出力電圧２０８，２１０と同様の値となり、このため、電圧がほぼ等しくなる。このとき、電圧３２６，３２８が、出力端子２０８，２１０と同様に高くなるため、スイッチ２１２，２１４がオフとなり、これにより、スイッチ２１２，２１４の開ドレイン構成が実現されることが保証される。

上の説明に基づいて、スイッチ制御バイアス回路２２２，２２４は、各種動作モード（すなわちＬＶＤＳモードとＴＭＤＳモード）に対して適切なスイッチ制御バイアス電圧３０２，３０４を供給するように動作可能である。ＬＶＤＳモードでは、出力端子２０８，２１０は、０．８ボルト〜１．７ボルトの電圧範囲を有し（より一般化すると、０．９Ｖ〜１．５Ｖの電圧範囲を有し）、この値は、代表的なＶＤＤ電圧の１．８ボルトよりも低い。したがって、上で説明したように、これらの電圧レベルでスイッチ３１４，３１６がオフとなり、これに対して、スイッチ２１２，２１４がオンとなる。一方、ＴＭＤＳモードでは、出力２０８，２１０の出力電圧レベルは、通常、２．７ボルト〜３．３ボルト間の電圧となり、この値は、代表的な内部源電圧ＶＤＤの１．８ボルトよりも大幅に高い。したがって、上で説明したように、スイッチ３１４，３１６がオンとなり、これに対して、スイッチ２１２，２１４がオフとなる。

また、図３の回路３００は、上で説明したように、少なくとも１つのバルクバイアス回路も有する。図に示すように、図３の回路は、それぞれ、スイッチ２１２，２１４の基板またはバルクをバイアスする機能を担う２つのバルクバイアス回路２２８，２２６を有する。バルクバイアス回路２２６，２２８のそれぞれは、直列接続されたスイッチ対を有し、このスイッチには、回路２２６ではＭＮ３とＭＰ５、回路２２８ではＭＮ４とＭＰ６の符号を付す。また、これらのスイッチは個々に、参照符号３３８，３４０，３４２，３４４も付されている。図に示すように、スイッチ３３８，３４０，３４２，３４４のそれぞれは内部電圧源２１６に接続されている端子を有する。また、直列接続された各対は、ＮＭＯＳトランジスタ（すなわち、３３８，３４２）とＰＭＯＳトランジスタ（すなわち、３４０，３４４）を有する。このそれぞれのトランジスタ対の接合ノード３４６，３４８は、特に回路３００がＴＭＤＳモードのときに、リーク電流を防止するためのバルクバイアス電圧を供給するために、スイッチ２１２，２１４のバルク端子３１０，３１２に、それぞれ接続されている。

動作時に、スイッチ３３８，３４２（ＭＮ３，ＭＮ４）は、回路３００がＬＶＤＳモードで動作するときにはオンとなり、回路３００がＴＭＤＳモードで動作するときにはオフとなる。より詳細には、ＬＶＤＳモード時には、スイッチ３４０，３４４はオフになる。出力２０８，２１０上の共通レベル出力が、約１．２ボルトであるＬＶＤＳ動作を想定すると、スイッチ３４０，３４４がすべてオフとなり、スイッチ３３８，３４２がダイオード接続されノードＹ，Ｙ’がＶＤＤに充電され、このため、ＶＤＤが１．８ボルトであると想定すると、ノード３４６，３４８（Ｙ，Ｙ’）に存在する電圧が約１．６〜１．７ボルトとなる。しかし、ＴＭＤＳモードでは、出力２０８，２１０に存在する電圧が内部電圧供給電圧２１６より高いため、スイッチ３４０，３４４がオンとなり、ゲート端子とソース端子のいずれもＶＤＤ２１６であるため、スイッチ３３８，３４２がオフとなる。このため、約３ボルトの入力または共通電圧の代表的なＴＭＤＳ出力電圧が３．３ボルトであると想定すると、ノード３４６，３４８に存在する電圧レベルが、出力端子２０８，２１０の電圧とほぼ等しくなる。換言すれば、出力端子２０８，２１０に存在する電圧レベルは、スイッチ２１２，２１４のバルク端子に事実上接続される。したがって、スイッチ２１２，２１４のバルク端子３１０，３１２に、出力端子２０８，２１０からこれらのスイッチの基板またはバルクを通って内部電圧２１６に流れるリーク電流を防止するのに十分な電圧が供給される。

また、スイッチ３１４，３１６は、特に、ＴＭＤＳモード時に出力端子２０８，２１０から内部電圧２１６へのリーク電流を防止するために、スイッチ３１４，３１６のソース端子へのバルク端子接続３５０，３５２も有する。また、図３の例では、スイッチ３４０，３４４は、これらのスイッチ素子でリーク電流が発生しないことを保証するために、それぞれノード３４６，３４８に接続されたバルク端子も有する。

図４は、差動シグナリング回路の出力の電圧レベルに依存する制御バイアススイッチを使用して、図１，２の回路などの複数モード差動シグナリング回路を制御するための方法の例を示す。図に示すように、フローチャート４００は開始ブロック４０２で開始する。初期化後にフローはブロック４０４に進み、多重差動出力回路のスイッチにバイアス電圧が供給される。これは、例えば、スイッチ２１２，２１４にスイッチ制御バイアス電圧を供給するときに、スイッチ制御バイアス回路２２２，２２４によって行われる。また、ブロック４０４において、差動シグナリング回路の出力の電圧レベルに応じて、電圧のレベルが設定される。これは、上で説明したように、例えば、ＴＭＤＳモード時はスイッチ２１２または２１４をオフにするのに十分なレベルであり、かつＬＶＤＳモード時はスイッチ２１２，２１４が確実にオンになるのに十分なレベルの電圧を供給するスイッチ制御電圧を供給する回路に基づいて行われる。

ブロック４０４と同時に、フローはブロック４０２からブロック４０６にも進み、差動シグナリング回路の出力の値に応じて、バルクバイアス電圧がスイッチのバルクに供給される。この場合も、上で説明したように、バルクバイアス回路２２６，２２８はこの機能の例となり、スイッチ２１２，２１４にリークが発生しないことを保証するのに十分なバルクバイアス電圧を選択的に印加するために、端子２０８または２１０における電圧に応じて、スイッチ３４０または３４４がオンまたはオフとなる。より詳細には、ＴＭＤＳモード時に、このモードではオフとなるスイッチ２１２，２１４が、これらのデバイスのバルクを通るリーク電流を防止するために確実にバイアスされるように、スイッチ３４０，３４４がオンとなる。次に、フローがブロック４０４，４０６からブロック４０８に進み、この方法が終了する。図４に示す方法では、同時に行われる連続ブロック４０４，４０６が示されているが、ここに示すプロセスが、図のように同時に行われても、あるいはわずかな時間差で行われてもよい。

上記に基づいて、当業者は、その出力電圧が、差動シグナリング回路の出力の電圧によって自動的に決まるスイッチ制御バイアス回路とバルクバイアス回路とを備えることによって、追加の高電圧供給を必要とすることなく、ＶＤＤ用の低電圧源のみを使用して、マルチモード差動シグナリング回路の適切な動作が実現できることを認めるであろう。更に、上に開示の装置および方法は、１つの低電源により、異なるモード（例えば、ＬＶＤＳとＴＭＤＳ）で動作可能な差動シグナリング回路を実現し、電流モード構成と開ドレイン構成間で適切な切替が行われる一方で、差動シグナリング回路の出力の電圧レベルが、内部電圧供給より高いときに、内部電圧を出力に選択的に接続するスイッチにおけるリーク電流が阻止される。

更に、上記の例では特定のＰＭＯＳスイッチ素子とＮＭＯＳスイッチ素子を開示したが、当業者は、開示の装置および方法を実現するために、適切なスイッチ素子であればどのようなものを使用してもよいことを理解するであろう。また、上記の機能を実現するために他の適切な回路構成が使用されてもよいことも考えられる。

更に、図２，３の差動シグナリング回路は、集積回路（図示せず）内に実装されてもよく、これには、例えば、グラフィック処理チップ、電気通信チップを含むＡＳＩＣ、フィールドプログラマブルゲートアレイ、および差動出力ドライバを内蔵している任意の他の回路またはデバイスなどがある。上で説明したように、一部の集積回路のアプリケーションでは、内部電圧源ＶＤＤ（例えば、１．８ボルト）用の低電圧を使用することが望ましい。このため、複数のモードにわたって低電圧で正常に動作するマルチモード差動シグナリング回路を実装する開示の装置および方法は、集積回路における実装に非常に適している。

図５は、本開示の一実施形態による、ディジタルデータ送信装置５０２とディジタルデータ受信装置５０４の例を示すブロック図である。考察されるように、ディジタルデータ送信装置５０２とディジタルデータ受信装置５０４とは別の集積回路に配置される。しかし、ディジタルデータ送信装置５０２とディジタルデータ受信装置５０４のそれぞれが、同じ集積回路に配置されても、または同じ集積回路パッケージに配置されてもよいと考察される。一実施形態では、ディジタルデータ送信装置５０２は、差動シグナリング回路網５０５、電流源バルクバイアス回路５０６、電流源コントローラ５０８、およびトランジスタ実装電流源の対Ｉ４，Ｉ５を有する。

差動シグナリング回路網５０５は、差動シグナリング回路網２０２と同じかこれに似ていてもよく、第１の出力端子２０８、第２の出力端子２１０、第１のＮＭＯＳトランジスタＭＮ１、第２のＮＭＯＳトランジスタＭＮ２、およびテール電流源Ｉ３（ここでは「電流ステアリング源」とも呼ぶ）を備える。本明細書で使用するように、第１の出力端子２０８と第２の出力端子２１０は「差動出力端子」を構成する。図に示すように、第１の出力端子２０８は第１のＮＭＯＳトランジスタＭＮ１の第１の端子に接続され、第１のＮＭＯＳトランジスタＭＮ１の第２の端子はテール電流源Ｉ３に接続されている。第１のＮＭＯＳトランジスタＭＮ１のゲートは、第１の入力信号ＩＤ＋を受け取るように接続され、第１の入力信号ＩＤ＋は、任意の適切な論理（例えばコア論理）から生成される。同様に、第２のＮＭＯＳトランジスタＭＮ２の第１の端子は、第２の出力端子２１０に接続され、第２のＮＭＯＳトランジスタＭＮ２の第２の端子は、テール電流源Ｉ３に接続され、第２のＮＭＯＳトランジスタＭＮ２のゲートは、第２の入力信号ＩＤ−を受け取るように接続されており、第２の入力信号ＩＤ−は、任意の適切な論理（例えばコア論理）から生成される。考察されるように、第１の入力信号ＩＤ＋と第２の入力信号ＩＤ−は一括して、その位置を問わず、任意の適切な受信装置または回路（例えば、ディジタルデータ受信装置５０４）に送信するためのデータを表す。テール電流源Ｉ３は、ＮＭＯＳトランジスタＭＮ１，ＭＮ２の第２の端子と接地との間に接続されている。差動シグナリング回路網５０５は、ＮＭＯＳトランジスタとテール電流源を備えて図示されているが、差動シグナリング回路網５０５は、例えば、どのような適切な１つ以上の回路を使用しても実装することができ、例えば、これには、種類を問わずトランジスタのどのような組み合わせ、受動的または能動な性質を問わず、回路部品または回路素子（集合的に「回路素子」と呼ぶ）が挙げられる。

トランジスタ実装電流源の対Ｉ４，Ｉ５は、出力端子２０８，２１０のそれぞれと第１の電圧源ＶＤＤ１ ２１６との間に接続されている。一実施形態では、第１の電圧源ＶＤＤ１ ２１６は１．８Ｖであり、ディジタルデータ送信装置の電圧源に対応する。別の実施形態では、後述するように、第１の電圧源ＶＤＤ１ ２１６は第２の電圧源ＶＤＤ２ １３２より低い、任意の適切な電圧源または電圧供給である。一実施形態では、図１の電流源Ｉ１，Ｉ２は、トランジスタ実装電流源の対Ｉ４，Ｉ５である。図２，３の定電流源２１８，２２０とは異なり、トランジスタ実装電流源の対Ｉ４，Ｉ５は、スイッチ（例えばスイッチ１２２，１２４またはスイッチ２１２，２１４）を介して出力端子２０８，２１のそれぞれに接続されていない。このことは、出力端子において、電圧に関してより大きな「余裕（headroom）」が与えられる、すなわち、第１のディジタルデータ出力信号５１８と第２のディジタルデータ出力信号５２０の電圧レベルが、より大きな出力電圧ダイナミックレンジを有するようになる。これにより、（下で更に詳細に説明するように）電流源バルクバイアス回路５０６と電流源コントローラ５０８とを備えることに加え、トランジスタ実装電流源の「能動的な」対Ｉ４，Ｉ５を、信号経路に透過的に、有効、無効にできるようになる。

電流源バルクバイアス回路５０６は、第１の出力端子２０８と第２の出力端子２１０のそれぞれと、第１の電圧源ＶＤＤ１ ２１６とに接続されており、検出された動作モードに基づいて電流源バルクバイアス信号５１０を生成する。一実施形態では、動作モードは、少なくとも第１の出力端子２０８と第２の出力端子２１０のそれぞれにおける電圧レベルに基づいて検出される。トランジスタ実装電流源Ｉ４，Ｉ５は各々、電流源バルクバイアス信号５１０を受け取る。電流源バルクバイアス信号５１０は、限定するものではないが、電圧または任意の情報などの任意の適切な信号であり、この信号は、トランジスタ実装電流源の対Ｉ４，Ｉ５で受信されると、差動シグナリング回路網５０５が第２の動作モード（ＴＭＤＳモードなど）のときは、トランジスタ実装電流源の対Ｉ４，Ｉ５間で電流リークを遅延させるように動作する。第１の動作モード（ＬＶＤＳなど）時には、電流源バルクバイアス信号５１０は、トランジスタ実装電流源Ｉ４，Ｉ５による電流の生成を可能にできる任意の適切な信号を表す。

電流源コントローラ５０８は、第１の出力端子２０８と第２の出力端子２１０のそれぞれに接続され、検出された動作モードに基づいて電流源制御信号５１２を生成する。一実施形態では、動作モードは、第１の出力端子２０８と第２の出力端子２１０のそれぞれにおける電圧レベルに基づいて検出される。下で更に説明するように、第１の動作モード（ＬＶＤＳモードなど）時に、トランジスタ実装電流源Ｉ４，Ｉ５は選択的にオンになり、第１の出力端子２０８と第２の出力端子２１０のそれぞれに供給源電流を選択的に供給する。換言すれば、トランジスタ実装電流源の対Ｉ４，Ｉ５は、差動出力端子を第１の電圧源ＶＤＤ１ ２１６に選択的に接続することによって、差動出力端子における出力電圧レベルを調整するための供給源電流を選択的に生成する。一方、第２の動作モード（ＴＭＤＳモードなど）では、第１の電圧供給源ＶＤＤ１ ２１６が第１の出力端子２０８と第２の出力端子２１０に接続されないように、トランジスタ実装電流源の対Ｉ４，Ｉ５が選択的にオフになる。このモードでは供給源電流は生成されない。

電流源バルクバイアス回路５０６と電流源コントローラ５０８はそれぞれ、どのような適切な回路素子を使用しても実装されると考えられる。同様に、トランジスタ実装電流源の対Ｉ４，Ｉ５は、少なくとも１つのトランジスタを使用して実装されるが、どのような適切な回路素子を備えてもよい。このため、電流源バルクバイアス回路５０６、電流源コントローラ５０８およびトランジスタ実装電流源の対Ｉ４，Ｉ５は、以下の図に示す特定の実装に限定されない。

ディジタルデータ送信装置５０２の第１の出力端子２０８と第２の出力端子２１０は、ディジタルデータ受信装置５０４に接続される。一実施形態では、第１の出力端子２０８と第２の出力端子２１０は、任意の適切な相互接続媒体（例えばケーブルまたはプリント回路基板）を介して、ディジタルデータ受信装置５０４に接続される。ディジタルデータ受信装置は、第１のディジタルデータ出力信号５１８と第２のディジタル出力信号５２０とを受信するように接続された受信器５１４を有する。受信器５１４は、スイッチ１３８，１４０と抵抗Ｒ２，Ｒ３とを介して第２の電圧源ＶＤＤ２ １３２に接続されている。一実施形態では、第２の電圧源ＶＤＤ２は３．３Ｖであり、ディジタルデータ受信装置電圧源に対応する。別の実施形態では、第２の電圧源ＶＤＤ２は第１の電圧源ＶＤＤ１ ２１６より高い、任意の適切な電圧源または電圧供給である。また、スイッチ１２６，１２８を介して、受信器５１４の入力間に終端抵抗Ｒ１が接続されている。一実施形態では、抵抗Ｒ２，Ｒ３の値が５０Ωに設定され、終端抵抗Ｒ１の値が１００Ωに設定されうる。しかし、どのような適切な抵抗値が選択されていてもよいと考えられる。更に、Ｒ１〜Ｒ３のそれぞれ、またはそのいずれかを実装するために、抵抗器として機能するように構成された、ほかのどのような適切な回路素子が使用されてもよいことも考察される。

図１を参照して上で説明したように、スイッチ１３８，１４０とスイッチ１２６，１２８とは、これらのスイッチの開閉のタイミングを指示する、モード制御信号５１６などのモード制御信号（一実施形態では、モード制御１１６の出力と類似する）を受け取る。モード制御信号５１６は、例えばコア論理などの任意の適切な論理によって生成されうる。考察されるように、スイッチ１３８，１４０は、ディジタルデータ送信装置５０２（より詳しくは、差動信号回路５０５）が第２の動作モード（ＴＭＤＳモードなど）で動作時は閉じ、第１の動作モード（ＬＶＤＳモードなど）時は開く。逆に、スイッチ１２６，１２８は、第１の動作モード（ＬＶＤＳモードなど）時に閉じ、第２の動作モード（ＴＭＤＳモードなど）時に開く。理解されるように、ディジタルデータ送信装置５０２は、第１の動作モードまたは第２の動作モードで動作しているときに、ディジタルデータ受信装置５０４も同じ動作モードで動作している。受信器５１４の出力は、（例えば、送信データがビデオデータを表す場合は）、モニタへの表示を生成するために使用されても、任意の適切なメモリに記憶されても、あるいは追加の処理のために使用されてもよい。

考察されるように、図５は、第１の出力端子２０８と第２の出力端子２１０のそれぞれで自動的に検出された電圧レベルが、内部電圧源ＶＤＤ１ ２１６よりも高くなる場合には常に（例えば、第２の動作モード／ＴＭＤＳモード時に）、トランジスタ実装電流源の能動的な対Ｉ４，Ｉ５を事実上無効にすることによって、開ドレイン出力ドライバとして安全に動作するために、ディジタルデータ送信装置５０２の一部または全体に実装されるか、その一部または全体として完全に機能する出力ドライバを提供する。逆に、ディジタルデータ送信装置５０２の一部または全体に実装されるか、その一部または全体として完全に機能するこの出力ドライバは、第１の動作モード／ＬＶＤＳモード時には、信号経路に完全に透過的な方法で（すなわち、電流源を出力端子に接続するように設計されたスイッチを使用せずに）、トランジスタ実装電流源の能動的な対Ｉ４，Ｉ５を有効にすることによって、電流モードに構成された出力ドライバとして安全に動作する。これらの利点や他の利点は、図５に関して述べたものに限られず、図６〜１２に関して更に詳細に説明する。

図６は、本開示の一実施形態による、コモンモードフィードバック回路６０４およびモード制御論理６０８を有する図５のディジタルデータ送信装置５０２の一部を示し、ＰＭＯＳトランジスタＭＰ７，ＭＰ８，ＭＰ９を使用したトランジスタ実装電流源の対Ｉ４，Ｉ５を更に詳細に示すブロック図である。ＰＭＯＳトランジスタＭＰ７，ＭＰ８，ＭＰ９のそれぞれは、共通のバイアストランジスタＭＰ７を共有する２つの電流ミラーを形成するように構成される。ＭＰ７とＭＰ８の接続は、第１の電流ミラー（すなわち、第１のトランジスタ実装電流ミラー電流源）を形成し、一実施形態では、図５の電流源１４を表し、ＭＰ７とＭＰ９の接続は、第２の電流ミラー（すなわち、第２のトランジスタ実装電流ミラー電流源）を形成し、一実施形態では、図５の電流源１５を表す。ＰＭＯＳトランジスタＭＰ７，ＭＰ８，ＭＰ９の第１の端子のそれぞれは、第１の電圧源ＶＤＤ１ ２１６に接続されている。ＰＭＯＳトランジスタＭＰ７，ＭＰ８，ＭＰ９のゲートのそれぞれは相互に接続され、電流源コントローラ５０８から電流源制御信号５１２を受け取る。ＰＭＯＳトランジスタＭＰ７の第２の端子は、ＰＭＯＳトランジスタＭＰ７のゲートに接続され、基準電流源Ｉ６にも接続されている。ＰＭＯＳトランジスタＭＰ８，ＭＰ９の第２の端子は、それぞれ、差動シグナリング回路網５０５の第１の出力端子２０８と第２の出力端子２１０に接続されている。ＰＭＯＳトランジスタＭＰ７，ＭＰ８，ＭＰ９のそれぞれのバルク端子は、電流源バルクバイアス回路５０６から電流源バルクバイアス信号５１０を受け取るように接続されている。

バイアストランジスタＭＰ７は、オン状態では、その端子の２つの端子間で基準電流を通過させ、この電流は、基準電流源Ｉ６によって生成された電流に相応している。電流ミラー構成のため、ＰＭＯＳトランジスタＭＰ８とＰＭＯＳトランジスタＭＰ９を通る電流は、オンのときに、基準電流源Ｉ６によって生成された基準電流をミラー可能である。トランジスタＭＰ８，ＭＰ９のそれぞれは、電流源制御信号５１２（ゲート電圧を制御）、および入力信号ＩＤ＋およびＩＤ−のそれぞれによって選択的にオンになる。ＭＰ７〜ＭＰ９がオンの場合（すなわち、トランジスタ実装電流源の対Ｉ４，Ｉ５がオンの場合）、テール電流源Ｉ３によって供給されるテール電流が、差動シグナリング回路網５０５を通る電流を引き出す。

コモンモードフィードバック回路６０４が、第１の出力端子２０８と第２の出力端子２１０のそれぞれに接続されている。コモンモードフィードバック回路６０４は、第１のディジタルデータ出力信号５１８と第２のディジタルデータ出力信号５２０のそれぞれにおいて検出された電圧レベルに基づいて、コモンモードフィードバック信号６０６を生成し、これが、テール電流源Ｉ３によって供給されるテール電流の量を増減するように動作可能である。コモンモードフィードバック回路は、テール電流を増減させることにより、第１の出力端子２０８と第２の出力端子２１０のコモンモード電圧を一定に（または適切に一定に）保持する。一実施形態では、コモンモードフィードバック回路６０４は、第１の出力端子２０８と第２の出力端子２１０において検出された電圧レベルの平均電圧値をとる。別の実施形態では、ディジタルデータ送信装置５０２の設計に基づいて、第１の出力端子２０８と第２の出力端子２１０の平均電圧を略一定に保持するための他の適した任意のアルゴリズムがコモンモードフィードバック回路６０４によって実装される。平均電圧値がしきい値よりも高い場合、テール電流源Ｉ３によって生成されるテール電流が上げられる。逆に、この値がしきい値よりも低い場合、テール電流源Ｉ３によって生成されるテール電流が下げられる。考察されるように、コモンモードフィードバック回路は、どのような適切な論理および／または回路素子を使用しても実装することができる。

モード制御論理６０８は、バイアストランジスタＭＰ７の基準電流源Ｉ６が受け取るモード制御信号５１６を生成するように動作可能である。モード制御信号５１６は、差動シグナリング回路網５０５の動作モードに基づいて、基準電流源Ｉ６による基準電流の生成を有効または無効にする。第１の動作モード（ＬＶＤＳモードなど）時は、基準電流の生成が許可されるように基準電流源Ｉ６が有効にされ、第２の動作モード（ＴＭＤＳモードなど）時は、基準電流源Ｉ６が無効にされ、基準電流が生成されなくてもよい。第２の動作モード時に、基準電流源Ｉ６の基準電流の生成を無効にすることによって、基準電流が、電流源制御信号５１２は、同じモードで、トランジスタ実装電流源の対Ｉ４，Ｉ５をオフにするように動作する電流源制御信号５１２と競合できなくなる。

図７は、本開示の一実施形態による、図６のバイアストランジスタＭＰ７の一部としての基準電流源Ｉ６の例を示すブロック図である。基準電流源Ｉ６は、ＮＭＯＳトランジスタＭＮ５，ＭＮ６を有するＮＭＯＳ電流ミラーを備える。ＮＭＯＳトランジスタＭＮ５の第１の端子は、ＰＭＯＳトランジスタＭＰ７の第２の端子に接続され、ＮＭＯＳトランジスタＭＮ５の第２の端子は、接地に接続され、ＮＭＯＳトランジスタＭＮ５のゲートは、ＮＭＯＳトランジスタＭＮ６のゲートに接続されている。ＮＭＯＳトランジスタＭＮ６のゲートは自身の第１の端子に接続され、ＮＭＯＳトランジスタＭＮ６の第１の端子は電流源Ｉ７に接続されている。電流源Ｉ７は、第１の電圧源ＶＤＤ１ ２１６とＮＭＯＳトランジスタＭＮ６の第１の端子との間に接続されている。ＮＭＯＳトランジスタＭＮ６の第２の端子は、接地に接続されている。ＮＭＯＳトランジスタＭＮ５を通る電流は、オン状態のときに、ＮＭＯＳトランジスタＭＮ６を通る電流（すなわち、Ｉ７によって生成される電流）の複製となる。ＮＭＯＳトランジスタＭＮ５，ＭＮ６をオン、オフし（これにより、基準電流源Ｉ６によって生成される基準電流を有効、無効にする）ために、スイッチＮＭＯＳトランジスタＭＮ７のゲートがモード制御信号５１６を受け取るように、スイッチＮＭＯＳトランジスタＭＮ７が、ＮＭＯＳトランジスタＭＮ５，ＭＮ６のゲートと接地との間に接続されている。考察されるように、モード制御信号５１６の値がＨｉｇｈ（例えば、論理１）のときに、ＮＭＯＳ電流ミラーがオンとなり、基準電流源Ｉ６によって生成される基準電流が有効にされる。逆に、モード制御信号５１６の値がＬｏｗ（例えば、論理０）のときに、ＮＭＯＳ電流ミラーがオフとなり、基準電流源Ｉ６によって生成される基準電流が無効にされる。

図８は、本開示の一実施形態による、図５のディジタルデータ送信装置５０２の一部としてのテール電流源Ｉ３の例を示すブロック図である。図に示すように、テール電流源Ｉ３は、ＮＭＯＳトランジスタＭＮ８，ＭＮ９を含むＮＭＯＳ電流ミラーを有し、電流源Ｉ８は、ＮＭＯＳトランジスタＭＮ８の第１の端子に接続されている。ＮＭＯＳトランジスタＭＮ８，ＭＮ９は、上で説明し、図７に示したＮＭＯＳトランジスタＭＮ６，ＭＮ５と、それぞれ同じように接続されている。図７の基準電流源Ｉ６とは異なり、テール電流源Ｉ３は、ＭＮ７などのスイッチＮＭＯＳトランジスタを有さないが、代りに、ＭＮ１，ＭＮ２の第２の端子間に接続された電流アジャスタＮＭＯＳトランジスタＭＮ１０を有する。電流アジャスタＮＭＯＳトランジスタＭＮ１０のゲートがコモンモードフィードバック信号６０６を受け取り、図６に関して上で説明したようにテール電流源Ｉ３によって生成されるテール電流を調整するように動作する。

図９は、本開示の一実施形態による、図６のディジタルデータ送信装置５０２の一部としての電流源バルクバイアス回路５０６と電流源コントローラ５０８の例を示すブロック図である。図に示すように、例示的な電流源バルクバイアス回路５０６は、第１の電圧源ＶＤＤ１ ２１６と第１の出力端子２０８との間に、ＰＭＯＳトランジスタＭＰ５と直列に接続されたＮＭＯＳトランジスタＭＮ３を有する。また、ＮＭＯＳトランジスタＭＮ３とＰＭＯＳトランジスタＭＰ５の両方のゲートが、第１の電圧源ＶＤＤ１ ２１６に接続されている。また、例示的な電流源バルクバイアス回路５０６は、第１の電圧源ＶＤＤ１ ２１６と第２の出力端子２１０との間に、ＰＭＯＳトランジスタＭＰ６と直列に接続されたＮＭＯＳトランジスタＭＮ４も有する。また、ＮＭＯＳトランジスタＭＮ４とＰＭＯＳトランジスタＭＰ６の両方のゲートが、第１の電圧源ＶＤＤ１ ２１６に接続されている。ＰＭＯＳトランジスタＭＰ５，ＭＰ６のそれぞれは、自身のそれぞれの第１の端子に接続されたバルク端子を有する。ＰＭＯＳトランジスタＭＰ５の第１の端子に接続されているＮＭＯＳトランジスタＭＮ３の第２の端子は、抵抗Ｒ４の第１の端子に接続され、ＰＭＯＳトランジスタＭＰ６の第１の端子に接続されているＮＭＯＳトランジスタＭＮ４の第２の端子は、抵抗Ｒ５の第１の端子に接続されている。抵抗Ｒ４と抵抗Ｒ５とは、分圧器として相互に接続されている。この分圧器の出力が、電流源バルクバイアス信号５１０である。

一実施形態では、差動シグナリング回路網が第２の動作モード（ＴＭＤＳモードなど）で動作中に、電流源バルクバイアス信号５１０の電圧レベルが、出力端子２０８，２１０において検出された電圧レベルの平均電圧または平均に近い電圧となるように、抵抗Ｒ４と抵抗Ｒ５は、同じ値を有する。本明細書で使用される、差動シグナリング回路網が第２の動作モード（ＴＭＤＳモードなど）で動作中に、出力端子２０８，２１０において検出された電圧レベルの「平均に近い電圧」とは、平均電圧に、所定の電圧オフセットを加減した電圧レベルである。しかし、各抵抗の抵抗値が、差動シグナリング回路網５０５のインピーダンスに著しく影響を及ぼさない程度に十分高い限り、満足な結果を得る（ＴＭＤＳモード時に、トランジスタ実装電流源Ｉ４，Ｉ５を通る電流リークを防止または遅延させる）ために、各抵抗にどのような適切な抵抗値を使用してもよい。

動作中に、電流源バルクバイアス回路５０６は、第１の出力端子２０８と第２の出力端子２１０のそれぞれにおける電圧レベルを検出する。第１の動作モード（ＬＶＤＳモードなど）時に、出力端子２０８，２１０は、第１の電圧源ＶＤＤ１ ２１６に依存し、一般に、０．９Ｖ〜１．５Ｖの範囲（ＶＤＤ１ ２１６が１．８Ｖまたはその近傍に設定される場合に可能）内の電圧振幅を支持する。このため、この範囲の低電圧によって論理０が表され、この範囲のこれより高電圧によって論理１が表されうる。第１のモード（ＬＶＤＳモードなど）時に、ＰＭＯＳトランジスタＭＰ５，ＭＰ６のそれぞれがオフとなり（すなわち、開回路のように動作し）、ＮＭＯＳトランジスタＭＮ３，ＭＮ４のそれぞれがオンとなる（すなわち、短絡のように動作する）。このため、抵抗Ｒ４，Ｒ５による電圧分割後に、Ｒ４＝Ｒ５であると仮定すると、電流源バルクバイアス信号５１０は、第１の電圧源ＶＤＤ１ ２１６における電圧レベル（すなわち、１．８Ｖから適切な電圧降下を引いた値）とほぼ等しい。電流源バルクバイアス信号５１０をほぼ第１の電圧源ＶＤＤ１ ２１６の値に設定することにより、ＰＭＯＳトランジスタＭＰ７，ＭＰ８，ＭＰ９が電流ミラーとして機能することが可能となる。

第２のモード（ＴＭＤＳなど）時に、出力端子２０８，２１０は、電圧源ＶＤＤ２ １３２に依存し、一般に、２．７Ｖ〜３．３Ｖの範囲（ＶＤＤ２が３．３Ｖまたはその近傍に設定される場合に可能）内の電圧振幅を支持する。このため、この範囲の低電圧によって論理０が表され、この範囲のこれより高電圧によって論理１が表されうる。このモード時に、ＰＭＯＳトランジスタＭＰ５，ＭＰ６のそれぞれがオンとなり（すなわち、短絡のように動作し）、ＮＭＯＳトランジスタＭＮ３，ＭＮ４のそれぞれがオフとなる（すなわち、開回路のように動作する）。このため、抵抗Ｒ４，Ｒ５による電圧分割後に、Ｒ４＝Ｒ５であると仮定すると、電流源バルクバイアス信号５１０は、第１の出力端子２０８と第２の出力端子２１０において検出された電圧レベルの平均電圧とほぼ等しい。このモード時に、電流源バルクバイアス信号５１０を、第１の出力端子２０８と第２の出力端子２１０において検出された電圧レベルの平均値に設定することは、トランジスタ実装電流源の対Ｉ４，Ｉ５のＰＭＯＳトランジスタＭＰ８，ＭＰ９に対するバイアス効果を有し、このモード時に、高電圧の出力端子２０８，２１０からＰＭＯＳトランジスタＭＰ８，ＭＰ９を通って低電圧第１の電圧源ＶＤＤ１ ２１６に流れる電流リークを、事実上遅延させるように機能する。

電流源コントローラ５０８は、第１の出力端子２０８と、第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対の第１の入力との間に接続されたＰＭＯＳトランジスタＭＰ１０を有する。また、電流源コントローラ５０８は、第２の出力端子２１０と、第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対の第２の入力との間に接続されたＰＭＯＳトランジスタＭＰ１１を有する。第１の交差結合ＰＭＯＳトランジスタ対は、ＰＭＯＳトランジスタＭＰ１２，ＭＰ１３を有し、第２の交差結合ＰＭＯＳトランジスタ対は、ＰＭＯＳトランジスタＭＰ１４，ＭＰ１５を有する。ＰＭＯＳトランジスタＭＰ１０，ＭＰ１１のゲートは、第１の電圧源ＶＤＤ１ ２１６に接続されている。第１の交差結合ＰＭＯＳトランジスタ対の出力は、第１および第２のトランジスタ実装電流源Ｉ４，Ｉ５のＰＭＯＳトランジスタＭＰ７〜ＭＰ９のそれぞれのゲートに接続されている。第２の交差結合ＰＭＯＳトランジスタ対の出力は、ダイオード接続ＰＭＯＳトランジスタＭＰ１６の第２の端子に接続され、ＰＭＯＳトランジスタＭＰ１６は、その第１の端子において、第１の電圧源ＶＤＤ１ ２１６に接続され、弱電流源のように動作する。ダイオード接続ＰＭＯＳトランジスタＭＰ１６の第２の端子は、パススルーＰＭＯＳトランジスタＭＰ１７のゲートに接続されている。図９に点線で示すように、パススルーＰＭＯＳトランジスタＭＰ１７の第１の端子は、以下に示す理由により、ＰＭＯＳトランジスタＭＰ１０，ＭＰ１１の第２の端子の一方に接続される。パススルーＰＭＯＳトランジスタＭＰ１７の第２の端子は、第１および第２のトランジスタ実装電流源Ｉ４，Ｉ５のＰＭＯＳトランジスタＭＰ７〜ＭＰ９のそれぞれのゲートに接続されている。第１の交差結合ＰＭＯＳトランジスタ対ＭＰ１２，ＭＰ１３および／またはパススルーＰＭＯＳトランジスタＭＰ１７によって供給される、第１および第２のトランジスタ実装電流源Ｉ４，Ｉ５のＰＭＯＳトランジスタＭＰ７〜ＭＰ９のそれぞれのゲートにおける電圧が、電流源制御信号５１２を表す。

動作時に、第１のモード（ＬＶＤＳなど）では、ＰＭＯＳトランジスタＭＰ１０，ＭＰ１１のそれぞれがオフとなる（すなわち、開回路のように動作する）。このため、このモード時は、電流源制御信号５１２によって供給される電圧レベルが、フローティング／高インピーダンス（Ｚ）値となる。これにより、トランジスタ実装電流源Ｉ４，Ｉ５のＰＭＯＳトランジスタＭＰ７〜ＭＰ９のそれぞれが、バイアストランジスタＭＰ７の基準電流源Ｉ６によって制御されるオン状態となる。しかし、第２のモード（ＴＭＤＳなど）では、ＰＭＯＳトランジスタＭＰ１０，ＭＰ１１のそれぞれがオンでとなる（すなわち、短絡のように動作する）。ＰＭＯＳトランジスタＭＰ１０の第２の端子（ノードＸ）における電圧レベルは、第１の出力端子２０８において検出された電圧レベルから、適切な電圧降下を引いた値にほぼ等しくなる。同様に、ＰＭＯＳトランジスタＭＰ１１の第２の端子（ノードＹ）における電圧レベルは、第２の出力端子２１０において検出された電圧レベルから、適切な電圧降下を引いた値にほぼ等しくなる。ＸとＹが異なる場合、第１の交差結合ＰＭＯＳトランジスタ対と第２の交差結合ＰＭＯＳトランジスタ対の出力は、ＸとＹの高いほうの電圧から適切な電圧降下を引いた値（すなわち、３．３Ｖ−適切な電圧降下）にほぼ等しくなる。同時に、パススルーＰＭＯＳトランジスタＭＰ１７がオフとなり（すなわち、開回路のように動作し）、電流源制御信号５１２によって供給される電圧レベルは、第１の交差結合ＰＭＯＳトランジスタ対ＭＰ１２，ＭＰ１３によって事実上供給され、前述のように、ＸとＹの高いほうの電圧から適切な電圧降下を引いた値に設定される。しかし、ＸとＹが等しい場合、第１の交差結合ＰＭＯＳトランジスタ対と第２の交差結合ＰＭＯＳトランジスタ対の出力はフローティング／高インピーダンス（Ｚ）値となる。しかし、ダイオード接続ＰＭＯＳトランジスタＭＰ１６により、かつパススルーＰＭＯＳトランジスタＭＰ１７の第１の端子がＸまたはＹのいずれかに接続されているため（Ｘ＝Ｙであるため、第１の端子がＸ、Ｙのいずれに接続されているかは問わない）、パススルーＰＭＯＳトランジスタＭＰ１７がオンとなり（すなわち、短絡のように動作し）、電流源制御信号５１２は、ＸまたはＹの電圧レベルから適切な電圧降下を引いた値（すなわち、３．３Ｖ−適切な電圧降下）にほぼ等しくなる。このため、ＴＭＤＳモード時は、ＰＭＯＳトランジスタＭＰ７〜ＭＰ９はオフとなる。

以上まとめると、第１のモード（ＬＶＤＳなど）時は、電流源制御信号５１２は、フローティングの電圧レベル、すなわち、高いインピーダンス（Ｚ）値を有する。これにより、（基準電流源Ｉ６もオンである限り）トランジスタ実装電流源の対Ｉ４，Ｉ５のＰＭＯＳトランジスタＭＰ７〜ＭＰ９がオンになることができる。第２のモード（ＴＭＤＳなど）時は、電流源制御信号５１２は、これより高い（例えば、約２．７Ｖなどの）電圧レベルを有し、トランジスタ実装電流源の対Ｉ４，Ｉ５のＰＭＯＳトランジスタＭＰ７〜ＭＰ９をオフにするように動作する。

図１０は、本開示の一実施形態による、図６のディジタルデータ送信装置５０５の一部としての電流源バルクバイアス回路５０６と電流源コントローラ５０８の別の例を示すブロック図である。電流源バルクバイアス回路５０６は、図９の実装と同じように実装され動作する。しかし、電流源バルクバイアス回路５０６は異なって実装される。図１０の電流源バルクバイアス回路５０６は、電流源コントローラ５０８と同じ構成要素を有するが、図９に関して上で説明したように接続されたＮＭＯＳトランジスタＭＮ３，ＭＮ４も有する。図に示すように、電流源バルクバイアス回路５０６は分圧器Ｒ４，Ｒ５を使用する必要がなく、ＰＭＯＳトランジスタＭＰ５，ＭＰ６も使用する必要がない。

図１０の電流源バルクバイアス回路５０６の動作中、第１のモード（ＬＶＤＳなど）では、ＮＭＯＳトランジスタＭＮ３，ＭＮ４がオンになり、ＰＭＯＳトランジスタＭＰ１０，ＭＰ１１がオフになる。このため、このモードでは、電流源バルクバイアス信号５１０は、第１の電圧源ＶＤＤ１ ２１６から適切な降下を引いた電圧レベルとほぼ等しくなる。第２のモード（ＴＭＤＳなど）時にＰＭＯＳトランジスタＭＰ１０，ＭＰ１１がオンになり、ＮＭＯＳトランジスタがオフになる。このため、このモード時に、電流源バルクバイアス信号５１０は、電流源制御信号５１２に等しくなる。図１０に示す実施形態では、第２のモード時の電流源バルクバイアス信号５１０は、図９の同じモードでの同じ信号の電圧レベルよりも高い電圧レベルを有し、このため、トランジスタ実装電流源Ｉ４，Ｉ５を通る電流リークからより確実に保護する。しかし、図に示すように、この２通りの設計実装間のトレードオフは、チップ面積（real estate）の消費である。図１０のブロック図の実装は、図９のブロック図の実装よりも、チップ面積の点の消費が大きい。

図１１は、本開示の一実施形態による、ディジタルデータ送信装置の動作方法を示すフローチャートである。この方法は、ブロック１１０２で開始し、ここでは、図５のディジタルデータ受信装置５０４に送信するために、ディジタルデータ受信装置に送信するために、例えば、何らかの適切な論理が、ＩＤ＋、ＩＤ−などの入力信号を生成する。方法は、ブロック１１０４に進み、差動出力端子を有する差動シグナリング回路網を動作させる。一実施形態では、これは、各実施形態で説明したように差動出力端子２０８，２１０を有する差動シグナリング回路網５０５を動作させることに対応する。

任意選択で、この方法はブロック１１０６を有し、このブロックでは、差動シグナリング回路網の検出された動作モードに基づいて電流源制御信号が生成される。一実施形態では、これは、例えば、図５，９を参照して説明したか、あるいはほかの場合に説明した電流源コントローラなどの電流源コントローラを使用して、差動出力端子２０８，２１０における電圧レベルを検出することに対応する。また、本方法は任意選択でブロック１１０８を有してもよく、このブロックでは、トランジスタ実装電流源Ｉ４，Ｉ５などのトランジスタ実装電流源の対に電流源制御信号が供給される。これも、図５〜１０の各実施形態において上で説明したように、電流源制御信号を電流源コントローラ５０８が送信する（これをトランジスタ実装電流源の対Ｉ４，Ｉ５が受信する）ことに対応しうる。

本方法は、ブロック１１１０に進み、差動シグナリング回路網の検出された動作モードに応答して、差動出力端子における出力電圧レベルを調整するために、トランジスタ実装電流源の対を使用して、供給源電流が選択的に生成される。一実施形態では、これは、差動出力端子２０８，２１０における出力電圧レベルを調整するために、トランジスタ実装電流源の対Ｉ４，Ｉ５を使用して、供給源電流を生成することに対応しうる。一実施形態では、ブロック１１１０は、差動シグナリング回路網が第１の動作モードのときに、例えば、前述のように電流源バルクバイアス電流５１０を使用して、トランジスタ実装電流源の対による供給源電流の生成を有効にすることも有しうる。任意選択で、本方法は、差動シグナリング回路網が第２の動作モードで動作時に、トランジスタ実装電流源の対間の電流リークが遅延されるブロック１１１２を有する。一実施形態では、これは、差動シグナリング回路網５０５が第２の動作モード（ＴＭＤＳモードなど）のときに、電流源バルクバイアス信号５１０が、Ｉ４とＩ５間の電流リークを遅延させるように機能するように、電流源バルクバイアス信号５１０がトランジスタ実装電流源Ｉ４，Ｉ５によって受信されることに対応する。最後に、この方法は、ブロック１１１４で終了し、例えば、差動出力端子２０８，２１０における電圧レベルが、ディジタルデータ受信装置５０４などの任意の適切な受信体に送られる。

したがって、本開示の一実施形態は、ディジタルデータ送信装置５０２などのディジタルデータ送信装置の一部または全体に実装されるマルチモード自己バイアス出力ドライバを提供する。ディジタルデータ送信装置５０２は、電流モード構成または開ドレイン構成の一方において動作するように、差動シグナリング回路網５０５を構成する。電流モード構成は、第１の動作モード（ＬＶＤＳモードなど）に対応し、このモードでは、トランジスタ実装電流源の能動的な対Ｉ４，Ｉ５が、電圧源ＶＤＤ１ ２１６と第１の出力端子２０８と第２の出力端子２１０との間に、信号経路に透過的に接続される。開ドレイン構成は、第２の動作モード（ＴＭＤＳモードなど）に対応し、このモードでは、トランジスタ実装電流源の能動的な対Ｉ４，Ｉ５が事実上無効にされ、トランジスタ実装電流源の対Ｉ４，Ｉ５を通る逆電流が遅延される。

本明細書に記載した例の上記の詳細な説明は、例示および説明のみを意図としており、限定を意図するものではない。例えば、第１の動作モードと第２の動作モードは、それぞれ、ＬＶＤＳモードとＴＭＤＳモードに対応するとして説明したが、本開示の趣旨および範囲から逸脱することなく、本明細書に記載した構成を使用して、他のどのような適切な動作シグナリングモードも実装できることが考察される。このため、本願は、上に開示し、添付の特許請求の範囲に記載した基本的な基礎をなす原理の範囲内のあらゆる変更例、変更例または均等物をすべてカバーすることが考察される。

Claims (25)

1. 差動出力端子を有する差動シグナリング回路網と、
   前記差動出力端子における出力電圧レベルを自動的に測定するように動作可能であって、前記出力電圧レベルに対応する、前記差動シグナリング回路網の検出された動作モードに基づいて電流源制御信号を生成するように動作可能な電流源コントローラと、
   前記電流源制御信号に応答して、前記差動出力端子における前記出力電圧レベルを調整するために、供給源電流を選択的に生成するように動作可能なトランジスタ実装電流源の対とを備える、ディジタルデータ送信装置。
2. 前記差動シグナリング回路網の前記検出された動作モードに基づいて電流源バルクバイアス信号を生成するように動作可能な電流源バルクバイアス回路を更に備え、前記差動シグナリング回路網は第１の動作モードおよび第２の動作モードの一方で動作することが可能であり、前記電流源バルクバイアス信号は、前記差動シグナリング回路網が前記第２の動作モードで動作時に、前記トランジスタ実装電流源の対間の電流リークを遅延させるように動作可能である、請求項１に記載のディジタルデータ送信装置。
3. 前記差動シグナリング回路網が前記第１の動作モードで動作時に、前記電流源バルクバイアス信号は、前記トランジスタ実装電流源の対による前記供給源電流の生成を有効にするように動作可能である、請求項２に記載のディジタルデータ送信装置。
4. 前記トランジスタ実装電流源の対は、前記ディジタルデータ送信装置に電力を供給するように動作可能な第１の電圧源と前記差動出力端子のそれぞれの出力端子との間を動作可能に結合され、
   前記差動出力端子は、第２の電圧源に動作可能に接続されたディジタルデータ受信装置に動作可能に結合され、前記第２の電圧源は前記ディジタルデータ受信装置に電力を供給するように動作可能である、請求項１に記載のディジタルデータ送信装置。
5. 前記差動出力端子における前記出力電圧レベルは前記差動シグナリング回路網の第１の動作モード時は第１の電圧振幅内にあり、第２の動作モード時は第２の電圧振幅内にある、請求項１に記載のディジタルデータ送信装置。
6. 前記差動出力端子は第１の差動出力端子および第２の差動出力端子を有し、
   前記差動シグナリング回路網は第１の入力信号および第２の入力信号に応答し、
   前記トランジスタ実装電流源の対は、
   前記電流源制御信号に応答し、かつ更に前記第１の入力信号に基づいて、前記第１の差動出力端子における前記出力電圧レベルを調整するために、第１の供給源電流を選択的に生成するように動作可能な第１のトランジスタ実装電流ミラー電流源と、
   前記第２の入力信号に基づいて、前記第２の差動出力端子における前記出力電圧レベルを調整するために、第２の供給源電流を選択的に生成するように動作可能な第２のトランジスタ実装電流ミラー電流源とを有する、請求項１に記載の作動データ送信装置。
7. 前記電流源コントローラおよび前記電流源バルクバイアス回路のそれぞれは、前記差動出力端子における前記電圧レベルを検出することによって、前記差動回路の前記動作モードを検出するように動作可能である、請求項２に記載のディジタルデータ送信装置。
8. 前記差動出力端子は第１の出力端子および第２の出力端子を有し、
   前記電流源コントローラは、
   第１の端子、第２の端子およびゲートを有し、前記第１の端子は第１の出力端子に動作可能に接続されている第１のＰＭＯＳトランジスタと、
   第１の端子、第２の端子およびゲートを有する第２のＰＭＯＳトランジスタであって、前記第２のＰＭＯＳトランジスタの前記第１の端子は前記第２の出力端子に動作可能に接続され、前記第２のＰＭＯＳトランジスタの前記ゲートは前記第１のＰＭＯＳトランジスタの前記ゲートと、前記ディジタルデータ送信装置に電力を供給するように動作可能な電圧源とに動作可能に接続されている第２のＰＭＯＳトランジスタと、
   それぞれが２つの入力端子と出力端子とを有する第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対であって、前記第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対のそれぞれの一方の入力端子は前記第１のＰＭＯＳトランジスタの前記第２の端子に接続され、前記第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対のそれぞれのもう一方の入力端子は前記第２のＰＭＯＳトランジスタの前記第２の端子に接続されている第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対と、
   第１の端子、第２の端子およびゲートを有する第３のＰＭＯＳトランジスタであって、前記第３のＰＭＯＳトランジスタの前記第１の端子と、前記第３のＰＭＯＳトランジスタの前記ゲートとが、前記第１の電圧源に接続されるように、前記第３のＰＭＯＳトランジスタはダイオード接続ＰＭＯＳトランジスタとして接続されている第３のＰＭＯＳトランジスタと、
   第１の端子、第２の端子およびゲートを有する第４のＰＭＯＳトランジスタとを備え、
   前記第４のＰＭＯＳトランジスタの前記第１の端子は、前記第１のＰＭＯＳトランジスタの前記第２の端子または前記第２のＰＭＯＳトランジスタの前記第２の端子の一方に動作可能に接続され、前記第４のＰＭＯＳトランジスタの前記ゲートは前記第３のＰＭＯＳトランジスタの前記第２の端子と前記第２の交差結合ＰＭＯＳトランジスタの対の前記出力端子とに動作可能に接続され、前記第４のＰＭＯＳトランジスタの前記第２の端子は前記第１の交差結合ＰＭＯＳトランジスタの対の前記出力端子に動作可能に接続され、前記第４のＰＭＯＳトランジスタの前記第２の端子における前記電圧レベルは前記電流源制御信号を表す、請求項１に記載のディジタルデータ送信装置。
9. 前記差動シグナリング回路網は第１の動作モードまたは第２の動作モードの一方で動作可能であり、
   前記第１の動作モードは低電圧差動シグナリング方式（ＬＶＤＳ）モードであり、
   前記第２の動作モードは遷移最小化差動シグナリング（ＴＭＤＳ）モードである、請求項１に記載のディジタルデータ送信装置。
10. 前記差動出力端子における前記出力電圧レベルはビデオデータを表す、請求項１に記載のディジタルデータ送信装置。
11. 前記電流源バルクバイアス回路は、
    第１の入力、第２の入力、および出力を有し、前記出力における前記電圧レベルは、前記差動出力端子における平均電圧レベルまたは前記電圧レベルの平均に近い電圧レベルを表す分圧器と、
    第１の端子、第２の端子およびゲートを有し、前記第１の端子および前記ゲートは前記ディジタルデータ送信装置に電力を供給するように動作可能な第１の電圧源に動作可能に接続され、前記第２の端子は前記分圧器の前記第１の入力に動作可能に接続されている第１のＮＭＯＳトランジスタと、
    第１の端子、第２の端子およびゲートを有する第２のＮＭＯＳトランジスタであって、前記第２のＮＭＯＳトランジスタの前記第１の端子および前記ゲートは前記第１の電圧源に動作可能に接続され、前記第２の端子は前記分圧器の前記第２の入力に動作可能に接続されている第２のＮＭＯＳトランジスタと、
    第１の端子、第２の端子およびゲートを有する第１のＰＭＯＳトランジスタであって、前記第１のＰＭＯＳトランジスタの前記第１の端子は前記第１のＮＭＯＳトランジスタの前記第２の端子に動作可能に接続され、前記第１のＰＭＯＳトランジスタの前記第２の端子は前記差動出力端子の第１の出力端子に動作可能に接続され、前記第１のＰＭＯＳトランジスタの前記ゲートは前記第１の電圧源に動作可能に接続されている第１のＰＭＯＳトランジスタと、
    第１の端子、第２の端子およびゲートを有する第２のＰＭＯＳトランジスタとを備え、前記第２のＰＭＯＳトランジスタの前記第１の端子は前記第２のＮＭＯＳトランジスタの前記第２の端子に動作可能に接続され、前記第２のＰＭＯＳトランジスタの前記第２の端子は前記差動出力端子の第２の出力端子に動作可能に接続され、前記第２のＰＭＯＳトランジスタの前記ゲートは前記第１の電圧源に動作可能に接続され、
    前記分圧器の前記出力における電圧レベルは前記電流源バルクバイアス信号を表す、請求項２に記載のディジタルデータ送信装置。
12. 前記電流源バルクバイアス回路は、
    第１の端子、第２の端子およびゲートを有し、前記第１の端子および前記ゲートは、前記ディジタルデータ送信装置に電力を供給するように動作可能な第１の電圧源に動作可能に接続されている第１のＮＭＯＳトランジスタと、
    第１の端子、第２の端子およびゲートを有する第２のＮＭＯＳトランジスタであって、前記第２のＮＭＯＳトランジスタの前記第１の端子および前記ゲートは前記第１の電圧源に動作可能に接続され、前記第２の端子は前記第１のＮＭＯＳトランジスタの前記第２の端子に動作可能に接続されている第２のＮＭＯＳトランジスタと、
    第１の端子、第２の端子およびゲートを有し、前記第１の端子は前記差動出力端子の第１の出力端子に動作可能に接続されている第１のＰＭＯＳトランジスタと、
    第１の端子、第２の端子およびゲートを有する第２のＰＭＯＳトランジスタであって、前記第２のＰＭＯＳトランジスタの前記第１の端子は前記第２の出力端子に動作可能に接続され、前記第２のＰＭＯＳトランジスタの前記ゲートは前記第１のＰＭＯＳトランジスタの前記ゲートと前記第１の電圧源とに動作可能に接続されている第２のＰＭＯＳトランジスタと、
    それぞれが２つの入力端子と出力端子とを有する第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対であって、前記第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対のそれぞれの一方の入力端子は前記第１のＰＭＯＳトランジスタの前記第２の端子に接続され、前記第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対のそれぞれのもう一方の入力端子は、前記第２のＰＭＯＳトランジスタの前記第２の端子に接続されている第１の交差結合ＰＭＯＳトランジスタ対および第２の交差結合ＰＭＯＳトランジスタ対と、
    第１の端子、第２の端子およびゲートを有する第３のＰＭＯＳトランジスタであって、前記第３のＰＭＯＳトランジスタの前記第１の端子と前記第３のＰＭＯＳトランジスタの前記ゲートとが前記第１の電圧源に接続されるように、前記第３のＰＭＯＳトランジスタはダイオード接続ＰＭＯＳトランジスタとして接続されている第３のＰＭＯＳトランジスタと、
    第１の端子、第２の端子およびゲートを有する第４のＰＭＯＳトランジスタとを備え、前記第４のＰＭＯＳトランジスタの前記第１の端子は前記第１のＰＭＯＳトランジスタの前記第２の端子または前記第２のＰＭＯＳトランジスタの前記第２の端子の一方に動作可能に接続され、前記第４のＰＭＯＳトランジスタの前記ゲートは前記第３のＰＭＯＳトランジスタの前記第２の端子と前記第２の交差結合ＰＭＯＳトランジスタの対の前記出力端子とに動作可能に接続され、前記第４のＰＭＯＳトランジスタの前記第２の端子は前記第１の交差結合ＰＭＯＳトランジスタの対の前記出力端子とノードを形成している前記第１
    のＮＭＯＳトランジスタおよび前記第２のＮＭＯＳトランジスタの前記第２の端子とに動作可能に接続され、前記ノードにおける電圧レベルは前記電流源バルクバイアス信号を表す、請求項２に記載のディジタルデータ送信装置。
13. 差動出力端子を有する差動シグナリング回路網を動作させるステップと、
    前記差動出力端子における出力電圧レベルを自動的に測定して、前記出力電圧レベルに対応する、差動シグナリング回路網の動作モードを検出するステップと、
    前記差動シグナリング回路網の検出された動作モードに応答して、前記出力電圧レベルを調整するために、トランジスタ実装電流源の対を使用して、供給源電流を選択的に生成するステップとを含む、ディジタルデータを送信するための方法。
14. 前記差動シグナリング回路網の前記検出された動作モードに基づいて電流源制御信号を生成するステップと、
    前記トランジスタ実装電流源の対が、前記電流源制御信号に応答して前記供給源電流を選択的に生成するように動作可能なように、前記トランジスタ実装電流源の対に前記電流源制御信号を供給するステップを更に含む、請求項１３に記載の方法。
15. 前記差動シグナリング回路網は第１の動作モードまたは第２の動作モードの一方で動作可能であり、前記差動シグナリング回路網が前記第２の動作モードで動作時に、前記トランジスタ実装電流源の対間の電流リークを遅延させるステップを更に含む、請求項１３に記載の方法。
16. 前記トランジスタ実装電流源の対間の電流リークを遅延させるステップは、
    前記差動シグナリング回路網の前記検出された動作モードに基づいて電流源バルクバイアス信号を生成するステップと、
    前記差動シグナリング回路が前記第２の動作モードで動作時に、前記電流源バルクバイアス信号が、前記トランジスタ実装電流源の対間の電流リークを遅延させるように動作可能なように、前記トランジスタ実装電流源の対に前記電流源バルクバイアス信号を供給するステップを含む、請求項１５に記載の方法。
17. トランジスタ実装電流源の対を使用して供給源電流を選択的に生成するステップは、前記差動シグナリング回路網が前記第１の動作モードで動作時に、前記トランジスタ実装電流源の対による前記供給源電流の生成を有効にするステップを含む、請求項１３に記載の方法。
18. 前記差動出力端子における前記出力電圧レベルは、前記差動シグナリング回路網の第１の動作モード時は第１の電圧振幅内にあり、第２の動作モード時は第２の電圧振幅内にある、請求項１３に記載の方法。
19. 前記差動シグナリング回路網は、第１の動作モードおよび第２の動作モードの一方で動作可能であり、
    前記第１の動作モードは低電圧差動シグナリング方式（ＬＶＤＳ）モードであり、
    前記第２の動作モードは遷移最小化差動シグナリング（ＴＭＤＳ）モードである、請求項１３に記載の方法。
20. 前記差動出力端子における前記出力電圧レベルはビデオデータを表す、請求項１３に記載の方法。
21. 差動出力端子を有する差動シグナリング回路網と、
    前記差動出力端子における出力電圧レベルを自動的に測定するように動作可能であって、前記出力電圧レベルに対応する、前記差動シグナリング回路網の検出された動作モードに基づいて電流源制御信号を生成するように動作可能な電流源コントローラと、
    前記電流源制御信号に応答して、前記差動出力端子における前記出力電圧レベルを調整するために、供給源電流を選択的に生成するように動作可能なトランジスタ実装電流源の対とを有し、前記差動出力端子における前記出力電圧レベルはディジタルデータ出力信号を表す、ディジタルデータ送信装置からディジタルデータ出力信号を受信できる受信器を備えるディジタルデータ受信装置。
22. 前記ディジタルデータ送信装置は、前記差動シグナリング回路網の前記検出された動作モードに基づいて電流源バルクバイアス信号を生成するように動作可能な電流源バルクバイアス回路を更に有し、前記差動シグナリング回路網は第１の動作モードまたは第２の動作モードの一方で動作することが可能であり、前記電流源バルクバイアス信号は前記差動シグナリング回路網が前記第２の動作モードで動作時に前記トランジスタ実装電流源の対間の電流リークを遅延させるように動作可能である、請求項２１に記載のディジタルデータ受信装置。
23. 前記差動シグナリング回路網が前記第１の動作モードで動作時に、前記電流源バルクバイアス信号は前記トランジスタ実装電流源の対による前記供給源電流の生成を有効にするように動作可能である、請求項２２に記載のディジタルデータ受信装置。
24. 前記差動シグナリング回路網は第１の動作モードおよび第２の動作モードの一方で動作可能であり、
    前記第１の動作モードは低電圧差動シグナリング方式（ＬＶＤＳ）モードであり、
    前記第２の動作モードは遷移最小化差動シグナリング（ＴＭＤＳ）モードである、請求項２１に記載のディジタルデータ受信装置。
25. 前記ディジタルデータ出力信号はビデオデータを表す、請求項２１に記載のディジタルデータ受信装置。

Images