TWI551147B - 傳送電路 - Google Patents

傳送電路 Download PDF

Info

Publication number
TWI551147B
TWI551147B TW103124585A TW103124585A TWI551147B TW I551147 B TWI551147 B TW I551147B TW 103124585 A TW103124585 A TW 103124585A TW 103124585 A TW103124585 A TW 103124585A TW I551147 B TWI551147 B TW I551147B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
coupled
source
reference voltage
Prior art date
Application number
TW103124585A
Other languages
English (en)
Other versions
TW201605245A (zh
Inventor
許恒嘉
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW103124585A priority Critical patent/TWI551147B/zh
Priority to US14/801,841 priority patent/US9628069B2/en
Publication of TW201605245A publication Critical patent/TW201605245A/zh
Application granted granted Critical
Publication of TWI551147B publication Critical patent/TWI551147B/zh
Priority to US15/451,417 priority patent/US10027318B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

傳送電路
本發明所揭露之實施例係相關於電路設計，尤指一種具有漏電防止功能的傳送電路。
當訊號傳輸線路(例如高解析度多媒體介面(High Definition Multimedia Interface,HDMI)傳輸線)兩端的傳送端(例如筆記型電腦或電腦的高解析度多媒體介面埠的前端傳送電路)和接收端(例如螢幕或電視的高解析度多媒體介面埠的前端接收電路)操作於某些特殊的狀況下，例如接收端的開機(即上電)時間早於傳送端，則有可能會因為電路設計不良，使得從接收端產生一條漏電路徑到傳送端，而導致漏電流流經此一路徑。一旦長時間處於這樣的狀態，除了耗電以外，亦可能因為電極遷移(electrode migration)造成電路的損毀。
第1圖是一傳送端10和一接收端11相連接時的電路圖。其中傳送端10係採用習知的設計架構。當接收端11的一電源VDDRX已上電，但傳送端10的電源VDDTX尚未上電，則經過一段時間後，電源VDDTX會接近0伏特。又，控制訊號VA的邏輯值係由一邏輯電路102來決定，其中兩輸入(VK和VQ)的反及閘(NAND gate)電晶體18、19也會導通，未上電的電源VDDTX因而將一控制電壓VA慢慢拉往0伏特，造成原本應該被關閉的電晶體14、15導通。一般來說，電阻R1、R2以及電晶體14、15的等效電阻值都不大，所以從接收端11的電源VDDRX到傳送端10電源VDDTX所形成的路徑為低阻抗。依據歐姆定律，傳送端10會從接收端11抽取大電流，造成接收端11漏 電流。因此，需要一種新穎的設計來改善在此一特殊狀況下的漏電問題。
根據本發明的實施例，揭露一種具有漏電防止功能的傳送電路以解決上述問題。
依據本發明的一實施例，提出一種傳送電路，包含有：一第一電晶體，其具有一源極耦接至該傳送電路之一第一參考電壓端以及一汲極耦接至該傳送電路之一第一輸出端；一第二電晶體，其具有一源極耦接至該第一電晶體之一閘極，以及一汲極耦接至該傳送電路之該第一輸出端；以及一第三電晶體，其具有一汲極耦接至該傳送電路之該第一輸出端，一源極耦接至該傳送電路之一第二參考電壓端，以及一閘極以接收一第一傳送輸入訊號；其中該第一、第二電晶體為第一型電晶體，以及該第三電晶體為不同於第一型電晶體之第二型電晶體
依據本發明的另一實施例，提出一種傳送電路，包含有：一第一電晶體，其具有一源極耦接至該傳送電路之一第一參考電壓端以及一汲極耦接至該傳送電路之一第一輸出端；一第一電流源，耦接於該第一電晶體的一閘極以及該傳送電路之一第二參考電壓端之間；以及一第二電晶體，其具有一汲極耦接至該傳送電路之該第一輸出端，一源極耦接至該傳送電路之該第二參考電壓端，以及一閘極以接收一第一傳送輸入訊號；其中該第一電晶體為第一型電晶體，以及該第二電晶體為不同於第一型電晶體之第二型電晶體。
本發明主要的精神係在於針對習知的前端傳送電路，也就是傳送端10，來進行改良，以避免先前技術中的漏電問題。
10、20、30、40‧‧‧傳送端
11‧‧‧接收端
200、26、27、36、37‧‧‧N型金屬氧化物半導體
102、202‧‧‧邏輯電路
22、23、32、33‧‧‧輸出端
14、15、18、19、24、25、28、29、34、35‧‧‧P型金屬氧化物半導體
第1圖是一傳送端和一接收端相連接時的電路圖。
第2圖為本發明具漏電防止功能的傳送電路的第一示範性實施例的電路示意圖。
第3圖為本發明具漏電防止功能的傳送電路的第二示範性實施例的電路示意圖。
第4圖為本發明漏電防止電路的第三示範性實施例的電路示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第2圖為本發明具漏電防止功能的傳送電路的第一示範性實施例的電路示意圖。一傳送端20係由一電源VDDTX供電，和第1圖中相同的接收端11係由電源VDDRX供電，IBIAS是傳送端20的偏壓電流源。本發明主要的精神係在於針對習知的前端傳送電路，也就是傳送端20，來進行改良，以避免先前技術中的漏電問題。為了便於說明，在本實施例中，傳送端20係高解析度多媒體介面(High Definition Multimedia Interface,HDMI)埠的前端傳送電路，而接收端11係高解析度多媒體介面埠的局部前端接收電路。傳送端 20會經由輸出端(output pad)22、23以及高解析度多媒體介面纜線或是印刷電路板上的線路，來和接收端11相連接並傳送類比訊號。電阻R1和電阻R2分別是傳送端20和接收端11的終端電阻(termination resistor)，電晶體24和25是P型金屬氧化物半導體(P-channel Metal Oxide Semiconductor,PMOS)，用途是當作終端電阻R1的開關。電晶體24和25係由一控制訊號VA所控制。在正常操作時，當控制訊號VA的邏輯為0時，電晶體24和25會被導通；當控制訊號VA的邏輯為1時，電晶體24和25會被關閉。又，控制訊號VA的邏輯值係由一邏輯電路202來決定，為簡明起見，在此實施例中，邏輯電路202亦由電源VDDTX所供電，然實際上不以此限。電晶體26和27是N型金屬氧化物半導體(N-channel Metal Oxide Semiconductor,NMOS)。傳送端20的一對差動輸入信號VP、VN分別會被輸入至電晶體26的閘極和電晶體27的閘極。應注意的是，本發明並不限定於應用在高解析度多媒體介面標準的前端差動傳送電路，實際上應可應用在其它相似的場合、標準以及單端電路。且本發明電晶體的型式(N或PMOS)可以依實際的應用來調整選擇。
在不正常操作時，接收端11已上電一段時間但傳送端20仍未上電，為了避免電晶體24、25被導通，造成由接收端11的電源VDDRX到傳送端20的電源VDDTX的漏電路徑形成，本實施例中會利用電晶體28、29以及電阻R3來作為漏電防止機制。照先前所說的不正常操作，當傳送端20未上電達一段時間時，電晶體29的一閘極電壓VC和電晶體28的一閘極電壓VB會接近0伏特。而從輸出端22、23往傳送端20看進去，會得到經過電阻R1、電晶體24或25到電源VDDTX的一第一路徑；以及經過電阻R3、電晶體29以及電晶體28的一第二路徑。由於通常電源VDDTX和地電壓之間具有穩壓電容，再加上寄生電容效應，因此電容值會遠大於由輸出端22或23經由電阻R3、電晶體29、28的寄生電容。造成該第一路徑的1/RC時間常數會較該第二路徑的1/RC時間常數來的大得多。換句話說，電晶體28的一閘極電壓VB 和電晶體29的一閘極電壓VC在傳送端20未上電一段時間後會趨近於0伏特，因此電晶體28、29會導通，引進接收端11的電源VDDRX，造成第二路徑上的電壓VA被接收端的電源VDDRX拉升至高電位，使得電晶體24、25關閉，該第一路徑因此呈現開路的狀態。這樣一來，電源VDDRX便無法再經過該第一路徑產生漏電。
實務上，電晶體28可以在正常模式下關閉以阻隔電壓VA和接收端的電源VDDRX。電阻R3可以用來提供阻抗匹配(impedance matching)及/或靜電保護功能(ESD protection)，進而保護P型電晶體29。不過亦可使用其他靜電保護的方式來達成相同目的，不以此為限。因此，電晶體28在此實施例中為必要元件，而電阻R3和電晶體29並非必要的元件。不過電晶體28、電阻R3和電晶體29的設計均可視情況作變化。
請同時參考第1圖和第2圖，相較於習知的設計，控制電壓VA的邏輯電路202和邏輯電路102的不同之處在於邏輯電路202多增加一N型電晶體200。N型電晶體200的控制訊號VEN在電源VDDTX沒電時接近邏輯0，例如可以使用弱拉下(weakly pull down)電路使VEN接近邏輯0。電晶體200的功用是避免在傳送端20未上電但接收端11已上電的情況下，電源VDDRX經過該第二路徑和電晶體18、19漏至電源VDDTX。不過邏輯電路202的設計可視情況作變化。
第3圖為本發明具漏電防止功能的傳送電路的第二示範性實施例的電路示意圖。一傳送端30係由一電源VDDTX供電，和第1圖中相同的接收端11係由電源VDDRX供電，IBIAS是傳送端20的偏壓電流源。相似地。本發明主要的精神係在於針對習知的前端傳送電路，也就是傳送端30，來進行改良，以避免先前技術中的漏電問題。為了便於說明，在本實施例中，傳送端 30係高解析度多媒體介面埠的前端傳送電路，而接收端11係高解析度多媒體介面埠的局部前端接收電路。傳送端30會經由輸出端(output pad)32、33以及高解析度多媒體介面纜線或是印刷電路板上的線路，來和接收端11相連接並傳送類比訊號。電阻R1和電阻R2分別是傳送端20和接收端11的終端電阻，電晶體34和35是P型金屬氧化物半導體，用途是當作終端電阻R1的開關。電晶體34和35係分別由一控制訊號VX和一控制訊號VY所控制。在正常操作時，當控制訊號VX和控制訊號VY的邏輯為0時，電晶體34和35會被導通；當控制訊號VX和控制訊號VY的邏輯為1時，電晶體34和35會被關閉。電晶體36和37是N型金屬氧化物半導體。傳送端30的一對差動輸入信號VP、VN分別會被輸入至電晶體36的閘極和電晶體37的閘極。應注意的是，本發明並不限定於應用在高解析度多媒體介面標準的前端差動傳送電路，實際上應可應用在其它相似的場合、標準以及單端電路。
在不正常操作時，接收端11已上電一段時間但傳送端30仍未上電，為了避免電晶體34、35被導通，造成由接收端11的電源VDDRX到傳送端30的電源VDDTX的漏電路徑形成，本實施例中會利用至少一電流源IB來作為漏電防止機制。照先前所說的不正常操作，當傳送端30未上電達一段時間時，電流源IB無法供應電流，形同浮接(floating)。電源VDDRX對電容C進行充電使得控制訊號VX和控制訊號VY的電壓被接收端的電源VDDRX拉升至高電位，使得電晶體34、35關閉，經過電阻R1、電晶體34或35到電源VDDTX的一第一路徑因此呈現開路的狀態。這樣一來，電源VDDRX便無法再經過該第一路徑產生漏電。
實務上，當傳送端30的電源VDDTX開始供電時，電流源IB會有很小的電流，控制訊號VX和控制訊號VY的電壓位準因此會被拉低，電晶體34和35便可導通。也就是說，可以藉由控制電流源IB來決定電晶體34和35 的導通與否，以決定電晶體34、35是否關閉，因此實質地達到漏電防止的效果。其中電阻R4和電容C的設計均可視情況作變化。第4圖為本發明漏電防止電路的第三示範性實施例的電路示意圖。其中一傳送端40的漏電防止電路係來自第3圖的變化設計。也就是將控制訊號VX和控制訊號VY合併，因此原本控制訊號VX和控制訊號VY分別各需要一組電流源IB和電容C，而在傳送端40中只需要一組電流源IB和電容C。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
20‧‧‧傳送端
200、26、27‧‧‧N型金屬氧化物半導體
202‧‧‧邏輯電路
22、23‧‧‧輸出端
24、25、28、29‧‧‧P型金屬氧化物半導體

Claims (14)

  1. 一種傳送電路，包含有：一第一電晶體，其具有一源極耦接至該傳送電路之一第一參考電壓端以及一汲極耦接至該傳送電路之一第一輸出端；一第二電晶體，其具有一源極耦接至該第一電晶體之一閘極，以及一汲極耦接至該傳送電路之該第一輸出端；以及一第三電晶體，其具有一汲極耦接至該傳送電路之該第一輸出端，一源極耦接至該傳送電路之一第二參考電壓端，以及一閘極以接收一第一傳送輸入訊號；其中該第一、第二電晶體為第一型電晶體，以及該第三電晶體為不同於第一型電晶體之第二型電晶體。
  2. 如申請專利範圍第1項的傳送電路，其中該第二電晶體係作為一漏電防止電路。
  3. 如申請專利範圍第2項的傳送電路，其中當一接收電路耦接至該傳送電路，且該接收電路之一電壓源已上電而耦接至該傳送電路之該第一參考電壓端的一電壓源未上電時，該漏電防止電路會防止從該接收電路之該電壓源形成一漏電路徑至該傳送電路之該第一參考電壓端的該電壓源。
  4. 如申請專利範圍第1項的傳送電路，另包含有一邏輯控制電路，包含有：一第四電晶體，其具有一源極耦接至該傳送電路之該第一參考電壓端；以及一第五電晶體，其具有一汲極耦接至該第四電晶體的一汲極，以及一源極耦接至該第一電晶體的該閘極；其中該第四電晶體為第一型電晶體，以及該第五電晶體為第二型電晶 體。
  5. 如申請專利範圍第1項的傳送電路，另包含有：一第四電晶體，其具有一源極耦接至該傳送電路之該第一參考電壓端，以及一汲極耦接至該傳送電路之一第二輸出端；以及一第五電晶體，其具有一汲極耦接至該傳送電路之該第二輸出端，一源極耦接至該傳送電路之該第二參考電壓端，以及一閘極以接收一第二傳送輸入訊號，其中該第一、第二傳送輸入訊號係為一差動訊號；其中該第二電晶體的該源極另耦接至該第四電晶體之一閘極，以及該第二電晶體的該汲極另耦接至該第二輸出端；該第四電晶體為第一型電晶體；以及該第五電晶體為第二型電晶體。
  6. 如申請專利範圍第5項的傳送電路，另包含有：一第一電阻，耦接於該第一輸出端以及該第二電晶體之間；一第二電阻，耦接於該第二輸出端以及該第二電晶體之間；一第六電晶體，作為經過該第一電阻的路徑的導通開關；以及一第七電晶體，作為經過該第二電阻的路徑的導通開關；其中該第六、第七電晶體為第一型電晶體。
  7. 如申請專利範圍第5項的傳送電路，另包含有一邏輯控制電路，包含有：一第六電晶體，其具有一源極耦接至該傳送電路之該第一參考電壓端；以及一第七電晶體，其具有一汲極耦接至該第六電晶體的一汲極，以及一源極耦接至該第一、第二電晶體的該閘極；其中該第六電晶體為第一型電晶體，以及該第七電晶體為第二型電晶體。
  8. 一種傳送電路，包含有：一第一電晶體，其具有一源極耦接至該傳送電路之一第一參考電壓端以及一汲極耦接至該傳送電路之一第一輸出端；一第一電流源，耦接於該第一電晶體的一閘極以及該傳送電路之一第二參考電壓端之間；以及一第二電晶體，其具有一汲極耦接至該傳送電路之該第一輸出端，一源極耦接至該傳送電路之該第二參考電壓端，以及一閘極以接收一第一傳送輸入訊號；其中該第一電晶體為第一型電晶體，以及該第二電晶體為不同於第一型電晶體之第二型電晶體。
  9. 如申請專利範圍第8項的傳送電路，其中該第一電流源係作為一漏電防止電路。
  10. 如申請專利範圍第9項的傳送電路，其中當一接收電路耦接至該傳送電路，且該接收電路之一電壓源已上電而耦接至該傳送電路之該第一參考電壓端的一電壓源未上電時，該漏電防止電路會防止從該接收電路之該電壓源形成一漏電路徑至該傳送電路之該第一參考電壓端的該電壓源。
  11. 如申請專利範圍第8項的傳送電路，另包含有：一第一電阻，耦接於該第一輸出端以及該第一電晶體的該閘極之間；以及一第一電容，耦接於該第一電晶體的該閘極以及該第二參考電壓端之間。
  12. 如申請專利範圍第11項的傳送電路，另包含有：一第三電晶體，其具有一閘極耦接至該第一電晶體之該閘極，一源極耦接至該傳送電路之該第一參考電壓端，以及一汲極耦接至該傳送電路之一第二輸出端；以及一第四電晶體，其具有一汲極耦接至該傳送電路之該第二輸出端，一源極耦接至該傳送電路之該第二參考電壓端，以及一閘極以接收一第二傳送輸入訊號，其中該第一、第二傳送輸入訊號係為一差動訊號；其中該第三電晶體具為第一型電晶體，以及該第四電晶體為第二型電晶體。
  13. 如申請專利範圍第8項的傳送電路，另包含有：一第三電晶體，其具有一源極耦接至該傳送電路之該第一參考電壓端，以及一汲極耦接至該傳送電路之一第二輸出端；一第四電晶體，其具有一汲極耦接至該傳送電路之該第二輸出端，一源極耦接至該傳送電路之該第二參考電壓端，以及一閘極以接收一第二傳送輸入訊號，其中該第一、第二傳送輸入訊號係為一差動訊號；以及一第二電流源，耦接於該第三電晶體的一閘極以及該傳送電路之該第二參考電壓端之間；其中該第三電晶體為第一型電晶體，以及該第四電晶體為第二型電晶體。
  14. 如申請專利範圍第13項的傳送電路，另包含有：一第一電阻，耦接於該第一輸出端以及該第一電晶體的該閘極之間；一第一電容，耦接於該第一電晶體的該閘極以及該第二參考電壓端之間；一第二電阻，耦接於該第二輸出端以及該第三電晶體的該閘極之間；以 及一第二電容，耦接於該第三電晶體的該閘極以及該第二參考電壓端之間。
TW103124585A 2014-07-17 2014-07-17 傳送電路 TWI551147B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103124585A TWI551147B (zh) 2014-07-17 2014-07-17 傳送電路
US14/801,841 US9628069B2 (en) 2014-07-17 2015-07-17 Transmission circuit with leakage prevention circuit
US15/451,417 US10027318B2 (en) 2014-07-17 2017-03-07 Transmission circuit with leakage prevention circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103124585A TWI551147B (zh) 2014-07-17 2014-07-17 傳送電路

Publications (2)

Publication Number Publication Date
TW201605245A TW201605245A (zh) 2016-02-01
TWI551147B true TWI551147B (zh) 2016-09-21

Family

ID=55075426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124585A TWI551147B (zh) 2014-07-17 2014-07-17 傳送電路

Country Status (2)

Country Link
US (2) US9628069B2 (zh)
TW (1) TWI551147B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332871B2 (en) * 2016-03-18 2019-06-25 Intel IP Corporation Area-efficient and robust electrostatic discharge circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050231261A1 (en) * 2004-04-20 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
TWM343259U (en) * 2008-02-12 2008-10-21 Mstar Semiconductor Inc High definition multimedia interface device and control chip thereof
TW201206073A (en) * 2010-07-30 2012-02-01 Mstar Semiconductor Inc Multi-mode output transmitter
US20120146427A1 (en) * 2010-12-13 2012-06-14 Mstar Semiconductor, Inc. Low leakage io circuit and associated apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107882A (en) * 1997-12-11 2000-08-22 Lucent Technologies Inc. Amplifier having improved common mode voltage range
US7893719B2 (en) * 2005-06-15 2011-02-22 Ati Technologies, Ulc Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050231261A1 (en) * 2004-04-20 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
TWM343259U (en) * 2008-02-12 2008-10-21 Mstar Semiconductor Inc High definition multimedia interface device and control chip thereof
TW201206073A (en) * 2010-07-30 2012-02-01 Mstar Semiconductor Inc Multi-mode output transmitter
US20120146427A1 (en) * 2010-12-13 2012-06-14 Mstar Semiconductor, Inc. Low leakage io circuit and associated apparatus

Also Published As

Publication number Publication date
US20170179942A1 (en) 2017-06-22
TW201605245A (zh) 2016-02-01
US20160020761A1 (en) 2016-01-21
US10027318B2 (en) 2018-07-17
US9628069B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
US9264034B2 (en) Circuit and method for body biasing
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
US9423815B2 (en) Differential output circuit and semiconductor device
US8385036B2 (en) System and method for negative voltage protection
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
EP3269039B1 (en) Transistors configured for gate overbiasing and circuits therefrom
US8410812B2 (en) “Supply-less” HDMI source terminated output stage with tuned wide-range programmable termination
US9432005B2 (en) Pull-up circuit and related method
TW202145734A (zh) 連接埠控制裝置
TW201701557A (zh) 靜電放電保護控制電路及系統
TWI551147B (zh) 傳送電路
US9385703B2 (en) Circuit and method for body biasing
CN105322940B (zh) 传送电路
TW201924211A (zh) 與通用型輸入輸出(gpio)相容之低電壓晶體振盪器電路
US10348271B2 (en) Impedance matching circuits and interface circuits
TWI535209B (zh) 差動信號傳輸器電路
US11770151B2 (en) Signal receiver and signal transceiver
CN107846564B (zh) 终端电路及输出级电路
US20090002059A1 (en) Rail to rail full complementary CMOS isolation gate
TWI509928B (zh) 靜電放電防護裝置以及電路與解耦合方法
TWI491132B (zh) 可防止電流倒灌至電源線之積體電路
TW202112024A (zh) 電源切換裝置
KR20060105256A (ko) 고전압 수용 구조의 출력 구동 단 회로 설계