CN101401377A - 用于调整低功耗高速差分接口中互连电压电平的方法和系统 - Google Patents
用于调整低功耗高速差分接口中互连电压电平的方法和系统 Download PDFInfo
- Publication number
- CN101401377A CN101401377A CNA2007800084240A CN200780008424A CN101401377A CN 101401377 A CN101401377 A CN 101401377A CN A2007800084240 A CNA2007800084240 A CN A2007800084240A CN 200780008424 A CN200780008424 A CN 200780008424A CN 101401377 A CN101401377 A CN 101401377A
- Authority
- CN
- China
- Prior art keywords
- voltage
- driver
- power level
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及高速差分串行链路中互连功率电平的调整。在示例实施例中,在驱动器中将在数字输入端口接收到的数字信号转化成相应的差分信号,并将其供至与差分传输线路相连接的输出端口,以将差分信号供至接收机。为了调整驱动器和接收机间的互连功率电平,在电压源和驱动器之间插入电压调节器。所述电压调节器将经调节的供电电压供至驱动器。工作时,电压调节器接收来自控制电路的、指示为了实现预选类型的数据传输而提供给驱动器的预定调节电压的控制信号。电压调节器根据接收到的控制信号选择相应的参考电压,并将其供至驱动器。由于显著地降低了功耗,互连功率电平的调整十分有益。
Description
技术领域
本发明总体涉及低功耗高速差分串行链路,具体而言,涉及用于调整低功耗高速差分串行链路中互连功率电平的方法和系统。
背景技术
在诸如蜂窝电话、PDAs之类的大量低功耗设备中,并行总线越来越多地被用于使各种部件,如,不同芯片、芯片和显示器、基带和RF模块、摄像机和处理器间能够进行通信的高速差分串行链路所替代。
在高速差分串行链路中,使用差分驱动器产生传输于导体对上的差分信号。差分信号互相参考,而不参考地电势。将每个差分信号对中的差分信号之一标记为“正”或“真”,而另一个标记为“负”或“假”。高速差分串行链路的主要优点在于,明显的更低的功耗和更小的尺寸。
使用当前的CMOS技术,同并行总线相比高速差分串行链路所消耗的功率要低得多。例如,100Ω传输线路两端的400mV差分电压需要4mA的恒定电流。因此,使用电压源为1.2V的电压式驱动器,静态或恒定功耗为4.8mW,而使用电流式驱动器,恒定功耗大约为其两倍,即,9.6mW。几mW的功耗比并行总线的功耗小得多,这使得高速差分串行链路成为小尺寸便携式装置中数据传输的理想选择。然而,虽然同并行总线相比高速差分串行链路中的功耗较低,但其仍然是限制未来低功耗设备的集成和小型化的一个主要因素。
因此,非常需要提供用于降低高速差分串行链路中功率消耗的装置。
发明内容
因此,本发明的一个目的在于提供一种通过调整互连功率电平的方式减少高速差分串行链路中的功耗的方法及系统。
根据本发明,提供了一种用于调整互连功率电平的方法。提供一种与高速差分串行链路的驱动器的电压供应端口通信的电压调节装置。所述电压调节设备在控制端接收,指示为了实现预选类型的、经高速差分串行链路到接收机的数据传输而提供给驱动器10的预定调节电压的控制信号。预选类型的数据传输具有相应的互连功率电平。然后,电压调节设备将经调节的供电电压提供给驱动器,以根据到接收机的预选类型的数据传输传输数据信号。
根据本发明的另一方法,提供了一种用于调整互连功率电平的系统,所述系统包括:驱动器、电压调节设备和控制电路。驱动器具有:数字输入端口,用于接收数字数据信号;以及差分输出端口,用于同高速差分串行链路的差分传输线路相连。驱动器将数据信号转换为差分信号,以通过差分传输线路传输至接收机。电压调节设备同驱动器的供电电压端口相连,并包括用于接收控制信号的控制端口。电压调节设备根据控制信号将经调节的供电电压供至驱动器。控制电路与电压调节设备的控制端口通信,并根据具有相应互连功率电平的预选类型的数据传输产生控制信号。该控制信号指示经调节的供电电压,所述经调节的供电电压使差分信号具有相应的互连功率电平。
附图说明
下面结合附图对本发明的典型实施例予以说明,附图中:
图1为示出了SLVS驱动器和接收器负载的简化方框图;
图2为更详细地示出了图1中所示的SLVS驱动器的简化方框图;
图3为示出了图2所示的具有NMOS开关的SLVS驱动器的方框图,为说明SLVS驱动器的功率消耗,所述NMOS开关用理想开关表示;
图4a为根据本发明用于调整互连功率电平的系统的优选实施例的简化方框图;
图4b为用于图4a所示的系统的电压调节设备的优选实施例的简化方框图;
图5a至5c为根据本发明用于调整互连功率电平的方法的三个实施例的简化流程图。
尽管本发明可以进行各种修改并具有各种替换形式,但仍以图中示例为例示出了其细节,并对其进行了详细说明。然而,应当理解的是,其本意在于将本发明局限于所说明的特定实施例。相反,其旨在涵盖所有落入由所附权利要求所限定的本发明的精神和范围内的修改方案、等价物和替换形式。
具体实施方式
下面,将在具有差分可调节低压信号传输(SLVS)电压驱动器的一实现中对本发明的一优选实施例予以说明。对于本领域的技术人员显而易见,本发明并非局限于SLVS电压驱动器,还适用其它高速差分串行链路的电压式驱动器和电流式驱动器。为了便于更好的理解,参考图1至3,示出了高速差分串行链路(SLVS)的现有技术的示例。当然,可以对其它应用以类似的方式,如下述实例所示,推导出功耗以及降低功耗的方式选择。
参考图1,图1示出了采用具有固定输出阻抗的SLVS电压驱动器的高速差分串行链路的实例。高速差分电压驱动器10通过差分传输线路12与接收机端14相连。应当注意的是,传输线路12与静态功耗无关,在此处仅用于说明。
图2示出了图1所示的SLVS链路的数字到模拟(D2A)驱动器的更详细的图示。D2A驱动器10是推挽式驱动器,具有的所有开关均为NMOS开关(m1至m4)。顶部NMOS开关(m1和m2)为跟随器型开关(即,源极输出电压随栅极电压变化),底部开关(m3和m4)为正常工作设备。
图3示出了简化的等效驱动器表示,后者以理想开关代替NMOS开关,并具有电阻Rb=Rt=50Ω。在理想情况下,上拉和下拉结构各具有50Ω的阻抗。于是,从电压源Vdde 16到地电势的阻抗RT为上拉阻抗、接收机阻抗和下拉阻抗的总和,即,RT=50Ω+100Ω+50Ω=200Ω。由于驱动器10为差分驱动器,因而不论具体路径如何,即不考虑哪个上拉和下拉开关导通,电流连续不断地从电压源Vdde16流入接收机端14的电阻器,然后流至地电势。于是可以按下式确定静态功耗:
I(vdde)=vdde/RT,
其中,I(vdde)为对于给定的电源电压vdde,从电压源Vdde16到地电势的电流;
v(out)=100Ω*I(vdde),
其中,v(out)为驱动器10的输出电压,接收机阻抗为100Ω;以及,
P(vdde)=vdde*I(vdde)=vdde2/RT,
其中P(vdde)为针对给定供电电压vdde消耗的功率。
例如,对于供电电压vdde=0.8V,有:
I(vdde)=4mA;
v(out)=400mV;及
P(vdde)=3.2mW。
对于供电电压vdde=0.4和0.2V,使用上述公式,可以得到:
I(vdde)=2mA和1mA;
v(out)=200mV和100mV;及
P(vdde)=0.8mW和0.2mW。
由上述等式可以得到,比如,供电电压vdde减小为四分之一,驱动器的输出电压就减小为四分之一,而消耗的功率减小为十六分之一。因此,通过减低供电电压vdde来减少输出电压,导致消耗的功率(即,功耗)显著降低。
参考图4a和4b,示出了根据本发明用于调整互连功率电平的系统100的优选实施例。在该系统100中,利用了这样一个事实,即可以为电压式驱动器(以及电流式驱动器)提供较低供电电压,同时保持其特性阻抗不变。系统包括如图1至3中所示系统的基本组件。为清楚起见,相同的参考数字用于相同组件。在驱动器10中将数字输入端口18处接收到的数字信号转换为相应的差分信号,并将其供至输出端口20A和20B,所述输出端口20A和20B与差分传输线路12相连,用于为接收机14提供信号。为调整驱动器10和接收机14之间的互连功率电平,在电压源16和驱动器10之间插入电压调节器110。电压调节器110根据从控制电路160接收到的控制信号,通过端口111向驱动器10提供经调节的供电电压vddeR。可选地,控制电路160通过接收机控制端口144与接收机14的接收机控制电路142相连。正如以下将予以说明的那样,这使得能够比如对接收机端15加以控制,并提供接收机反馈。
图4b示出了用于同图4a所示的用于系统100一起使用的电压调节器110的示例实施例。电阻器梯形网络(或电阻器分压器)118通过参考电源端口114同参考电源116相连,并在对端与地电势相连,所述电阻器梯形网络(或电阻器分压器)118向模拟多路复用器120提供多个参考电压步长。例如,参考电源116是设备的核心电压或带隙参考。模拟多路复用器120根据在控制端口112处从控制电路160接收到的译码器控制信号选择参考电压,并将其提供给诸如高增益运算放大器(op-amp)之类的放大器122的直接输入端口130。放大器122的输出端口123与插入在电压源16和节点126之间NMOS跟随器124的栅极相连,所述节点126与经调节的供电电压端口111相连。插入在节点126和反向输入端口132之间的反馈环128确保调节后的输出电压与选定的参考电压基本上相同。接地大阻抗R1用于提供维持反馈环128所需的小电流。可选地,借助电容器C1对调节后的输出电压进行去耦。当然,易于根据应用改变参考电压步长的数量。
或者,可以在系统100中实现其它类型的电压调节设备。例如,高速“开关器(switcher)”允许将总功耗减少到接近于驱动器10中消耗的功率。
电压调节器110(或开关器)的附加不影响驱动器或接收机的设计。优选地,将电压调节器110(或开关器)实现在驱动器10所在的同一芯片150上。或者,可以将电压调节器110(或开关器)作为外部组件使用。
可选地,接收机14包括:用于开关的开关140A和140B、用于高速工作的电阻器15IN,以及用于在低速工作期间实现反射波传输的OUT。在许多情况下,可以在低速模式下使用高速链路。使用反射波传输(即,未端接的接收机),仅消耗动态功率,而静态功耗减小到零。在该模式下,传输100mV的差分信号仅需要100mV的供电电压,这进一步减少了动态功耗。
了解了高速差分串行链路的系统需求和互连功率电平要求,就可以设计用于控制互连功率电平的系统100,后者控制互连功率电平的方式为,执行存储在存储介质中的、基于以上说明的命令和通常可以得到的各种组件的设计参数。
表1示出了同不带电压调节的情况相比,功耗随调节电压减小而减小情况。
VR | 阻抗 | vdde | vddeR | Vout | 静态电流 | 静态vddeR功率 | 静态vdde功率 |
否 | 100 | 0.8v | 不可用 | 0.4v | 4mA | 不可用 | 3.2mW |
是 | 100 | 1.2v | 0.4v | 0.2v | 2mA | 0.8mW | 2.4mW |
是 | 100 | 1.2v | 0.2v | 0.1v | 1mA | 0.2mW | 1.2mW |
是 | 100 | 0.8v | 0.4v | 0.2v | 2mA | 0.8mW | 1.6mW |
是 | 100 | 0.8v | 0.2v | 0.1v | 1mA | 0.2mW | 0.8mW |
不可用 | 不可用 | 0.8v | 0.8/0.4 | 0.8/0.4 | 0mA | 0mW | 0mW |
表1
值得注意的是,功耗P(vddeR)表示驱动器10中的功耗,而功耗P(vdde)表示使用线性电压调节器的总功耗。表1的最后一行表示使用未端接接收机的低速操作,静态功率消耗减少到零的情况。
系统100允许在具有不同互连功率要求和信噪S/N比的不同应用中使用单个差分线路驱动器10和接收机14,这是通过比如,支持为有噪或高速环境提供较高的互连功率电平,为无噪或低速环境提供较低的互连功率电平予以实现的。在诸如蜂窝电话之类的便携式设备中,RF辐射干扰设备与设备之间的通信。S/N比在低摆幅高速串行链路中更为突出。已针对多种应用对S/N比进行了测量、建模和仿真,因此,S/N比得到了较好地理解。这使得可以预置给定差分串行链路的互连功率电平以克服S/N比或干扰。或者,确定差分链路的误比特率(BER),同时在高和低噪声活动期间,调节互连功率电平,以便根据噪声电平,将互连功率电平预置为一个电平或多个电平。在诸如PDAs之类的其它应用中,不存在RF干扰。然而,存在引起噪声或干扰的大量其它根源。无论如何,由于使用具有可调互连功率电平的高速差分串行链路显著地降低了功耗,从而导致电池寿命的延长和/或小体积电池的应用,并允许将同一链路用于具有不同互连功率电平要求的不同传输,因而使用具有可调互连功率电平的高速差分串行链路是非常有益的。此外,由于系统100能够在较宽的频率范围上操作大范围的互连功率电平(或差分电压),因而支持在多种应用中使用相同的系统,大大简化了设计过程。另外,新的超级芯片的设计者能够为每个数字核选择优选电压,并使用系统100的电压调节器110(或开关器)将数字核调节至选定的核电压。
参考图5a,示出了根据本发明用于控制互连功率电平的方法的第一实施例200。在第一步骤中(方框210),电压调节器110在控制端口112接收来自控制电路160的、指示为了实现之后预选类型的数据传输而提供给驱动器10的预定调节电压的控制信号。电压调节器根据接收到的控制信号选择相应的参考电压,并将其提供给驱动器10(方框220)。然后,使用驱动器10,根据预选的数据传输类型,将数据信号传输给接收机(方框230)。控制电路160根据预选类型的数据传输的所需互连功率电平确定调节的电压。例如,控制电路160可以选择与数据传输类型相对应的预置调节电压。在将数据信号提供给驱动器10以向接收机14传输数据信号之前,将控制信号供至电压调节器110。可选地,如虚线所示,控制电路160提供指示以高速或低速将数据传输至接收机14的控制信号(方框240)。根据控制信号的接收,在高速传输类型的情况下,开关140A和140B切换至IN;或者在低速传输类型的情况下,开关140A和140B切换至OUT(方框250)。
参考图5b,示出了根据本发明用于控制互连功率电平的方法的第二实施例300。参考方框310,电压调节器110同样在控制端口112接收来自控制电路160的、指示为了实现之后预选类型的数据传输而提供给驱动器10的预定调节电压的控制信号。电压调节器根据接收到的控制信号选择相应的参考电压,并将其供至驱动器10(方框320)。然后,使用驱动器10,根据预选数据传输的类型,将数据信号传输给接收机(方框330)。在数据信号传输期间,根据接收机提供的反馈信号,调整经调节的供电电压(方框340)。反馈信号指示被传输数据信号的质量。例如,如果反馈控制信号指示“有噪”信号,控制电路160就确定增加的调节电压,并将相应的控制信号供至电压调节器110。例如,重复该过程直至反馈控制信号指示令人满意的信号质量为止。这可以通过,比如,确定S/N比或BER予以实现。可选地,控制电路160确定降低的调节电压,并且将相应的控制信号供至电压调节器110,直至反馈控制信号指示“有噪”信号为止。该过程是比如,以预置间隔执行的,并且由于降低了长时间数据传输过程中的功耗因而具有优势。毫无疑问,调节电压被调整为,使互连功率电平足够高以避免在传输期间发生数据差错。
参考图5c,示出了根据本发明用于控制互连功率电平的方法的第三实施例400。参考方框410,电压调节器110在控制端口112接收来自控制电路160的、指示为了实现之后预选类型的数据传输而提供给驱动器10的预定调节电压的控制信号。电压调节器根据接收到的控制信号选择相应的参考电压,并将其供至驱动器10(方框420)。然后,使用驱动器10,根据预选的数据传输类型,将适当的测试信号传输至接收机(方框430)。在测试信号传输期间,根据接收机提供的反馈信号调整经调节的供电电压(方框440)。反馈信号指示传输测试信号的质量。一旦完成调整,接着使用采用经调整的调节供电电压的驱动器,将数据信号传输至接收机14(方框450)。可选地,将指示经调整的调节电压的数据存储在存储器中,用作预选的数据传输类型的预置调节电压。
已使用优选实施例说明了用于控制互连功率电平的系统100的实现,然而显而易见,用于控制互连功率电平的系统100的实现并非局限于此。存在根据使用上述方法、改进方案或其组合中的一种确定得到的控制信号,实现电压调节以满足多种应用的不同需求的各种可能。
在不背离所附权利要求限定的精神和范围的前提下,对于本领域技术人员而言,本发明的多种其它实施例是显而易见的。
Claims (18)
1.一种用于调整互连功率电平的方法,包括:
提供与高速差分串行链路的驱动器的供电电压端口通信的电压调节设备,所述电压调节设备用于向驱动器提供经调节的供电电压;
在电压调节设备的控制端口接收控制信号,所述控制信号指示为了实现预选类型的、经高速差分串行链路到接收机的数据传输而提供给驱动器的预定调节电压,所述预选类型的数据传输具有相应的互连功率电平;
使用电压调节设备向驱动器提供经调节的供电电压;以及
根据到接收器的预选类型的数据传输,使用驱动器传输数据信号。
2.根据权利要求1所述的用于调整互连功率电平的方法,所述方法包括:
在电压调节设备的控制端口接收控制信号,所述控制信号指示为了实现预选的第二类型的、经高速差分串行链路到接收机的数据传输而提供给驱动器的预定的第二调节电压,所述预选的第二类型的数据传输具有相应的互连功率电平;
使用电压调节设备向驱动器提供第二个经调节的供电电压;以及
根据到接收器的预选的第二类型的数据传输,使用驱动器传输第二数据信号。
3.根据权利要求1和2中任意一项所述的用于调整互连功率电平的方法,包括:
向接收器提供开关控制信号,所述开关控制信号指示低速数据传输;以及
将接收机切换成反射波传输模式。
4.根据权利要求1至3中任意一项所述的用于调整互连功率电平的方法,其中经调节的供电电压使得以基本上最小的用于实现预选类型数据传输的互连功率电平达到足够的信噪比。
5.根据权利要求1至4中任意一项所述的用于调整互连功率电平的方法,包括:
根据接收机提供的反馈控制信号,在数据信号传输期间调整经调节的供电电压,所述反馈控制信号指示被传输数据信号的质量。
6.根据权利要求5所述的用于调整互连功率电平的方法,其中所述数据信号是测试信号。
7.一种用于调整互连功率电平的系统,包括:
驱动器,具有用于接收数字数据信号的数字输入端口,和用于同高速差分串行链路的差分传输线路相连接的差分输出端口,所述驱动器用于将数字数据信号转换成差分信号,以通过差分传输线路传输至接收机;
电压调节设备,连接至驱动器的供压端口,所述电压调节设备具有用于接收控制信号的控制端口,所述电压调节设备用于根据控制信号,将经调节的供电电压供至驱动器;以及
控制电路,与电压调节设备的控制端口通信,所述控制电路用于根据具有相应互连功率电平的预选类型的数据传输,产生控制信号,所述控制信号指示调节供电电压,所述调节供电电压使差分信号具有相应的互连功率电平。
8.根据权利要求7所述的用于调整互连功率电平的系统,其中,所述控制电路包括用于连接接收机的控制通信链路,所述控制通信链路用于向接收机提供开关控制信号,所述开关控制信号指示反射波传输模式。
9.根据权利要求7所述的用于调整互连功率电平的系统,其中,所述控制电路包括用于连接接收机的控制通信链路,所述控制通信链路接收来自接收机的反馈控制信号。
10.根据权利要求7至9中任意一项所述的用于调整互连功率电平的系统,其中,所述驱动器是电压式驱动器。
11.根据权利要求10所述的用于调整互连功率电平的系统,其中,所述驱动器是SLVS驱动器。
12.根据权利要求7至11中任意一项所述的用于调整互连功率电平的系统,其中所述电压调节设备是线性电压调节器。
13.根据权利要求12所述的用于调整互连功率电平的系统,其中所述线性电压调节器是NMOS跟随器电压调节器。
14.根据权利要求7至11中任意一项所述的用于调整互连功率电平的系统,其中所述电压调节设备是开关器。
15.根据权利要求7至14中任意一项所述的用于调整互连功率电平的系统,其中,所述驱动器和电压调节设备集成在同一芯片上。
16.根据权利要求7至15中任意一项所述的用于调整互连功率电平的系统,所述系统包括与控制电路通信的反馈端口,用于接收反馈信号,所述反馈信号用作调整经调节的供电电压的依据。
17.一种用于调整互连功率电平的系统,所述系统包括:
驱动器,具有用于接收数字数据信号的数字输入端口,和同高速差分串行链路的差分传输线路相连接的差分输出端口,所述驱动器用于将数字数据信号转换成差分信号,以通过差分传输线路传输至接收机;以及
电压调节设备,连接至驱动器的供压端口,所述电压调节设备用于将经调节的供电电压供至驱动器,使差分信号具有预定的互连功率电平。
18.一种其中存储着数据的存储介质,所述数据用于当执行时,实现用于调整互连功率电平的系统的集成电路设计,所述系统包括:
驱动器,具有用于接收数字数据信号的数字输入端口,和用于同高速差分串行链路的差分传输线路相连接的差分输出端口,所述驱动器用于将数字数据信号转换成差分信号,以通过差分传输线路传输至接收机;
电压调节设备,连接至驱动器的供压端口,所述电压调节设备具有用于接收控制信号的控制端口,所述电压调节设备用于根据控制信号,将经调节的供电电压供至驱动器;以及
控制电路,与电压调节设备的控制端口通信,所述控制电路用于根据具有相应的互连功率电平的预选类型的数据传输,产生控制信号,所述控制信号指示调节供电电压,所述调节供电电压使差分信号具有相应的互连功率电平。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78112406P | 2006-03-09 | 2006-03-09 | |
US60/781,124 | 2006-03-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101401377A true CN101401377A (zh) | 2009-04-01 |
Family
ID=38162174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007800084240A Pending CN101401377A (zh) | 2006-03-09 | 2007-03-09 | 用于调整低功耗高速差分接口中互连电压电平的方法和系统 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8537905B2 (zh) |
EP (1) | EP1997288A1 (zh) |
JP (1) | JP2009529282A (zh) |
CN (1) | CN101401377A (zh) |
WO (1) | WO2007102135A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102469052A (zh) * | 2010-11-16 | 2012-05-23 | Nxp股份有限公司 | 开关电流线路驱动器中的功率减小 |
CN108139991A (zh) * | 2015-09-24 | 2018-06-08 | 高通股份有限公司 | 具有可调电压和端接的存储器接口以及使用方法 |
CN111279659A (zh) * | 2017-11-02 | 2020-06-12 | 索尼半导体解决方案公司 | 电子电路和电子设备 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7769942B2 (en) * | 2006-07-27 | 2010-08-03 | Rambus, Inc. | Cross-threaded memory system |
KR20100062216A (ko) * | 2008-12-01 | 2010-06-10 | 삼성전자주식회사 | 송수신 시스템 및 신호 송수신 방법 |
KR101000289B1 (ko) * | 2008-12-29 | 2010-12-13 | 주식회사 실리콘웍스 | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 |
US8719475B2 (en) * | 2010-07-13 | 2014-05-06 | Broadcom Corporation | Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications |
JP5581913B2 (ja) * | 2010-09-06 | 2014-09-03 | ソニー株式会社 | ドライバアンプ回路および通信システム |
US8971833B2 (en) * | 2010-09-28 | 2015-03-03 | Apple Inc. | Electronic device with dynamic drive strength adjustment to mitigate impact of system noise on wireless performance |
TWI597610B (zh) | 2014-05-07 | 2017-09-01 | 円星科技股份有限公司 | 基於接收單元之等化器的資訊而收發訊號的方法以及訓練等化器的方法 |
US10516389B2 (en) | 2017-11-03 | 2019-12-24 | Samsung Electronics Co., Ltd. | Interface circuit and interface device |
US10725122B2 (en) * | 2018-07-20 | 2020-07-28 | Allegro Microsystems, Llc | Ratiometric sensor output topology and methods |
CN111865295A (zh) * | 2019-04-24 | 2020-10-30 | 烽火通信科技股份有限公司 | 一种低压差分信号发送器 |
KR102404059B1 (ko) | 2020-01-03 | 2022-05-31 | 삼성전자주식회사 | 인터페이스 회로 및 인터페이스 장치 |
US11942831B2 (en) | 2020-01-15 | 2024-03-26 | Allegro Microsystems, Llc | Three-phase BLDC motor driver/controller having diagnostic signal processing |
US11029370B1 (en) | 2020-05-22 | 2021-06-08 | Allegro Microsystems, Llc | Sensor output control methods and apparatus |
US11885645B2 (en) | 2021-06-17 | 2024-01-30 | Allegro Microsystems, Llc | Supply voltage configurable sensor |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6970434B1 (en) * | 1995-06-07 | 2005-11-29 | Broadcom Corporation | Hierarchical communication system providing intelligent data, program and processing migration |
US5959492A (en) * | 1997-10-31 | 1999-09-28 | Vlsi Technology, Inc. | High speed differential driver circuitry and methods for implementing the same |
US6025742A (en) * | 1997-12-31 | 2000-02-15 | International Business Machines Corporation | Low voltage differential swing driver circuit |
KR100272671B1 (ko) * | 1998-03-09 | 2000-11-15 | 윤종용 | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 |
US5999044A (en) | 1998-04-13 | 1999-12-07 | Credence Systems Corporation | Differential driver having multiple output voltage ranges |
US6094735A (en) * | 1998-08-03 | 2000-07-25 | Lucent Technologies Inc. | Speed-signaling testing for integrated circuits |
US6611552B2 (en) * | 1999-01-28 | 2003-08-26 | Intel Corporation | Universal serial bus transceiver and associated methods |
US6956920B1 (en) * | 1999-03-22 | 2005-10-18 | Altera Corporation | Apparatus and method for low power routing of signals in a Low Voltage Differential Signaling system |
US6566933B1 (en) | 1999-07-23 | 2003-05-20 | Pmc-Sierra, Inc. | Switched capacitor transmitter pre-driver |
US6775328B1 (en) * | 1999-08-11 | 2004-08-10 | Rambus Inc. | High-speed communication system with a feedback synchronization loop |
US6744280B2 (en) | 2002-05-09 | 2004-06-01 | Texas Instruments Incorporated | Voltage output differential (VOD) correction circuit for differential drivers |
US6639434B1 (en) | 2002-10-07 | 2003-10-28 | Lattice Semiconductor Corporation | Low voltage differential signaling systems and methods |
US7009827B1 (en) * | 2002-10-15 | 2006-03-07 | Silicon Image, Inc. | Voltage swing detection circuit for hot plug event or device detection via a differential link |
TW584986B (en) * | 2003-01-20 | 2004-04-21 | Realtek Semiconductor Corp | LVDS driving device operated by low power |
US6842037B1 (en) * | 2003-09-04 | 2005-01-11 | Lattice Semiconductor Corporation | Shared transmission line communication system and method |
JP3807407B2 (ja) * | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 |
US6943588B1 (en) * | 2003-09-24 | 2005-09-13 | Altera Corporation | Dynamically-adjustable differential output drivers |
US7230449B2 (en) * | 2005-02-11 | 2007-06-12 | International Business Machines Corporation | Data receiver with a programmable reference voltage to optimize timing jitter |
US7176724B1 (en) * | 2005-02-24 | 2007-02-13 | Northrop Grumman Corporation | High speed chip-to-chip communication links |
KR100672999B1 (ko) * | 2005-03-22 | 2007-01-24 | 삼성전자주식회사 | 데이터 송신회로 및 그것의 출력 전압 조정 방법 |
US7501859B1 (en) * | 2007-10-18 | 2009-03-10 | National Semiconductor Corporation | Differential signaling system with signal transmission interruption following error detection |
-
2007
- 2007-03-09 US US12/282,203 patent/US8537905B2/en active Active
- 2007-03-09 WO PCT/IB2007/050782 patent/WO2007102135A1/en active Application Filing
- 2007-03-09 CN CNA2007800084240A patent/CN101401377A/zh active Pending
- 2007-03-09 EP EP20070713225 patent/EP1997288A1/en not_active Withdrawn
- 2007-03-09 JP JP2008557887A patent/JP2009529282A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102469052A (zh) * | 2010-11-16 | 2012-05-23 | Nxp股份有限公司 | 开关电流线路驱动器中的功率减小 |
CN108139991A (zh) * | 2015-09-24 | 2018-06-08 | 高通股份有限公司 | 具有可调电压和端接的存储器接口以及使用方法 |
CN108139991B (zh) * | 2015-09-24 | 2021-12-24 | 高通股份有限公司 | 具有可调电压和端接的存储器接口以及使用方法 |
CN111279659A (zh) * | 2017-11-02 | 2020-06-12 | 索尼半导体解决方案公司 | 电子电路和电子设备 |
CN111279659B (zh) * | 2017-11-02 | 2023-07-14 | 索尼半导体解决方案公司 | 电子电路和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2009529282A (ja) | 2009-08-13 |
EP1997288A1 (en) | 2008-12-03 |
US20090075607A1 (en) | 2009-03-19 |
US8537905B2 (en) | 2013-09-17 |
WO2007102135A1 (en) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101401377A (zh) | 用于调整低功耗高速差分接口中互连电压电平的方法和系统 | |
CN202634471U (zh) | 电压模式发射器均衡器 | |
CN101849401B (zh) | 用于为通信接口的电路供电的系统和方法 | |
US6980020B2 (en) | Calibration methods and circuits for optimized on-die termination | |
US20100066450A1 (en) | High-Speed Low-Power Differential Receiver | |
US8487650B2 (en) | Methods and circuits for calibrating multi-modal termination schemes | |
CN108462476B (zh) | 一种功率放大器及其功率控制方法 | |
CN209676271U (zh) | 连续时间线性均衡器电路和通信系统 | |
US9035677B2 (en) | High-speed low power stacked transceiver | |
US7317412B2 (en) | Techniques for biasing a radio frequency digital to analog converter | |
WO2005109626A1 (en) | Dynamic gain compensation and calibration | |
CN104156022A (zh) | 雪崩光电二极管偏置电压产生电路、方法及光模块 | |
CN102437736A (zh) | 线性电源芯片电压输出调节方法、芯片及系统 | |
US11206012B2 (en) | Calibrating resistance for data drivers | |
US7403041B2 (en) | Techniques for enabling a 10BT active output impedance line driver using a low power supply | |
CN106200731A (zh) | 多路电源校准系统及其工作方法 | |
CN106921293A (zh) | 基于数字控制的可实时线性调节输出的dc‑dc变换电路 | |
US9537676B2 (en) | Signaling method using constant reference voltage and devices thereof | |
CN112148054A (zh) | 应用于极低电压输入多电压输出ldo的反馈网络电路 | |
CN109785875A (zh) | 一种带温度补偿的快闪存储器读取电路 | |
CN101876834B (zh) | 跟踪电源装置和控制方法 | |
US5764094A (en) | Level shift circuit for analog signal and signal waveform generator including the same | |
KR102151684B1 (ko) | Avs 마스터 슬레이브 | |
US10454463B1 (en) | Adaptable quantizers having dedicated supply voltage for tail device drivers | |
CN216560887U (zh) | 一种电压连续调整的电路及测试设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090401 |