CN102469052A

CN102469052A - 开关电流线路驱动器中的功率减小

Info

Publication number: CN102469052A
Application number: CN2011103612186A
Authority: CN
Inventors: 赫里特·登贝斯特
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2010-11-16
Filing date: 2011-11-15
Publication date: 2012-05-23
Also published as: EP2453618A2; US20120119794A1; EP2453618B1; EP2453618A3; US8497713B2

Abstract

公开了一种开关电流线路驱动器中的功率减小。差分开关电流线路驱动器通过去除对所需差分输出信号没有贡献的输出电流来实现了减小功耗的方法。例如，在训练阶段期间使用该输出电流，以及可以在训练阶段完成之后发生电流去除。

Description

开关电流线路驱动器中的功率减小

技术领域

本发明涉及例如用于驱动串行信号下行传输线的线路驱动器，以使能电子设备不同部分之间的通信。

背景技术

用于高速串行接口的线路驱动器需要驱动特征线路阻抗，从而倾向于在系统中消耗大量的功率。

尽管有时在研究电压开关，但是通常使用差分对平衡电流驱动级，以满足速度、阻抗连续性和/或AC共模信号的需求。具体地，结合驱动器信号预加重的需求来看，差分对电流驱动技术比电压开关技术相比更实用，因为对于电流驱动方案来讲，可以非常容易地将电流相加和相减以实现预加重。预加重是有限脉冲响应滤波技术，以提供发送端均衡。发送端均衡被用于补偿频率依赖的传输损耗，导致接收端的码间干扰的显著减少。滤波器可以具有若干抽头。预加重的一种简单情形是2抽头滤波器以增强信号转换，这将导致与信号的低频分量相比增加的高频信号分量。

典型地，当限制驱动器的最大输出摆动时，可以衰减低频成分来替代增强高频成分。因此，有时将这种情况表示为去加重，但是本质上具有相同的功能。

图1中示出了不同的驱动器概念。典型地，在驱动器和负载之间典型地存在具有特定特征阻抗的传输线路。

电路10示出了开关电压驱动器，其中，开关装置使电压源与负载电阻器耦合，其中，极性取决于开关配置。通过串行数据流控制开关，使得二进制比特流控制施加到负载2Ro上的电压极性。电压驱动器包括共模电压源Vcom和两个差分电压源Vdif/2，使得负载上的输出电压(忽略开关损耗)是Vdif，其以Vcom为中心。电路10是DC耦合的实现方法，而电路10’是在负载的每端具有大外部电容器Cac的AC耦合的实现方法。

电路12示出了互补式开关电流驱动器。该装置中的开关装置控制(再次由输入串行数据流来控制)驱动来自一对电流源的电流通过负载的方向。电压源将负载偏置到共模电压，并且在共模电压的每端存在两个平衡电流源。共模电压连接至与输出负载并联的电路支路的中点，以提供期望的驱动器输出阻抗，并且限定了输出信号的共模电平。对于双终端传输线路，试图将发射机输出阻抗与接收机负载阻抗相匹配。共模电压被镜像到输出负载的中点(使相等的电流通过两条支路)。因此，可以在不用影响共模电压的情况下适配被驱动流过负载的电流，原因在于在共模电压每端平衡了电流源。

这种互补式驱动器的源电流与汇电流是相等的，并且被驱动流向差分输出的相反引脚，因此只有差分电流流过终端。

图12是DC耦合的实现方法，以及图12’是在负载的每端具有电容器Cac的AC耦合的实现方法。

电路14示出了汇开关电流驱动器。开关装置控制(再次由输入串行数据流控制)电流流过输出负载的方向，并且确定通过终端电压源Vterm与电流源之间的终端的电流。电流源从电压源汇入电流通过终端。电路14是DC耦合的实现方法，并且电路14’是在负载的每端具有电容器Cac的AC耦合的实现方法。

电路16示出了源开关电流驱动器。开关装置控制(再次由输入串行数据流控制)电流流过输出负载的方向，并且确定通过电流源与终端电压源Vterm之间的终端的电流。电流源向电压源发出通过终端的电流。电路16是DC耦合的实现方法，并且电路16’在负载的每端具有电容器Cac的AC耦合的实现方法。

本发明涉及电流驱动技术。

电流驱动技术的缺陷在于增加功耗。

此外，随着电源电压的降低，互补式电流驱动变得不可能了，使得必须使用图1中的汇电流装置或源电流装置。这意味着从一端驱动电流(电流不是双向的)，而终端电压接近于或等于相反供应轨道的电压。这虽然提供了最大的电压变化范围，但是也增加了功耗。此外，这会因为共模电流将流过终端而使得共模电平取决于驱动电流，从而引起相对于终端电压Vterm的电平移动，其中终端电压取决于驱动强度。

对于若干串行接口标准来说，线路驱动器必须支持多个驱动电平和/或多个预加重电平，其中在训练阶段期间确定最佳设置。该训练阶段被用于确定传输线路的性能，因为这进而指示预加重所需的电平，以补偿高频传输损耗。

当传输线路与大外部电容器AC耦合时，不期望的是在改变驱动电平和/或预加重电平时，共模电平跳变。例如DisplayPort之类的一些标准就非常清楚地排除了这种情况。这意味着在没有进一步测量的情况下，线路驱动器的功耗总是与所支持的最大驱动电平的功耗一样高，而这是不希望的。

发明内容

根据本发明，提供了一种通过去除对所需差分输出信号没有贡献的输出电流来减小差分开关电流线路驱动器功耗的方法。

本发明基于以下认识：可以(利用减小共模电压的效果来)减小开关电流线路驱动器的电流输出，使得对于所需的差分电流操作仅要求驱动电流。

优选地，在确定所需差分电流的训练阶段之后进行这种减小。因此，优选地，该方法包括：

执行训练过程，以确定针对所需的差分驱动所需输出电流，并且在训练过程期间保持恒定输出电流；以及

通过减少总电流但保持差分电流相同来去除对所需差分输出电流没有贡献的输出电流。

这样，训练过程保持可靠。在线路驱动器电平训练期间避免了共模变化，并且在训练之后，将这种情况与冗余共模电流的逐渐去除进行组合，而不会干扰差分电平和/或链路的操作。这允许将针对所选择的驱动(和预加重)电平的功耗减小到所需的最小量。

可以使用包括多个单元的差分开关电流驱动器来产生输出电流，其中，每个单元可控为处于至少四个状态中的任一状态，以及所述方法包括控制每个单元处于所述四个状态之一，所述状态包括：a)将单元电流引导至第一输出；

b)将单元电流(Icell)引导至第二输出；

c)将单元电流相等地划分到第一输出和第二输出；

d)禁用单元电流，所以没有电流引导至第一输出和第二输出。

这种分段电流驱动器使得与差分驱动电流的量独立地来控制总输出电流。

应该注意的是替代划分单个单元电流(以上的状态c))，可以将单元配对，使得一个单元可以被看作是具有两个子单元。可以通过使一对中的一个子单元将电流引导至第一输出而一对中的另一个子单元将电流引导至另一输出，来相等地划分一对子单元的两个电流之和。

可以通过使单元输出级的差分输入电压为零来完成针对单个单元(而不是一对子单元)的划分单元电流状态。

在训练过程期间，将单元从将单元电流引导至第一或第二输出的状态切换到划分单元电流的状态。这保持了电流的恒定。

在去除过程期间，将单元从划分单元电流的状态切换到禁用状态。这减少了总电流，但保持了差分电流。

在训练过程中，在将所有的单元或满足最大可能差分电流要求的已知多个单元保持在引导至或者划分状态，从而保持来自单元的总电流恒定。该总电流对于训练过程而言足够大。

这些措施意味着在训练期间，在保持总输出电流的同时适配差分驱动电流的量。这确保了恒定的共模电平。在训练之后，保持差分驱动电流恒定，同时将总输出电流缓慢地减小到差分信号电平所需的最小值。

本发明还提供一种包括多个单元的差分开关电流驱动器，其中每个单元支持至少以下四种状态：

a)将单元电流引导至第一输出；

b)将单元电流(Icell)引导至第二输出；

c)将单元电流相等地划分到第一输出和第二输出；

再次，单元可以包括两个子单元，其中，可以通过使一对中的一个子单元将电流引导至第一输出而一对中的另一个子单元将电流引导至另一个输出来实现状态c)。

这种驱动器设计能够执行上述方法。

总之，每个单元包括差分输出级，该差分输出级被逻辑电路控制以实现单元状态。

可以提供模拟滤波器，用于当禁用单元电流时平滑输出电流。

每个单元可以包括两个比特控制命令来控制单元状态，并且包括数据使能命令和电流使能命令。这意味着可以使用简单的控制字来控制单元状态。

驱动器可以包括产生基准单元电流的基准电流源，以及每个单元包括用于镜像基准单元电流的电流镜像电路。这确保了来自单元的一致的单元电流。

附图说明

现在将参考附图描述本发明的示例，其中：

图1概念性地示出了各种线路驱动器类型：电压开关和电流开关、dc耦合和ac耦合；

图2示出了本发明的分段开关电流线路驱动器技术；

图3示出了用于图2电路的驱动器单元电路技术的示例；

图4示出了针对具有常数共模的差分电平训练以及针对在非最大差分驱动电平的情况下训练之后的节约功率步骤的共模电平和差分电平的行为示例；

图5示出了本发明的功耗减小过程。

具体实施方式

本发明提供一种通过去除对所需差分输出信号没有贡献的输出电流来减小差分开关电流线路驱动器功率消耗的方法。本发明还提供线路驱动器本身。例如可以在训练阶段期间保持该输出电流恒定，并且可以在完成训练阶段之后进行电流去除。

在根据本发明的线路驱动器中，可以与差分驱动电流的量独立地控制总输出电流。

优选地，在训练期间，适配差分驱动电流的量，同时保持总输出电流恒定。这确保了恒定的共模电平。在训练之后，保持差分驱动电流恒定，同时将总输出电流缓慢地减小到差分信号电平所需的最小值。

在图2中示出了本发明的分段式电流线路驱动器。分段式电流线路驱动器包括N个电流驱动单元20，每个电流驱动单元20接收差分数据输入对dp_in和dn_in形式的数据输入信号，但是由每个单元中的数据使能(DE)比特和驱动器单元电流使能(IE)比特来附加地控制电流驱动单元20。

数目N限定了步长大小或分辨率。此外，在预加重的情况下，期望的是实现抽头系数之间的特定比率。可以基于期望的驱动强度分辨率、预加重设置、精度和最小步长大小来确定所需的单元数目。在一个示例中，24个单元使得能够对于驱动强度和加重来实现3.5/6/9.5dB的设置。

通常，可以存在16个或更多的单元，例如，24、32、64、128或256个单元。甚至可以存在更多的单元。单元的数目越大，所需的电路越多，但是独立地控制差分电流和总电流越强。

所有单元与公共输出dn_out和dp_out相连，公共输出dn_out和dp_out与输出负载的相反侧相连。图2示出了汇装置，其中终端电压Vterm通过电阻器24给电流单元供电。再次，电阻器具有输出电阻一半的阻抗。

“IE”比特[1]使能每个单元的单元电流“Icell”或“IE”比特[0]禁用每个单元的单元电流“Icell”或“IE”。“DE”比特[1]确定单元驱动由数据输入的极性确定的差分输出电流(即，单元从两个输出之一汇入所有电流)或者“DE”比特[0]确定将电流50/50划分(均衡驱动)到两个输出引脚上。

因此，电流单元一起控制如何从两个输出dn_out和dp_out汇入多少电流。电流差是驱动通过负载的电流，但是电流差是确定共模电压的总电流。

例如，可以假设电流In是从输出节点dn_out汇入的，电流Ip是从输出节点dp_out汇入的，并且驱动器终端电阻器值是Ro，差分输出负载是2Ro(没有绘出)。差分电流是In-Ip。共模电压在输出端子dn_out和dp_out之间的中点：

Vdif＝(In-Ip)*Ro/2

Vcom＝Vterm-(In+Ip)*Ro/2

V_{dn_out}＝Vcom-Vdif/2

V_{dp_out}＝Vcom+Vdif/2

本发明提供独立可控的电流源段，使得可以将差分电压和总电流作为单独的参数来控制。

将在输出节点dn_out和dp_out的单元电流输出相加。

图3示出了可能的驱动器单元技术的示例。

驱动器具有提供单元电流Icell的基准电流源30。每个单元具有用于复制基准电流Icell的电流镜像晶体管32。

输出dp_out和dn_out通过相应的输出晶体管34和36与电流镜像晶体管32相连。电路的剩余部分简单地控制这两个输出晶体管的导通/截止状态。

在所示出的示例中，晶体管34、36是n型的，因此通过高栅极电压导通。

控制电路接收独立的数据使能(DE)信号、电流使能(IE)信号和要被发送的数据dp_in和dn_in作为输入。

向NOR门38提供数据使能(DE)信号和电流使能(IE)信号，使得只有数据使能(DE)信号和电流使能(IE)信号均为低时才提供输出1。NOR输出控制p型输入晶体管40。只有当数据使能(DE)信号和电流使能(IE)信号均为低时，才截止该p型输入晶体管40。这对截止晶体管34、36有影响(因为高压轨道不再馈送控制电路)，并且有效地关闭了单元。

向两个AND门的逻辑电路提供输入dp_in和dn_in，其中每个输入与相应AND门中的数据使能DE信号组合。这些驱动控制晶体管42、44可以独立地下拉(并且从而截止)输出晶体管34、36。如果数据使能信号是低，那么两个控制晶体管都截止，并且独立控制是不可能的。代替地，如果输入晶体管40是导通的，那么将两个控制晶体管都导通；或者如果输入晶体管是截至的，那么将两个控制晶体管都截止。

当数据使能信号是1时，输入独立地控制控制晶体管，使得通过晶体管40抽取的电流来拉高(即，导通)输出晶体管之一。

预驱动器偏置电流源46被用于拉电流通过控制电路。当控制晶体管42、44被导通时，预驱动器偏置电流源通过控制晶体管42、44抽取电流。

存在四种相关的信号组合：

1.[DE＝1，IE＝1，dp_in，dn_in＝0，1]

从“dp_out”拉电流‘Icell’，几乎没有来自“dn_out”的电流(因为晶体管36截止)

2.[DE＝1，IE＝1，dp_in，dn_in＝0，1]

从“dn_out”拉电流‘Icell’，几乎没有来自“dp_out”的电流(因为晶体管34截止)

3.[DE＝0，IE＝1，dp_in，dn_in＝不在乎其值]

预驱动器偏置46被夹断，输出晶体管对34、36的输入变为相等，所以从“dn_out”和“dp_out”抽取电流“Icell/2”。这将被表示为均衡驱动。

4.[DE＝0，IE＝0，dp_in，dn_in＝不在乎其值

预驱动器46和输出偏置电流32被夹断，没有从“dn_out”和“dp_out”抽取的电流。

这些不同的信号组合使得能够单独地控制差分电流和总电流。

图3的电路仅是可能电路实现的一个示例。重要的电路功能是可以控制单元：

1.不向任何输出端输出电流

2.向两个输出端输出相等的电流

3.向输出端输出差分电流(即，只从差分输出之一抽取(或向其供应)电流)。

替换(通过如以上示例一样使输出级的输入相等来平衡一个差分对内的电流)驱动器单元，差分对的输出级还可以被划分为分别具有一半电流的两个子对，在数据驱动状态将两个子对差分地相加，而对于DE＝0则将其差分地相减(＝电流均衡)：如果DE＝0并且IE＝1，那么一个子对从“dp_out”拉电流Icell/2，而另一个子对从“dn_out”拉电流Icell/2。可以通过针对两个子对之一交换输入或输出来实现差分相加或差分相减。

通过DE和IE控制，可以独立地控制差分驱动电平和共模电流。可以在训练模式期间建立期望的控制设置。

在训练期间，所有IE比特被设置为1，或者至少与可能发生的最大可能驱动强度所需的值一样大。这意味着每个单元将递送电流Icell，并且这设置了共模电压。

在训练期间，为每个单元确定DE比特，以完成期望的差分驱动强度。这可以是单元的子集，使得一些单元保持向输出递送相等的电流，以保持恒定的共模电压。

在训练期间，IE比特不改变，所以共模输出电平也不改变。如果在训练之后，所选择的差分驱动电平不等于最大驱动电平，那么存在DE＝0而IE＝1的单元。这些单元对差分信号电平没有贡献，但是的确引起共模移动并消耗功率。

在图4中示出了一些示例。

如示意图50所示，对于最大驱动强度，当所有单元都对差分驱动有贡献时，不存在要去除的公共电流。然而，对于较低的差分幅度，实质的电流量是共模而没有差分影响的，因此可以被去除。

示意图52、54、56示出了当差分电流较低时共模电压Vcom的递减。

示意图58、60、60、62、64、66示出了当差分电流更低时共模电压Vcom的递减。

共模电压的每次减少均与功耗的减小相对应。

如所示，去除功率将改变共模电平。然而，如果按照微小的步长平滑地去除功率，并且在较长时间将其展开(spread out)，使得链路可以在每个小阶之间稳定(settle)，那么这将对功能性操作没有影响。典型地，如果在链路中应用具备较长稳定时间的AC耦合的电容器，那么这种操作尤其有用。

图5示出了用于去除冗余共模电流的流程图。

步骤70是包括任何所需预加重的训练序列，通过该训练序列获取所需的差分电流。在暂停步骤72中完成这种训练。

在训练电平和预加重之后(如果需要)，按照共模电平渐进变化进行功率减小过程74。该过程搜索DE＝0且IE＝1的驱动器单元。针对这些单元之一，每次都将IE设置为0，从而针对每个输出引脚去除电流Icell/2，并且使得共模电平改变Icell/2*Rout[DC]。

如果单元‘N’的数目足够大，那么Icell电流变小，并且产生的共模步长也较小。继续这个过程，直到对于所有的单元IE＝0且DE＝0为止。此刻，所有剩余的驱动电流被用于驱动差分信号。这是最小功率状态76。

优选地，单元数目足以获得在接口规范的共模容限之内的电平步长。按照这种方式，电流减小过程具有共模电平变化率，该共模电平变化率小于接口共模电平稳定的时间常数。

应该注意的是可以通过滤波器缓慢地切断单元电流来平滑地切断一个单元电流。在图3的单元电路技术示例中，通过使用极弱的晶体管和较大的去耦电容器41缓慢地切断预驱动器级的电源来完成这种切断，这导致慢慢地夹断了电流源。

在分段式线路驱动器技术的所示示例中，所有单元与仅允许驱动电平缩放比例的单个数据输入对相连。

应该注意的是如果独立单元接收不同的输入信号(例如，一些单元可以获得延迟的输入信号，以产生预加重)，那么可以应用相同的功率减小概念。

典型地，尽管在电平训练之后将发生功率减小过程，但是只要可用驱动强度(所有单元的IE＝1)超过或等于差分驱动强度所需的可能最大值，那么功率减小过程就可以在确定差分摆动不再需要所有可用驱动功率时启动。

尽管使用差分对(来自与诸如vdd之类的“高”电压相连的终端电阻器的汇电流)描述了本发明，但是还可以将本发明应用到具备差分对(流入与诸如vss/地之类的“低”电平相连的终端电阻器的源电流)的互补方案中。

本发明不限于MOS技术，而可以被应用到诸如MOS、双极器件或JFET器件之类的能够实现差分对的任何技术中。

不同的其它修改对于本领域技术人员来说是显而易见的。

Claims

1.一种减小差分开关电流线路驱动器的功耗的方法，所述方法通过去除对所需差分输出信号没有贡献的输出电流来减小差分开关电流线路驱动器的功耗。

2.如权利要求1所述的方法，包括：

执行训练过程(70)，以确定针对期望的差分驱动的所需输出电流，并且在训练过程期间保持恒定输出电流；以及

通过减少总电流但保持差分电流相同来去除对所需差分输出电流没有贡献的输出电流(74)。

3.如权利要求1或2所述的方法，包括：使用包括多个单元(20)的差分开关电流驱动器来产生输出电流，其中，每个单元可控为处于至少四个状态中的任一状态，以及所述方法包括控制每个单元处于四个状态之一，所述状态包括：

a)将单元电流(Icell)引导至第一输出(dn_out)；

b)将单元电流(Icell)引导至第二输出(dp_out)；

c)将单元电流(Icell)相等地划分给第一输出和第二输出；

d)禁用单元电流(Icell)，所以没有电流引导至第一输出和第二输出。

4.如权利要求3所述的方法，其中通过使单元的输出级(34，36)的差分输入电压为零来实现划分单元电流状态。

5.如权利要求2或3所述的方法，其中在训练过程(70)期间，将单元从将单元电流引导至第一输出或第二输出的状态切换到划分单元电流的状态。

6.如权利要求2或3所述的方法，其中在去除过程期间，将单元从划分单元电流的状态切换到禁用状态。

7.如权利要求2或3所述的方法，其中在训练过程(70)中，将所有单元或已知的满足最大可能差分电流要求的多个单元保持在引导状态或者划分状态，从而保持来自单元的总电流恒定。

8.一种包括多个单元(20)的差分开关电流驱动器，其中每个单元支持至少以下四种状态：

a)将单元电流(Icell)引导至第一输出(dn_out)；

b)将单元电流(Icell)引导至第二输出(dp_out)；

c)将单元电流(Icell)相等地划分给第一输出和第二输出；

d)禁用单元电流(Icell)；所以没有电流引导至第一输出和第二输出。

9.如权利要求8所述的驱动器，其中每个单元包括差分输出级，该差分输出级被逻辑电路控制以实现单元状态。

10.如权利要求9所述的驱动器，其中每个单元包括具有差分输入的输出级(34，36)，以及通过使得输出级的差分输入电压为零来实现划分单元电流状态。

11.如权利要求9所述的驱动器，其中每个单元包括具有两个子差分对的输出级，每个子差分对具有一半的单元电流，所述两个子差分对被相同的输入信号驱动；将该两个子差分对的输出电流直接地或交叉地相加，以分别获得单元电流引导状态或划分电流状态。

12.如权利要求9所述的驱动器，其中每个单元包括具有两个子差分对的输出级，每个子差分对具有一半的单元电流；所述两个子差分对由相同或相反的差分输入电压驱动，并将所述两个子差分对的输出电流相加，以分别获得单元电流引导状态或划分电流状态。

13.如权利要求8至12中任一项所述的驱动器，包括模拟滤波器，所述模拟滤波器用于当禁用单元电流时平滑输出电流。

14.如权利要求8至13中任一项所述的驱动器，其中每个单元包括两比特控制命令(DE，IE)，该两比特控制命令用于控制单元状态，并且包括数据使能(DE)命令和电流使能(IE)命令。

15.如权利要求8至14中任一项所述的驱动器，其中所述驱动器包括产生基准单元电流的基准电流源(30)，并且每个单元包括用于镜像基准单元电流的电流镜像电路(32)。