CN109891751B - 电流源噪声抵消 - Google Patents

电流源噪声抵消 Download PDF

Info

Publication number
CN109891751B
CN109891751B CN201780065730.1A CN201780065730A CN109891751B CN 109891751 B CN109891751 B CN 109891751B CN 201780065730 A CN201780065730 A CN 201780065730A CN 109891751 B CN109891751 B CN 109891751B
Authority
CN
China
Prior art keywords
coupled
transistor
resistor
impedance
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780065730.1A
Other languages
English (en)
Other versions
CN109891751A (zh
Inventor
约刚内森·文卡塔拉曼
易莎恩·米格拉尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109891751A publication Critical patent/CN109891751A/zh
Application granted granted Critical
Publication of CN109891751B publication Critical patent/CN109891751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

至少一些实施例涉及一种系统(100)，其包括具有第一和第二输出节点(126、128)的差分开关网络(103)、耦合到所述网络(103)的第一和第二晶体管(110、116)，以及耦合到所述第一和第二晶体管(110、116)的第一和第二电阻器(108、114)。所述DAC(100)还包括耦合到所述第一电阻器(108)的电压源(106)和耦合到所述第二电阻器(114)的接地连接(112)。所述DAC(100)进一步包含耦合到所述第一和第二晶体管(110、116)并且耦合到所述第二电阻器(114)的电容器(132)。

Description

电流源噪声抵消
背景技术
各种电气组件，例如电流缓冲器和数/模转换器(DAC)，含有电流源。这些电流源通常含有调节电流流出电流源的晶体管。在许多情况下，这些晶体管不当地将噪声引入电流，例如，由传导低频信号的晶体管引起的闪烁噪声。可以将大阻抗构建到电流源中以抑制噪声；然而，这种阻抗在例如智能手机之类的低功率应用中是不切实际的，因为必须有大电压供应来补偿阻抗的增加。因此，这种电流源噪声仍然存在问题，特别是在低功率应用中。
发明内容
至少一些实施例涉及一种系统，所述系统包括带第一和第二输出节点的差分开关网络、耦合到所述网络的第一和第二晶体管，以及耦合到所述第一和第二晶体管的第一和第二电阻器。DAC还包括耦合到所述第一电阻器的电压源和耦合到所述第二电阻器的接地连接。所述DAC进一步包含耦合到所述第一和第二晶体管且耦合到所述第二电阻器的电容器。
附图说明
为了详细描述各种实例，现将参考附图，在附图中：
图1是根据实施例的示意性数/模转换器电流源(DAC)的电路示意图。
图2是根据实施例的另一示意性DAC的电路示意图。
图3是根据实施例的示意性电流缓冲系统的电路示意图。
图4是根据实施例的另一示意性电流缓冲系统的电路示意图。
图5是根据实施例的又一示意性电流缓冲系统的电路示意图。
具体实施方式
本文公开的至少一些实施例包含互补电流源，其包括晶体管，例如金属氧化物半导体场效应晶体管(MOSFET)，所述晶体管以这样的方式配置，使得流过所述电流源中的每一者的噪声电流大致相等。由于噪声电流大致相等，因此它们相互抵消或至少导致基本上衰减的噪声水平。至少一些此类实施例包含在互补电流源中的每一者中的MOSFET之间的交流电(AC)耦合。其它实施例包含在互补电流源中的每一者中的MOSFET之间的直流电(DC)耦合。下文参考附图更详细地描述MOSFET与AC和DC耦合的精确配置。各种实施例可以实施于电流缓冲器、数/模转换器和其它类型的电流源中，并且其可以应用于各种电子系统中的任何一种。
图1是数/模转换器电流源(DAC)100的电路示意图。DAC 100包括多个电流源102和104，以及位于电流源102与104之间的差分开关网络103。电流源104可以替代地称为电流吸收器。电流源102可以包括到电压供应轨106、电阻器108和晶体管(例如，p型金属氧化物半导体场效应晶体管(MOSFET))110的连接。MOSFET 110的漏极耦合到差分开关网络103中的节点126，所述差分开关网络包含节点126和128、开关118-121，以及电流输出节点122和124。举例来说，开关118-121可以是晶体管开关，但是本公开的范围不限于此。节点128耦合到电流源104，所述电流源可以包括接地连接112、电阻器114、耦合到电阻器114的节点130，以及晶体管(例如，n型MOSFET)116，所述晶体管的源极可以经由节点130耦合到电阻器114，并且所述晶体管的漏极可以耦合到节点128。晶体管116的栅极可以由输入信号117控制，所述输入信号是可以由例如DAC 100外部的组件之类的任何合适组件生成的偏置信号。电流源102和104通过交流电(AC)耦合105耦合到彼此，所述AC耦合可以包含经由节点138耦合到电容器132的电阻器134。节点138可以耦合到电流源102中的MOSFET 110的栅极，并且电容器132可以耦合到电流源104中的节点130。电阻器134接收输入偏置信号PBIAS，如图所示。可以根据需要设置PBIAS的值以实现本文描述的DAC 100行为。
图1所示的电路的操作目的是使用流过晶体管116的AC噪声电流来产生补偿AC噪声电流，所述补偿AC噪声电流在相反方向上流过晶体管110。通过确保大致相等幅值的两个电流在相反方向上流动(例如，在从节点122朝向晶体管116的方向上的电流流动，以及在从节点124到晶体管110的方向上的相反电流流动)，缓解了AC噪声。在操作中，由MOSFET 116产生的AC噪声电流INOUT流过电阻器114。流过电阻器114的INOUT噪声电流在电阻器114两端产生AC电压分量。电阻器114两端的此AC电压分量可表示为：
IN_OUT×R(1)
其中INOUT是流过电阻器114的噪声电流，且R是电阻器114的电阻。在高频信号的情况下，电容器132的阻抗大大减小，因此电容器132有效地短路，使得节点130和138有效地成为关于AC电压的公共节点(例如，相对高频的电压分量)。因此，电阻器114两端的AC电压分量被施加到MOSFET 110的栅极。因此，依据流过电阻器114的噪声电流调节流过MOSFET 110的AC电流。因此，MOSFET 110的源极处的AC电压分量可表示为：
K×INOUT×R (2)
其中K是预定因子，INOUT是流过电阻器114的噪声电流，且R是电阻器114的电阻。因子K至少部分地取决于为DAC 100选择的组件，例如MOSFET 110。但是在至少一些实施例中，因子K的范围为0.8安培/伏特至0.9安培/伏特。开关118-121可经配置以使得来自节点126、128中的一者的电流流到节点122、124中的一者，并且来自节点126、128中的另一者的电流流到节点122、124中的另一者。举例来说，在开关118和120断开并且开关119和121闭合的情况下，表达式(2)中描述的电流可以流过电流输出节点124，并且表达式(1)中描述的电流可以流过电流输出节点122(或电流吸收器104可以称为经由节点128从输出节点122吸收电流)。因为流过这些电流输出节点的电流几乎相同(除了因子K之外)，所以噪声分量彼此抵消或至少基本上彼此衰减。噪声分量抵消或至少彼此衰减，因为噪声分量是通过差分开关网络103在相反方向上流动的AC信号，即AC噪声信号INOUT从节点122流向接地连接112，并且偏移AC噪声信号K×INOUT从节点124流向供电轨106。因此，两个AC噪声电流流过其各别节点并流向其各别轨道。可以使用不同的开关配置来实现类似的噪声衰减，例如，开关118和120闭合而开关119和121断开。
本公开的范围不限于图1中描绘的精确电路示意图。通常，公开的范围涵盖类似于图1中的任何电路，在图1中，两个电流源向差分开关网络提供电流，所述差分开关网络以差分方式输出电流，其中所述两个电流源中的第一电流源含有噪声电流，并且其中AC耦合位于两个电流源之间，以基于流过第一电流源的噪声电流调节流过所述两个电流源中的第二电流源的电流。实现这种功能的任何和所有电路变化都是预期的并且包含在本公开的范围内。
如先前所提及，当高频信号通过电容器132时，电容器132表现为短路。因此，DAC100非常适合于高频应用或至少交流电(AC)应用。当低频信号(例如，直流电(DC)信号)被施加到电容器132时，电容器132充当开路连接。因此，图2中描绘的DAC 200更适合于低频(例如DC)应用。DAC 200在某些方面类似于DAC 100。举例来说，DAC 200包括电流源102和104以及位于电流源102与104之间的差分开关网络103。然而，替代图1的AC耦合105，DAC 200包含DC耦合201。DC耦合201包含经由节点130耦合到电阻器114和晶体管116的电容器204。电容器204还经由节点202耦合到晶体管110。电容器204经配置以经由开关208和210并联连接到另一电容器206。在至少一些实施例中，开关208和210保持相同的状态，使得两个开关同时闭合或同时断开。当开关208、210闭合时，电容器204、206并联耦合，并且当开关208、210断开时，电容器204和206彼此完全断开连接。电容器206分别经由节点212、216耦合到开关208、210。电容器206还分别经由节点212、216耦合到开关214、218。偏置信号PBIAS被提供给开关214，并且电压信号IoR被提供给开关218。与图1中的PBIAS信号一样，图2中的PBIAS与IoR之间的电势根据需要设置以实现本文描述的DAC 200的功能。
在操作中，在开关214、218两端施加DC电压。此电压可表示为：
PBIAS-IOR (3)
其中PBIAS是在开关214处施加的偏置电压，并且IoR是在开关218处施加的电压。在第一操作级，开关214、218闭合并且开关208、210断开，从而使得电容器206使用(3)中表示的电压充电。在第二级中，当电容器206充电时，或者在预定时间量之后，开关214、218断开且开关208、210闭合，从而使电容器204使用通过电容器206在节点202、130处施加的电压充电。由于电容器204、206并联耦合，因此两个电容器中可用的电荷可以在两个电容器之间重新分配，因此电容器204可以不完全充电。因此，第一和第二级可以重复多次，直到电容器204完全充电，或者至少直到电容器204充电到预定程度。
当电容器204被充电时，存储在电容器204中的电荷可以施加在节点130和晶体管110的栅极之间。如前所述，存在于节点130处(并且在电阻器114两端)的电压可能含有噪声电流信息，因为流过电阻器114的噪声电流在电阻器114两端产生电压。节点130处的电压影响施加到晶体管110的栅极的电势。因此，如果通过电阻器114的AC电流分量表示为INOUT，并且电阻器114两端的电压的AC分量表示为INOUT×R(其中R是电阻器114的电阻)，则施加在晶体管110的栅极处的电压的AC分量也可以表示为INOUT×R。选择信号PBIAS和IoR以及电容器204和206的电容，以在晶体管110的栅极处实现电阻器114两端的电压施加。因此，流过电阻器108的电流的AC分量可表示为K×INOUT，即，与流过电阻器114的电流相同，但是乘以预定因子K。在至少一些实施例中，因子K在0.8安培/伏特与0.9安培/伏特之间，但公开的范围不限于此。因此，除了因子K之外，通过输出电流节点122、124以相反方向流动的电流几乎相同，使得由DAC 200中的一个或多个晶体管产生的噪声电流实质或完全衰减。
如上文关于图1所解释，本公开的范围不限于与图2中描绘的DAC 200相同的DAC200。相反，出于基于其它电流源中存在的噪声电流来调节电流源中的一者的电流的目的，任何包含位于两个电流源之间的差分开关网络并且进一步包含两个电流源之间的DC耦合的DAC预期并包含于本公开的范围内。
图3是根据实施例的示意性电流缓冲系统300的电路示意图。系统300包含电流源302和电流源304(去可以替代地称为电流吸收器304)。电流源302可以包含电压供应轨连接306、耦合到轨连接306的电阻器308，以及阻抗(例如，p型MOSFET)310，所述阻抗的源极耦合到电阻器308。电流源304可以包含阻抗(例如，n型MOSFET)312，所述阻抗经由节点324耦合到电阻器314。电阻器314又耦合到接地连接316。系统300还包括阻抗(例如，n型MOSFET)318，所述阻抗的漏极经由输出电流节点320耦合到电流源302，并且所述阻抗的源极经由输入电流节点322耦合到电流源304。在晶体管的情况下，阻抗318提供的阻抗可以由控制信号321控制。类似地，在晶体管的情况下，阻抗312提供的阻抗可以由控制信号313控制。控制信号321和313可以是由任何合适的组件生成的偏置信号，例如系统300外部的组件。
AC耦合305将节点324耦合到阻抗310，使得存在于节点324处的AC电压分量控制由阻抗310提供的阻抗(以及引申开来，流过阻抗310的电流)。在晶体管的情况下，阻抗310具有耦合到AC耦合305的栅极。AC耦合305可以包括电阻器330、电容器326和位于其间的节点328。AC耦合305可以进一步包括-1增益块325(例如，增益为-1的放大器)，其反转节点324处的信号的极性。节点328耦合到阻抗310，并且电容器326耦合到节点324。当高频信号通过电容器326时，电容器326相对于AC电压(例如，相对高频的电压分量)有效地短路，并且节点324处存在的电压也存在于阻抗310处(例如，如果晶体管用作阻抗310，则在栅极处)。如果通过电阻器314的AC电流表示为INOUT，则电阻器314两端的AC电压(在节点324处)可以表示为INOUT×R。在一些实施例中，-1增益块325反转节点324处的电压的极性。在其它实施例中，可以使用差分实施方案来代替-1增益块325，使得节点324可以交叉连接到复制系统300的阻抗310。更具体地，在此类实施例中，使用两个系统300，其中每个系统中的节点324耦合到另一个系统的AC耦合305，并且每个系统的节点320耦合到另一个系统的节点320。在任一种情况下，施加到阻抗310的AC电压与节点324处存在的AC电压相同，但极性反转。在阻抗310处施加的AC电压可表示为：
-IN_OUT×R (4)
因此，MOSFET 310的源极处的AC电压可表示为：
K×-(INOUT×R) (5)
其中K是表示流过电阻器308和314的电流之间的差的预定因子。因此，由于从输出电流节点320流向阻抗312的AC电流是INOUT，并且还因为从阻抗310流向输出电流节点320的AC电流是K×INOUT，因此流出节点320的输出AC电流表示为：
1OUT＝K×IN_OUT-IN_OUT (6)
其可以替代地表示为：
1OUT＝-IN_OUT(1-K) (7)
以此方式，DAC 300衰减由阻抗(例如，晶体管)内部产生的噪声。本公开的范围不限于图3所示的精确电路配置。相反，本公开的范围涵盖任何和所有电流缓冲系统，其包含具有位于其间的电流缓冲阻抗(例如，晶体管)的多个电流源以及电流源之间的AC耦合，其中AC耦合基于电流源中的另一者中的噪声电流调节流过电流源中的一者的电流。
图4是根据实施例的另一示意性电流缓冲系统400的电路示意图。系统400包含电流源402和404。电流源402可以包含电压供应轨连接406、耦合到轨连接406的电阻器408，以及阻抗(例如，p型MOSFET)410电流源404可以包括耦合到电阻器414的阻抗(例如，n型MOSFET)412，以及耦合到接地连接416的电阻器414。阻抗(例如，n型MOSFET)420位于电流源402与404之间。在晶体管的情况下，阻抗420的阻抗可以受控制信号419控制。类似地，在晶体管的情况下，阻抗412的阻抗可以受控制信号413控制。控制信号413和419可以是由任何合适的组件生成的偏置信号，例如系统400外部的组件。输出电流节点418位于阻抗410与420之间。输入节点424位于节点422与电流源404之间。输入节点耦合到包含两个电阻器426、428的输入支路，在至少一些实施例中，电阻器426、428是相同的电阻器。输入信号VIN提供给电阻器426。节点422耦合到AC耦合405，所述AC耦合可以包括经由节点434耦合到电容器430的电阻器432，以及-1增益块431(例如，增益为-1的放大器)。节点434耦合到阻抗410(并且在MOSFET作为阻抗410的情况下，耦合到MOSFET的栅极)，从而控制阻抗410的阻抗。电容器430耦合到节点422。
流过节点422并朝向节点424的AC电流可表示为INOUT，并且流过两个电阻器426、428并朝向节点422的总电流(即，AC和DC组合的)电流可表示为：
Figure BDA0002037851450000061
其中R是电阻器426和428中的每一者的相同电阻，并且VIN是施加到电阻器426的电压信号。因此，节点422处的总电压可表示为：
Figure BDA0002037851450000062
其中，gm是与阻抗420相关联的跨导。类似地，前述电流引起流过晶体管420并且朝向输出电流节点418的总电流，其可表示为：
Figure BDA0002037851450000071
在一些实施例中，-1增益块431反转节点422处的电压的极性。在其它差分实施例中，代替-1增益块431，节点422交叉连接到阻抗410，使得使用两个系统400，其中每个系统的节点422耦合到另一个系统的AC耦合405，并且每个系统的节点418彼此耦合，从而使得向阻抗410施加与节点422处存在的电压相同但是极性相反的电压。在任一情况下，根据(9)，在阻抗410处施加的总电压可表示为：
-(K1VIN+INOUT×2R) (11)
其中
Figure BDA0002037851450000072
由于施加在阻抗410处的电压(并且，在阻抗410是MOSFET的情况下，在MOSFET410的栅极处)，阻抗410与电阻器408之间的总电压可表示为：
-K(K1VIN+INOUT×2R) (13)
并且流过阻抗410的总电流可表示为：
Figure BDA0002037851450000073
经由输出电流节点418的系统400的电流输出是表达式(10)与(14)中的电流之间的差。因此，来自系统400的电流输出基本上衰减系统400中存在的并且由系统400中的阻抗(例如，晶体管)生成的噪声电流。此外，系统400相对于缺少本文所描述和描绘的新颖特征的系统提供增加的信号增益。
本公开的范围不限于图4中所示的精确配置。相反，本公开的范围涵盖任何和所有当前缓冲系统，其包含多个电流源、位于电流源之间的电流缓冲阻抗(例如，晶体管)，以及电流缓冲阻抗的源极与电流源中的一者之间的AC耦合，其至少部分地基于流过电流缓冲阻抗的源极的电流来调节流过所述电流源的电流。
图5是根据实施例的又一示意性电流缓冲系统500的电路示意图。系统500包括电流源502和504。电流源可以包含耦合到电阻器508的电压供应轨连接506，所述电阻器又耦合到阻抗(例如，p型MOSFET)510。电流源504可以包括耦合到电阻器514的阻抗(例如，n型MOSFET)512，所述电阻器又耦合到接地连接516。阻抗(例如，n型MOSFET)519位于电流源502与504之间。输出电流节点518可以位于阻抗519与电流源502之间。在阻抗519是晶体管的情况下，阻抗519的阻抗可以由控制信号520控制。类似地，在阻抗512是晶体管的情况下，阻抗512的阻抗可以由控制信号522控制。控制信号520和522可以是由任何合适的组件生成的偏置信号，例如系统500外部的组件。输入信号节点523位于阻抗519与电流源504之间，并且节点523耦合到包含电阻器524、528的输入支路。在至少一些实施例中，电阻器524、528的电阻是相同的。输入信号VIN提供给电阻器528。节点526位于电阻器524、528之间，其耦合到AC耦合505。AC耦合505可以包括耦合到节点526的电容器530。电容器530还经由节点532耦合到电阻器534。AC耦合505可以另外包括-1块531(例如，增益为-1的放大器)。节点532耦合到阻抗510，并且在阻抗510是MOSFET的情况下耦合到阻抗510的栅极。因此，节点532处的信号控制阻抗510的阻抗。偏置信号PBIAS提供给电阻器534。与本文中描述的所有实施例中的PBIAS信号一样，可以根据需要提供电流缓冲系统500中的PBIAS信号，使得系统500如本文所述起作用。
在操作中，流过输入支路的DC电流表示为：
Figure BDA0002037851450000081
然而，AC噪声电流经由节点523引入到输入支路中，并且其可表示为：
Figure BDA0002037851450000082
鉴于这些电流，节点526处的总电压可表示为：
Figure BDA0002037851450000083
在一些实施例中，-1增益块531使节点526处的电压的极性反转。在其它实施例中，代替-1增益块531，节点526交叉连接到阻抗510(并且在阻抗510是MOSFET的情况下，交叉连接到阻抗510的栅极)。在此类差分实施例中，可以使用两个系统500，每个系统的节点523耦合到另一个系统的节点526，并且每个系统的节点518彼此耦合。在任一情况下，在阻抗510处施加的电压与(17)中的电压相同，但具有相反的极性。这形成电阻器508与阻抗510之间的总电压：
Figure BDA0002037851450000084
因此，朝向输出电流节点518流过阻抗510的总电流可表示为：
Figure BDA0002037851450000091
经由节点523流入输入支路的总电流可表示为：
Figure BDA0002037851450000092
因此，鉴于(19)和(20)中表示的电流，系统500经由输出电流节点518的总电流输出可表示为：
Figure BDA0002037851450000093
与上述实施例一样，系统500衰减由电流源产生的噪声。此外，系统500相对于缺少本文所描述和描绘的新颖特征的系统提供增加的信号增益。此外，本公开的范围不限于图5中所示的精确配置。相反，本公开的范围涵盖任何和所有实施例，其包含多个电流源、位于电流源之间的电流缓冲阻抗(例如，晶体管)，以及电流源中的一者与包含多个电阻器的输入支路之间的AC耦合电路，其中AC耦合控制电流流过电流源，AC耦合基于输入支路的电阻器之间的信号耦合到电流源。
以上讨论旨在说明本发明的原理和各种实施例。一旦完全理解上述公开内容，许多变化和修改对于所属领域的技术人员将变得显而易见。旨在将所附权利要求书解释为涵盖所有这些变化和修改。

Claims (19)

1.一种电气系统，其包括：
差分开关网络，其包括第一输出节点和第二输出节点；
耦合到所述网络的第一晶体管和第二晶体管；
耦合到所述第一晶体管的第一电阻器以及耦合到所述第二晶体管的第二电阻器；
耦合到所述第一电阻器的电压源和耦合到所述第二电阻器的接地连接；以及
耦合到所述第一晶体管和所述第二晶体管且耦合到所述第二电阻器的电容器，所述电气系统进一步包括耦合到所述电容器并且耦合到所述第一晶体管的第三电阻器。
2.一种电气系统，其包括：
差分开关网络，其包括第一输出节点和第二输出节点；
耦合到所述网络的第一晶体管和第二晶体管；
耦合到所述第一晶体管的第一电阻器以及耦合到所述第二晶体管的第二电阻器；
耦合到所述第一电阻器的电压源和耦合到所述第二电阻器的接地连接；以及
耦合到所述第一晶体管和所述第二晶体管且耦合到所述第二电阻器的电容器，
所述电气系统进一步包括第二电容器，所述第二电容器经配置以可切换地并联耦合到所述电容器。
3.根据权利要求2所述的电气系统，其进一步包括施加在所述第二电容器两端的零频率电压。
4.一种电气系统，其包括：
差分开关网络，其包括第一输出节点和第二输出节点；
耦合到所述网络的第一晶体管和第二晶体管；
耦合到所述第一晶体管的第一电阻器以及耦合到所述第二晶体管的第二电阻器；
耦合到所述第一电阻器的电压源和耦合到所述第二电阻器的接地连接；以及
耦合到所述第一晶体管和所述第二晶体管且耦合到所述第二电阻器的电容器，其中，所述电容器耦合到所述第一晶体管的栅极。
5.一种电气系统，其包括：
差分开关网络，其包括第一输出节点和第二输出节点；
耦合到所述网络的第一晶体管和第二晶体管；
耦合到所述第一晶体管的第一电阻器以及耦合到所述第二晶体管的第二电阻器；
耦合到所述第一电阻器的电压源和耦合到所述第二电阻器的接地连接；以及
耦合到所述第一晶体管和所述第二晶体管且耦合到所述第二电阻器的电容器，其中，所述电容器耦合到所述第二晶体管的源极。
6.一种电气系统，其包括：
差分开关网络，其包括第一输出节点和第二输出节点；
耦合到所述网络的第一晶体管和第二晶体管；
耦合到所述第一晶体管的第一电阻器以及耦合到所述第二晶体管的第二电阻器；
耦合到所述第一电阻器的电压源和耦合到所述第二电阻器的接地连接；以及
耦合到所述第一晶体管和所述第二晶体管且耦合到所述第二电阻器的电容器，
其中，所述差分开关网络经配置以在所述第一输出节点上提供第一输出电流并且在所述第二输出节点上提供第二输出电流，并且其中所述第一输出电流与所述第二输出电流成预定因子K的比例。
7.一种电气系统，其包括：
多个阻抗，所述阻抗中的每一者耦合到所述阻抗中的另一者；
位于所述多个阻抗中的第一阻抗与第二阻抗之间的输出节点；
位于所述多个阻抗中的所述第二阻抗与第三阻抗之间的输入节点；
耦合到所述第一阻抗的电阻器；
耦合到所述第一阻抗并且耦合到所述第三阻抗的电容器；
耦合到所述第一阻抗的所述多个阻抗中的第四阻抗；以及
耦合到所述第三阻抗的所述多个阻抗中的第五阻抗。
8.根据权利要求7所述的电气系统，其中，所述第三阻抗包括金属氧化物半导体场效应晶体管MOSFET，并且其中所述电容器耦合到所述第三阻抗的源极。
9.根据权利要求8所述的电气系统，其中，所述第一阻抗包括另一金属氧化物半导体场效应晶体管MOSFET，并且其中所述电容器和所述电阻器耦合到所述第一阻抗的栅极。
10.根据权利要求7所述的电气系统，其中，所述第二阻抗包括金属氧化物半导体场效应晶体管MOSFET，并且其中所述电容器耦合到所述第二阻抗的源极。
11.根据权利要求10所述的电气系统，其中，所述第一阻抗包括另一金属氧化物半导体场效应晶体管MOSFET，并且其中所述电容器和所述电阻器耦合到所述第一阻抗的栅极。
12.根据权利要求7所述的电气系统，其中，所述输入节点耦合到多个电阻器。
13.根据权利要求7所述的电气系统，其进一步包括呈串联配置耦合的另外多个阻抗，所述另外多个阻抗中的至少两者耦合到所述电容器。
14.一种电气系统，其包括：
第一电流源，所述第一电流源包括第一金属氧化物半导体场效应晶体管MOSFET；
第二电流源，所述第二电流源包含第二MOSFET并且经由电流输出节点耦合到所述第一电流源；以及
耦合电路，其位于所述第二MOSFET与所述第一MOSFET的栅极之间，经配置以控制通过所述第一MOSFET的电流流动，使得衰减流过所述电流输出节点的噪声电流，
其中，所述耦合电路包括交流电AC耦合电路或直流电DC耦合电路。
15.根据权利要求14所述的电气系统，其中，所述系统选自由数/模转换器DAC和电流缓冲系统组成的群组。
16.根据权利要求14所述的电气系统，其中，所述耦合电路耦合到所述第二MOSFET的漏极或源极。
17.根据权利要求14所述的电气系统，其中，所述耦合电路经配置以控制通过所述第一MOSFET的电流流动，使得流过所述第一MOSFET的第一电流具有第一噪声分量，所述第一噪声分量相当于预定因子K乘以流过所述第二MOSFET的第二电流的第二噪声分量。
18.根据权利要求14所述的电气系统，其中，所述耦合电路包括耦合到所述第一MOSFET的所述栅极的电容器和电阻器。
19.根据权利要求14所述的电气系统，其中，所述耦合电路包括彼此并联耦合并且耦合到所述第一MOSFET的所述栅极的一对电容器。
CN201780065730.1A 2016-12-30 2017-12-29 电流源噪声抵消 Active CN109891751B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662440769P 2016-12-30 2016-12-30
US62/440,769 2016-12-30
US15/649,262 2017-07-13
US15/649,262 US9960780B1 (en) 2016-12-30 2017-07-13 Current source noise cancellation
PCT/US2017/068992 WO2018126159A1 (en) 2016-12-30 2017-12-29 Current source noise cancellation

Publications (2)

Publication Number Publication Date
CN109891751A CN109891751A (zh) 2019-06-14
CN109891751B true CN109891751B (zh) 2023-06-06

Family

ID=62013914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780065730.1A Active CN109891751B (zh) 2016-12-30 2017-12-29 电流源噪声抵消

Country Status (3)

Country Link
US (3) US9960780B1 (zh)
CN (1) CN109891751B (zh)
WO (1) WO2018126159A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10938403B2 (en) 2018-06-29 2021-03-02 Texas Instruments Incorporated Battery charging and measurement circuit
US10666197B1 (en) * 2019-06-03 2020-05-26 Realtek Semiconductor Corp. Low noise crystal oscillator and method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102469052A (zh) * 2010-11-16 2012-05-23 Nxp股份有限公司 开关电流线路驱动器中的功率减小

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638011A (en) * 1994-04-12 1997-06-10 I.C. Works, Inc. Digital to analog converter (DAC) current source arrangement
US6331830B1 (en) * 2000-02-04 2001-12-18 Rockwell Technologies Llc Self-trimming current source and method for switched current source DAC
GB0428114D0 (en) * 2004-12-22 2005-01-26 Univ Westminster Technique and method for suppressing clock-jitter in continuous-time delta-sigma modulators
TWI335128B (en) * 2006-03-01 2010-12-21 Princeton Technology Corp Single-end input to differential-ends output low noise amplifier
KR100804645B1 (ko) * 2006-11-07 2008-02-20 삼성전자주식회사 자체 차단형 전류모드 디지털/아날로그 변환기를 가지는연속시간 델타 시그마 변조기
JPWO2010079539A1 (ja) * 2009-01-08 2012-06-21 パナソニック株式会社 積分器およびこれを備えたδς変調器
GB2473598B (en) * 2009-07-30 2013-03-06 Pulse Electronics Avionics Ltd Transient differential switching regulator
US8179186B2 (en) * 2009-08-04 2012-05-15 Bae Systems Information And Electronic Systems Integration Inc. Differential switch with off-state isolation enhancement
US8494086B2 (en) * 2011-01-14 2013-07-23 Broadcom Corporation Distortion and aliasing reduction for digital to analog conversion
US9614530B2 (en) * 2014-12-12 2017-04-04 Samsung Display Co., Ltd. Fast fall and rise time current mode logic buffer
WO2016137928A1 (en) * 2015-02-24 2016-09-01 Omni Design Technologies Inc. Differential switched capacitor circuits having voltage amplifiers, and associated methods
KR20170000542A (ko) * 2015-06-24 2017-01-03 삼성전자주식회사 플리커 노이즈를 저감하는 전류 dac 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102469052A (zh) * 2010-11-16 2012-05-23 Nxp股份有限公司 开关电流线路驱动器中的功率减小

Also Published As

Publication number Publication date
US20190097644A1 (en) 2019-03-28
US20180212614A1 (en) 2018-07-26
US10389373B2 (en) 2019-08-20
CN109891751A (zh) 2019-06-14
US10177775B2 (en) 2019-01-08
WO2018126159A1 (en) 2018-07-05
US9960780B1 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
KR100791934B1 (ko) 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
CN108886346B (zh) 用于经由副本电路和反馈控制来控制共模电压的系统和方法
CN110915135B (zh) 用于实施差分输入接收器的电路和方法
US20140036982A1 (en) High Bandwidth Equalizer and Limiting Amplifier
US20080218244A1 (en) Analog switch
US10877503B2 (en) Attenuating common mode noise current in current mirror circuits
CN110739924B (zh) 用来进行基线漂移修正的装置
CN109891751B (zh) 电流源噪声抵消
CN107171650B (zh) 可变增益放大电路
US8058926B2 (en) Amplifier input switch configuration with improved PSRR
US8330633B2 (en) Current steering circuit with feedback
US9628099B2 (en) Load current compensation for analog input buffers
CN115426000B (zh) 模拟接收前端电路
US10998864B1 (en) Non-linearity correction
TWI623192B (zh) 具消除可定雜訊功能之電路及放大器
WO2017030091A1 (ja) 半導体装置、オペアンプ及び電子機器
US7538604B2 (en) Amplifier feedback switch configuration with improved PSRR
JP6176794B2 (ja) プリエンファシス回路、及び出力バッファ回路
US20150002209A1 (en) Circuits for semiconductor device leakage cancellation
JP4913392B2 (ja) アッテネータ
US8624674B2 (en) Output stage of a class-A amplifier
WO2021124450A1 (ja) 差動増幅回路、受信回路及び半導体集積回路
JP2023068566A (ja) アナログフロントエンド回路、及び大規模集積回路
JPWO2018180111A1 (ja) ノイズ除去回路
TWI433450B (zh) 轉換率增強電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant