CN115426000B

CN115426000B - 模拟接收前端电路

Info

Publication number: CN115426000B
Application number: CN202211058847.6A
Authority: CN
Inventors: 姚豫封; 詹三一; 李承哲; 钟英权
Original assignee: Jiyiwei Semiconductor Shanghai Co ltd
Current assignee: Jiyiwei Semiconductor Shanghai Co ltd
Priority date: 2022-08-31
Filing date: 2022-08-31
Publication date: 2023-07-04
Anticipated expiration: 2042-08-31
Also published as: CN115426000A

Abstract

本申请公开了一种模拟接收前端电路，包括：一对输入接口电路，一对输入接口电路各自包括：第一至第三电感、接口电阻以及静电保护单元，其中，第一至第三电感依次连接，第一电感的另一端接收差分输入信号，第三电感的另一端连接接口电阻的一端，第一和第二电感之间的节点连接静电保护单元；运算放大器，其正相输入端接收共模电压，负相输入端与输出端相连并连接一对输入接口电路的两个接口电阻的另一端；衰减器，其包括一对衰减支路；均衡器，均衡器连接衰减器的差分输出并进行频率的幅度调节。本申请提供的应用于PAM4中的模拟接收前端电路，结构相对简单、功耗低和线性度高。

Description

模拟接收前端电路

技术领域

本发明一般涉及集成电路技术领域，特别涉及一种应用于PAM4中的超高速高线性度和低功耗的模拟接收前端电路。

背景技术

PAM4信号是下一代数据中心做高速信号互连的一种热门信号传输技术，可以广泛应用于200G/400G接口的电信号或光信号传输。

随着数据传输速度逐渐增加，数据传输信道呈现出较大的衰减。不同的应用场景，使得传输信号到达PAM4模拟接收前端的信号幅度不同，由于PAM4是由四个不同电平组成的信号，这就对四个不同电平信号的幅度提出了要求。四个不同电平的信号幅度大小差别也称为PAM4模拟接收前端的线性度。PAM4模拟接收前端补偿信道的衰减后，输出四个电平幅度的大小即线性度提出了较大的挑战。另一方面需要PAM4的模拟接收前端有不同频率的零点，用以补偿信道在不同频率处的衰减以及增大PAM4模拟前端的带宽。

随着工艺节点的向前推进，晶体管可以承受的电源电压也逐渐降低，这给设计高速PAM4电路的模拟前端带来了较大困难。

发明内容

本发明的目的在于提供了一种应用于PAM4中的超高速高线性度和低功耗的模拟接收前端电路。

本申请公开了一种模拟接收前端电路，包括：

一对输入接口电路，所述一对输入接口电路各自包括：第一至第三电感、接口电阻以及静电保护单元，其中，所述第一至第三电感依次连接，所述第一电感的另一端接收差分输入信号，所述第三电感的另一端连接所述接口电阻的一端，所述第一和第二电感之间的节点连接所述静电保护单元；

运算放大器，其正相输入端接收共模电压，负相输入端与输出端相连并连接所述一对输入接口电路的两个接口电阻的另一端；

衰减器，其包括一对衰减支路，所述一对衰减支路各自包括：第一至第三晶体管、以及第一至第五电阻，其中，所述第一晶体管的源极、所述第二晶体管的源极、所述第三电阻的一端和所述第五电阻的一端均相连并连接所述共模电压，所述第一晶体管的漏极连接所述第二和第三电阻之间的节点，所述第二晶体管的漏极连接所述第四和第五电阻之间的节点，所述第四电阻的另一端连接所述第三晶体管的源极和所述第一电阻的一端并作为差分输入连接所述第二和第三电感之间的节点，所述第二电阻的另一端连接所述第三晶体管的漏极和所述第一电阻的另一端并作为差分输出；和

均衡器，所述均衡器连接所述衰减器的差分输出并进行频率的幅度调节。

在一个优选例中，所述一对衰减支路中正相信号的衰减支路的第一至第三晶体管为PMOS晶体管，所述一对衰减支路中反相信号的衰减支路的第一至第三晶体管为NMOS晶体管。

在一个优选例中，所述均衡器包括依次连接的第一级和第二级，所述第一级包括：

第一至第六PMOS晶体管，所述第一至第五PMOS晶体管源极连接电源端，栅极均相连并连接所述第六PMOS晶体管的漏极并连接偏置电压，所述第一PMOS晶体管的漏极连接所述第六PMOS晶体管的源极；

差分输入对管，其包括第一和第二输入PMOS晶体管、第一和第二输入NMOS晶体管，所述第一和第二输入PMOS晶体管的源极分别连接所述第二和第三PMOS晶体管的漏极，所述第一和第二输入PMOS晶体管的漏极分别连接所述第一和第二输入NMOS晶体管的漏极，所述第一和第二输入NMOS晶体管的源极分别通过一电阻连接地端，所述第一输入PMOS和第一输入NMOS晶体管两者的栅极与所述第二输入PMOS和第二输入NMOS晶体管两者的栅极分别连接所述衰减器的差分输出，所述第一输入PMOS和第一输入NMOS晶体管两者的漏极与所述第二输入PMOS和第二输入NMOS晶体管两者的漏极各自输出差分信号；

一对高频调节电路，所述一对高频调节电路各自包括若干个比特的调节PMOS晶体管、调节电阻和调节电感，其中，所述若干个比特的调节PMOS晶体管的漏极均和所述调节电阻的一端相连，并且各自连接所述差分输入对管输出的差分信号，所述若干个比特的调节PMOS晶体管的源极均和所述调节电阻的另一端相连并连接所述调节电感的一端；

差分输出对管，其包括第一和第二输出PMOS晶体管、第一和第二输出NMOS晶体管，所述第一输出PMOS和第一输出NMOS晶体管两者的栅极与所述第二输出PMOS和第二输出NMOS晶体管两者的栅极分别连接所述差分输入对管输出的差分信号，所述第一输出PMOS和第一输出NMOS晶体管两者的漏极与所述第二输出PMOS和第二输出NMOS晶体管两者的漏极分别连接所述调节电感的另一端，所述第一输出PMOS晶体管的源极连接所述第四PMOS晶体管的漏极，所述第二输出PMOS晶体管的源极连接所述第五PMOS晶体管的漏极，所述第一和第二输出NMOS晶体管的源极分别通过一电阻连接地端；和

一对中频调节电路，所述一对中频调节电路分别连接于所述第一和第二输入PMOS晶体管的源极之间或所述第一和第二输入NMOS晶体管的源极之间，所述一对中频调节电路各自包括：多个调节单元，每个调节单元包括两个调节NMOS晶体管和两个电容。

在一个优选例中，所述均衡器包括依次连接的第一级和第二级，所述第二级包括：

一对高频调节电路，所述一对高频调节电路各自包括调节PMOS晶体管、调节电阻和调节电感，其中，所述调节PMOS晶体管的漏极均和所述调节电阻的一端相连，并且各自连接所述差分输入对管输出的差分信号，所述调节PMOS晶体管的源极均和所述调节电阻的另一端相连并连接所述调节电感的一端；

在一个优选例中，还包括：共模电压生成电路，其包括：第七至第十PMOS晶体管和NMOS晶体管，所述第七和第八PMOS晶体管的源极连接电源端，栅极与所述第九PMOS晶体管的漏极连接并连接偏置电压，所述第七PMOS晶体管的漏极连接所述第九PMOS晶体管的源极，所述第九PMOS晶体管的栅极、所述第十PMOS晶体管的栅极和漏极与所述NMOS晶体管的栅极和漏极相连并提供共模电压，所述第八PMOS晶体管的漏极连接所述第十PMOS晶体管的源极，所述NMOS晶体管的源极通过一电阻连接地端。

在一个优选例中，所述衰减器与所述均衡器之间连接有隔直电容。

相对于现有技术，本发明具有以下有益效果：

本申请一方面可以规避共模反馈电路的需求，另一方面可以降低NMOS电流镜带来的压降，从而简化电路设计并降低功耗。

本申请的共模电路能有效跟踪工艺，电源电压和温度带来的共模电压的变化。两级电路构成的连续时间均衡器具有结构相对简单，功耗低和线性度高等优点。

本说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本说明书上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。

附图说明

图1示出了本发明一实施例中模拟接收前端电路的示意图。

图2示出了本发明一实施例中衰减器的示意图。

图3示出了本发明一实施例中均衡器第一级电路的示意图。

图4示出了本发明一实施例中均衡器第二级电路的示意图。

图5示出了本发明一实施例中共模电压生成电路的示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。

本申请公开了一种模拟接收前端电路，图1示出了一个实施例中一种应用于PAM4中的超高速高线性度和低功耗的模拟接收前端电路的示意图。该模拟接收前端电路包括：一对输入接口电路、运算放大器OP、衰减器和均衡器(CTLE)。衰减器对输入信号进行衰减幅度调节。均衡器连接衰减器的差分输出并进行频率的幅度调节。在一个实施例中，衰减器与均衡器之间连接有隔直电容Cp,Cn。

所述的一对输入接口电路用于接收一对差分信号RXP,RXN输入。其中一个输入接口电路包括：第一电感Lp1、第二电感Lp2、第三电感Lp3、接口电阻Rp以及静电保护单元ESD1，其中，第一电感Lp1、第二电感Lp2和第三电感Lp3依次连接，第一电感Lp1的另一端接收差分输入信号RXP，第三电感Lp3的另一端连接接口电阻Rp的一端，第一电感Lp1和第二电感Lp2之间的节点连接静电保护单元ESD1。类似的，其中另一个输入接口电路包括：第一电感Ln1、第二电感Ln2、第三电感Ln3、接口电阻Rn以及静电保护单元ESD2，其中，第一电感Ln1、第二电感Ln2和第三电感Ln3依次连接，第一电感Ln1的另一端接收差分输入信号RXN，第三电感Ln3的另一端连接接口电阻Rn的一端，第一电感Ln1和第二电感Ln2之间的节点连接静电保护单元ESD2。电感Lp2和电感Lp3之间的节点，以及电感Ln2和电感Ln3之间的节点连接衰减器。

在一个实施例中，静电保护单元ESD1,ESD2各自包括两个二极管，两个二极管依次连接于电源端和地端之间，两个二极管之间的节点连接第一电感和第二电感之间的节点。

运算放大器OP的正相输入端接收共模电压Vcm，负相输入端与输出端相连，并连接一对输入接口电路的两个接口电阻Rp,Rn的另一端。

图2示出了一个实施例中衰减器的示意图。衰减器包括一对衰减支路，用于衰减一对接口电路输入的一对差分信号INP_IN,INN_IN。其中一个衰减支路包括：第一晶体管Np1、第一晶体管Np2、第三晶体管Np3、第一电阻Rp11、第二电阻Rp12、第三电阻Rp13、第四电阻Rp21、第五电阻Rp22。第一晶体管Np1的源极、第二晶体管Np2的源极、第三电阻Rp13的一端和第五电阻Rp22的一端均相连并连接共模电压VCM，第一晶体管Np1的漏极连接第二电阻Rp12和第三电阻Rp13之间的节点，第二晶体管Np2的漏极连接第四电阻Rp21和第五电阻Rp22之间的节点，第四电阻Rp21的另一端连接第三晶体管Np3的源极和第一电阻Rp11的一端并作为差分输入INP_IN连接第二电感Lp2和第三电感Lp3之间的节点，第二电阻Rp12的另一端连接第三晶体管Np3的漏极和第一电阻Rp11的另一端并作为差分输出INP_OUT。在一个实施例中，一对衰减支路中正相信号的衰减支路的第一晶体管Np1、第一晶体管Np2、第三晶体管Np3为PMOS晶体管。

其中另一个衰减支路包括：第一晶体管Nn1、第一晶体管Nn2、第三晶体管Nn3、第一电阻Rn11、第二电阻Rn12、第三电阻Rn13、第四电阻Rn21、第五电阻Rn22。第一晶体管Nn1的源极、第二晶体管Nn2的源极、第三电阻Rn13的一端和第五电阻Rn22的一端均相连并连接共模电压VCM，第一晶体管Nn1的漏极连接第二电阻Rn12和第三电阻Rn13之间的节点，第二晶体管Nn2的漏极连接第四电阻Rn21和第五电阻Rn22之间的节点，第四电阻Rn21的另一端连接第三晶体管Nn3的源极和第一电阻Rn11的一端并作为差分输入INN_IN连接第二电感Ln2和第三电感Ln3之间的节点，第二电阻Rn12的另一端连接第三晶体管Nn3的漏极和第一电阻Rn11的另一端并作为差分输出INN_OUT。在一个实施例中，一对衰减支路中反相信号的衰减支路的第一晶体管Nn1、第一晶体管Nn2、第三晶体管Nn3为NMOS晶体管。晶体管Np1、Nn1的栅极由ATT_EN控制，晶体管Np2、Nn2的栅极由ATT_ENB控制，晶体管Np1、Nn3的栅极由ATT_EN1控制。ATT_EN、ATT_ENB是一对反相信号。

在一个实施例中，均衡器包括依次连接的第一级和第二级，图3示出了一个实施例中第一级的示意图。

具体的，第一级包括：第一PMOS晶体管Ps1、第二PMOS晶体管Ps2、第三PMOS晶体管Ps3、第四PMOS晶体管Ps4、第五PMOS晶体管Ps5和第六PMOS晶体管Pcm。第一PMOS晶体管Ps1、第二PMOS晶体管Ps2、第三PMOS晶体管Ps3、第四PMOS晶体管Ps4、第五PMOS晶体管Ps5的源极均连接电源端VDD，第一PMOS晶体管Ps1、第二PMOS晶体管Ps2、第三PMOS晶体管Ps3、第四PMOS晶体管Ps4、第五PMOS晶体管Ps5的栅极均相连并连接第六PMOS晶体管Pcm的漏极并连接偏置电压IB，第一PMOS晶体管Ps1的漏极连接第六PMOS晶体管pcm的源极，第六PMOS晶体管Pcm的栅极连接CM。

第一级还包括差分输入对管，其包括第一输入PMOS晶体管Pp1、第二输入PMOS晶体管Pn1、第一输入NMOS晶体管Np1和第二输入NMOS晶体管Nn1，第一输入PMOS晶体管Pp1和第二输入PMOS晶体管Pn1的源极分别连接第二PMOS晶体管Ps2的漏极和第三PMOS晶体管Ps3的漏极，第一输入PMOS晶体管Pp1的漏极和第二输入PMOS晶体管Pn1的漏极分别连接第一输入NMOS晶体管Np1的漏极和第二输入NMOS晶体管Nn1的漏极，第一输入NMOS晶体管Np1的源极和第二输入NMOS晶体管Nn1的源极分别通过一电阻Rnp1、Rnn1连接地端，第一输入PMOS晶体管Np1和第一输入NMOS晶体管Np1两者的栅极连接衰减器的差分输出，第二输入PMOS晶体管Pn1和第二输入NMOS晶体管Nn1两者的栅极连接衰减器的差分输出，第一输入PMOS晶体管Np1和第一输入NMOS晶体管Np1两者的漏极与第二输入PMOS晶体管Pn1和第二输入NMOS晶体管Nn1两者的漏极各自输出差分信号TP、TN。

第一级还包括一对高频调节电路，其中一个高频调节电路各自包括若干个比特的调节PMOS晶体管Mtp<28:1>、调节电阻Rtp1和调节电感Ltp1。若干个比特的调节PMOS晶体管Mtp<28:1>的栅极由Bp<28:1>控制，PMOS晶体管Mtp<28:1>的漏极均和调节电阻Rtp1的一端相连，并且连接差分输入对管输出的差分信号TP，PMOS晶体管Mtp<28:1>的源极均和调节电阻Rtp1的另一端相连并连接调节电感Ltp1的一端。其中另一个高频调节电路各自包括若干个比特的调节PMOS晶体管Mtn<28:1>、调节电阻Rtn1和调节电感Ltn1。若干个比特的调节PMOS晶体管Mtn<28:1>的栅极由Bn<28:1>控制，PMOS晶体管Mtn<28:1>的漏极均和调节电阻Rtn1的一端相连，并且连接差分输入对管输出的差分信号TN，PMOS晶体管Mtn<28:1>的源极均和调节电阻Rtn1的另一端相连并连接调节电感Ltn1的一端。

第一级还包括差分输出对管，其包括第一输出PMOS晶体管Pp2、第二输出PMOS晶体管Pn2、第一输出NMOS晶体管Np2和第二输出NMOS晶体管Nn2。所述第一输出PMOS晶体管Pp2和第一输出NMOS晶体管Np2两者的栅极连接差分输入对管输出的差分信号TP，所述第二输出PMOS晶体管Pn2和第二输出NMOS晶体管Nn2两者的栅极连接差分输入对管输出的差分信号TN。所述第一输出PMOS晶体管Pp2和第一输出NMOS晶体管Np2两者的漏极连接所述调节电感Ltp1的另一端，所述第二输出PMOS晶体管Pn2和第二输出NMOS晶体管Nn2两者的漏极连接所述调节电感Ltn1的另一端。所述第一输出PMOS晶体管Pp2的源极连接所述第四PMOS晶体管Ps4的漏极，所述第二输出PMOS晶体管Pn2的源极连接所述第五PMOS晶体管Ps5的漏极，所述第一输出NMOS晶体管Np2和第二输出NMOS晶体管Nn2的源极分别通过一电阻Rnp2，Rnn2连接地端。

第一级还包括一对中频调节电路，其中一个中频调节电路连接于所述第一输入PMOS晶体管Pp1和第二输入PMOS晶体管Pn1的源极之间，包括：多个调节单元和调节电阻Rp1，每个调节单元包括两个调节NMOS晶体管psw1，……，pswN和两个电容Cp1，……，CpN。其中一个中频调节电路连接于所述第一输入NMOS晶体管Np1和第二输入NMOS晶体管Nn1的源极之间，包括：多个调节单元和调节电阻Rn1，每个调节单元包括两个调节NMOS晶体管nsw1，……，nswN和两个电容Cn1，……，CnN。

图4示出了一个实施例中第二级的示意图。第一级和第二级具有相似的结构，区别在于，第二级的一对高频调节电路仅包括一个调节PMOS晶体管Mtp，没有多个比特的PMOS晶体管Mtp<28:1>。

模拟接收前端电路还包括：共模电压生成电路，图5示出了一个实施例中共模电压生成电路的示意图。其包括：第七PMOS晶体管Pvcms1、第八PMOS晶体管Pvcms2、第九PMOS晶体管Pvcm1、第十PMOS晶体管Pvcm2和NMOS晶体管Nvcm，所述第七PMOS晶体管Pvcms1和第八PMOS晶体管Pvcms2的源极连接电源端，栅极与所述第九PMOS晶体管Pvcm1的漏极连接并连接偏置电压IB，所述第七PMOS晶体管Pvcm1的漏极连接所述第九PMOS晶体管Pvcm1的源极，所述第九PMOS晶体管Pvcm1的栅极、所述第十PMOS晶体管Pvcm2的栅极和漏极与所述NMOS晶体管Nvcm的栅极和漏极相连并提供共模电压Vcm，所述第八PMOS晶体管Pvcms2的漏极连接所述第十PMOS晶体管Pvcm2的源极，所述NMOS晶体管Nvcm的源极通过一电阻Rvcm连接地端。

连续时间均衡器在高速接口电路中主要用于补偿信号在传输过程中损耗的高频分量。来自RXP的输入信号经过电感Lp1,Lp2和Lp3调节后送给接收机终端电阻Rp。相对应RXN的输入信号经过电感Ln1,Ln2和Ln3调节后送给Rn。输入共模电平由VCM和运放提供。在Lp1和Lp2之间是用于RXP端静电保护的二极管ESD1。在Ln1和Ln2之间是用于RXN端静电保护的二极管ESD2。在信号经过衰减器时，信号INP_IN到INP_OUT的衰减幅度由电阻Rp11,Rp12,Rp13,Rp21,Rp22和开关Np1，Np2和Np3共同调节。对应的INN_IN到INN_OUT的衰减幅度由电阻Rn11,Rn12,Rn13,Rn21,Rn22和开关Nn1，Nn2和Nn3共同调节。

接收机输入信号经过衰减器初步调节信号幅度后送到均衡器做基于频率的幅度调节。均衡器电路由两级构成，两级电路具有相似的结构。如图3所示，Pp1，Np1，Pn1和Nn1构成的差分对管的输出信号TP和TN会被下一级MOS管Np2,Pp2,Nn2,Pn2以及Mtp<28:1>，Mtn<28:1>和电阻Rtp1,Rtn1共同调节信号的幅度。如果输入信号幅度增加，输入MOS管Pp1，Np1，Pn1和Nn1的跨导会对应降低，但MOS管Mtp<28:1>,Mtn<28:1>的导通电阻会对应增加，从而保持均衡器的大信号增益相对恒定，因此获得更好的线性度。Cp1～CpN，Cn1～CnN，Rp1和Rn1可以调节中低频位置的零极点，电感Ltp和Ltn的应用可以有效调节高频零极点的位置和对应峰值频率的摆幅大小。第一级MOS管Pp1,Np1,Pn1和Nn1的偏置电路使用了电阻Rnp1和Rnn1连到地电位，相对于应用NMOS电流镜产生偏置电流的电路，这样可以一方面规避共模反馈电路的需求，另一方面可以降低NMOS电流镜带来的压降，从而简化电路设计并降低功耗。均衡器电路的共模电压由图5所示的电路产生，和主均衡器电路相似，该共模电路能有效跟踪工艺，电源电压和温度带来的共模电压的变化。两级电路构成的连续时间均衡器具有结构相对简单，功耗低和线性度高等优点。

需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。

本说明书包括本文所描述的各种实施例的组合。对实施例的单独提及(例如“一个实施例”或“一些实施例”或“优选实施例”)不一定是指相同的实施例；然而，除非指示为是互斥的或者本领域技术人员很清楚是互斥的，否则这些实施例并不互斥。应当注意的是，除非上下文另外明确指示或者要求，否则在本说明书中以非排他性的意义使用“或者”一词。

在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。

Claims

1.一种模拟接收前端电路，其特征在于，包括：

2.根据权利要求1所述的模拟接收前端电路，其特征在于，所述一对衰减支路中正相信号的衰减支路的第一至第三晶体管为PMOS晶体管，所述一对衰减支路中反相信号的衰减支路的第一至第三晶体管为NMOS晶体管。

3.根据权利要求1所述的模拟接收前端电路，其特征在于，所述均衡器包括依次连接的第一级和第二级，所述第一级包括：

4.根据权利要求1所述的模拟接收前端电路，其特征在于，所述均衡器包括依次连接的第一级和第二级，所述第二级包括：

5.根据权利要求1所述的模拟接收前端电路，其特征在于，还包括：共模电压生成电路，其包括：第七至第十PMOS晶体管和NMOS晶体管，所述第七和第八PMOS晶体管的源极连接电源端，栅极与所述第九PMOS晶体管的漏极连接并连接偏置电压，所述第七PMOS晶体管的漏极连接所述第九PMOS晶体管的源极，所述第九PMOS晶体管的栅极、所述第十PMOS晶体管的栅极和漏极与所述NMOS晶体管的栅极和漏极相连并提供共模电压，所述第八PMOS晶体管的漏极连接所述第十PMOS晶体管的源极，所述NMOS晶体管的源极通过一电阻连接地端。

6.根据权利要求1所述的模拟接收前端电路，其特征在于，所述衰减器与所述均衡器之间连接有隔直电容。