CN108353044B - 组合低频和高频连续时间线性均衡器 - Google Patents

组合低频和高频连续时间线性均衡器 Download PDF

Info

Publication number
CN108353044B
CN108353044B CN201580084094.8A CN201580084094A CN108353044B CN 108353044 B CN108353044 B CN 108353044B CN 201580084094 A CN201580084094 A CN 201580084094A CN 108353044 B CN108353044 B CN 108353044B
Authority
CN
China
Prior art keywords
circuit
frequency
transistor
zero
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580084094.8A
Other languages
English (en)
Other versions
CN108353044A (zh
Inventor
谷亮
曹玉明
党殷
雷工
李洪义
顾一凡
玛曼莎·德什潘德
施守波
段彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN108353044A publication Critical patent/CN108353044A/zh
Application granted granted Critical
Publication of CN108353044B publication Critical patent/CN108353044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/697—Arrangements for reducing noise and distortion
    • H04B10/6971—Arrangements for reducing noise and distortion using equalisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45488—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and a capacitor being used at the place of the resistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)

Abstract

一种装置包括：输入端口，用于接收通过传输链路传播的输入信号，其中，所述传输链路包括低频信道损耗和高频信道损耗；连续时间线性均衡(CTLE)电路，耦合到所述输入端口并用于根据所述输入信号通过以下操作产生输出信号：在第一频率上将第一增益施加到所述输入信号，以补偿所述低频信道损耗，在第二频率上将第二增益施加到所述输入信号，以补偿所述高频信道损耗；以及输出端口，耦合到所述CTLE电路并用于输出所述输出信号。

Description

组合低频和高频连续时间线性均衡器
相关申请案交叉申请
本申请要求2015年10月28日递交的发明名称为“组合低频和高频连续时间线性均衡器”的第14/925,720号美国非临时专利申请案的在先申请优先权，该在先申请的全部内容以引用的方式并入本文本中。
背景技术
在电信和数据通信中，均衡是指逆转通过信道传输的信号所经历的失真的过程。例如无线频率(RF)信道、电气有线信道和光信道等传输信道可以有非平坦的频率响应和非线性相位响应。均衡器常用于接收机前端，以在数据解码之前补偿接收信号中频率相关的幅度和相位失真。
发明内容
在一项实施例中，本发明包括一种装置，所述装置包括：输入端口，用于接收通过传输链路传播的输入信号，其中，所述传输链路包括低频信道损耗和高频信道损耗；连续时间线性均衡(CTLE)电路，耦合到所述输入端口并用于根据所述输入信号通过以下操作产生输出信号：在第一频率上将第一增益施加到所述输入信号，以补偿所述低频信道损耗，在第二频率上将第二增益施加到所述输入信号，以补偿所述高频信道损耗；以及输出端口，耦合到所述CTLE电路并用于输出所述输出信号。
在另一项实施例中，本发明包括一种方法，所述方法包括：获取传输链路的信道响应，包括第一频率范围内的低频信道损耗和第二频率范围内的高频信道损耗；根据所述第二频率范围选择第一电阻器的第一电阻和第一电容器的第一电容，以补偿所述高频信道损耗；以及根据晶体管的寄生电容和所述第一频率范围选择电路元件，以补偿所述低频信道损耗。
在又一项实施例中，本发明包括一种装置，所述装置包括：差分放大器电路，包括相互并联的第一电路分支和第二电路分支；第一晶体管，包括第一栅极和第一漏极，其中，所述第一漏极耦合到所述第一电路分支；第二晶体管，包括第二栅极和第二漏极，其中，所述第二漏极耦合到所述第二电路分支；耦合到所述第一栅极的第一电阻器；以及第二电阻器，耦合到所述第一电阻器和所述第二栅极，从而使得所述第二电阻器位于所述第一电阻器和所述第二栅极之间。
在又一项实施例中，本发明包括一种装置，所述装置包括：电源；差分放大器电路，耦合到所述电源的并包括第一电路分支和与所述第一电路分支并联的第二电路分支；第一晶体管，包括第一栅极和耦合到所述第一电路分支的第一漏极；第二晶体管，包括第二栅极和耦合到所述第二电路分支的第二漏极；耦合到所述电源的第一参考电流源；第三晶体管，包括耦合到第一参考电流源的第三漏极和耦合所述第一栅极的第三栅极；耦合到所述电源的第二参考电流源；以及第四晶体管，包括耦合到所述第二参考电流源的第四漏极和耦合到所述第二栅极的第四栅极。
结合附图和权利要求书，这些和其它特征将在下文详细的描述中更清晰地得以理解。
附图说明
为了更透彻地理解本发明，现参阅结合附图和具体实施方式而描述的以下简要说明，其中的相同参考标号表示相同部分。
图1为CTLE电路的示意图。
图2为图示传输链路的信道响应的图。
图3为图示图1中CTLE电路的频率响应的图。
图4为根据本发明实施例的补偿高频信道损耗和低频信道损耗的CTLE电路的示意图。
图5为根据本发明实施例的图示图4中CTLE电路的频率响应的图。
图6为根据本发明另一实施例的补偿高频信道损耗和低频信道损耗的CTLE电路的示意图。
图7为根据本发明实施例的图示图6中CTLE电路的频率响应的图。
图8为根据本发明实施例的比较图1、图4和图6中CTLE电路的性能的图。
图9为根据本发明另一实施例的比较图1、图4和图6中CTLE电路的性能的图。
图10为根据本发明实施例的配置CTLE以提供高频和低频均衡的方法的流程图。
具体实施方式
首先应理解，尽管下文提供一项或多项实施例的说明性实施方案，但所公开的系统和/或方法可使用任何数目的技术来实施，无论该技术是当前已知还是现有的。本发明决不应限于下文所说明的说明性实施方案、附图和技术，包括本文所说明并描述的示例性设计和实施方案，而是可在所附权利要求书的范围以及其等效物的完整范围内修改。
通过有线信道传播的高速信号易受到高频损伤，例如反射、介质损耗以及趋肤效应导致的损耗。这些损伤可能产生符号间干扰(ISI)并降低信号质量，从而导致接收机错误地解码信号。为了可靠地解码信号，接收机可以在接收机前端使用CTLE电路以补偿信道损耗。
图1为CTLE电路100的示意图。电路100包括差分放大器电路110、频率整形电路120和偏置电路130。差分放大器电路110包括两个匹配n-沟道金属氧化物半导体器件(NMOS)晶体管111和112，两个匹配电阻器113和114，以及两个匹配电感器115和116。匹配组件是指包括匹配特性的组件。例如，晶体管111和112包括大致相同的电流增益和大致相同的栅源电压，电阻器113和114包括大致相同的电阻，电感器115和116包括大致相同的电感。晶体管111和112的栅极用于分别连接一对差分输入端子VINP和VINM。电路100分别以字母P和字母M来图示一对差分正分量和负分量。晶体管111和112的漏极用于分别连接一对差分输出端子VOUTM和VOUTP。在输出端子VOUTP和VOUTM处所见的电容被表示为电容器117和118。电阻器113和电感器115串联在晶体管111的漏极和示为VDD的供电电压之间。类似地，电阻器114和电感器116串联在晶体管112的漏极和该供电电压之间。差分放大器电路110放大在VINP和VINM处输入的一对差分信号之间的差值。除了在输出端子VOUTP和VOUTM处的电容器117和118等其它组件的取值之外，还配置了电感器115和116的电感，以在特定频率处提供差分放大器电路110的频率响应的峰值，以扩展差分放大器电路110和电路100的带宽。
频率整形电路120在晶体管111和112的源极处耦合到差分放大器电路110，晶体管111和112的源极分别示为连接节点SP和SM。频率整形电路120包括两个匹配电阻器121和122的串联组合以及两个匹配电容器123和124的串联组合，其中这两个串联组合并联。频率整形电路120重塑差分放大器电路110的频率响应。例如，频率整形电路120可以用于提供高频率上的信号放大，如下文更充分地描述。如图所示，电路100可以视为两个并联的对称差分电路分支101和102。
偏置电路130耦合到节点SP和SM处的差分放大器电路110和频率整形电路120。偏置电路130包括三个NMOS晶体管131、132和133以及参考电流源134。晶体管131和132的漏极用于分别连接晶体管111和112的源极。参考电流源134用于连接于供电电压VDD和晶体管133的漏极之间。晶体管131、132和133的源极连接到示为GND的接地。晶体管133的栅极和漏极相互连接。晶体管133的栅极还与晶体管131和132的每个栅极相连接。晶体管131和132分别作为到电路分支101和102的电流源工作。参考电流源134控制由晶体管131和132提供的电流源，从而使得向电路分支101和102中的每个电路分支提供合适的直流(DC)偏置。
在电路100中，除了频率整形电路120之外，晶体管131和132的寄生电容也有助于频率整形。经过晶体管131和132的栅极和漏极的寄生电容分别由电容器135和136来表示。将经过诸如晶体管131和132之类的晶体管的栅极和漏极的寄生电容称为栅漏电容，其可以固定在晶体管的特定工作区域内。为了分析频率整形，晶体管131和132的寄生电容与频率整形电路120的电阻器-电容器(RC)网络进行组合。差分电路可以表示为具有相同增益和响应的两个半电路，一个对应于电路分支101而另一个对应于电路分支102。电路140示出了经过节点SP和SM的等效半RC网络。电路140包括并联的电阻器141、电容器142和电容器143。当表示电路分支101中的半电路时，电阻器141以及电容器142和143分别对应于电阻器121以及电容器123和135。当表示电路分支102中的半电路时，电阻器141以及电容器142和143分别对应于电阻器122以及电容器124和136。电阻器141以及电容器142和143的并行配置产生电路140的频率响应中的零点。
电路100的传递函数可以表示为电路100中的组件的函数。例如，电阻器121和113的电阻分别表示为RS和RD，电容器123、135和117的电容分别表示为CS、Cgd和CL，电感器115的电感表示为L，晶体管111的跨导表示为gmD。因此，电路100的传递函数或频率响应H(s)表示如下：
Figure GDA0002577595520000031
其中s为复数频率。需要说明的是，电路分支101和102是对称的，因而包括相同的传递函数H(s)。
从等式(1)可以看出，传递函数H(s)包括中频上的第一零点，第二零点，实极点，和高频上的两个共轭极点。中频上的第一零点的频率Z如下所示：
Figure GDA0002577595520000032
如等式(2)所示，零点取决于电阻器121的电阻、电容器123的电容以及晶体管131的栅漏电容。因此，可以选择RS和CS来产生信道均衡的某种频率响应。例如，为了均衡衰减高于1千兆赫兹(GHz)的高频的信道，可以根据Cgd来配置RS和CS，以在约1GHz处产生零点。
如上所述，电感器115和116扩展了电路100的带宽。为扩展带宽，一起选择电感器115和116的电感以及电容器117和118等其它组件，以在差分输入端子VINP和VINM处产生接近输入信号的奈奎斯特频率的峰值。例如，当输入信号包括约28千兆比特/秒(Gbps)的数据日期时，电感器115和116的电感与其它组件一起配置，以产生两个共轭极点来形成电路分支101和电路分支102的约14GHz的峰值。
图2为图示诸如电线之类的传输链路的信道响应210的示例200。CTLE电路100可以用于均衡信道响应210。x轴表示以对数刻度绘制的以赫兹(Hz)为单位的频率。y轴表示以分贝(dB)为单位的增益。信道响应210随频率增加而衰减，大体上，衰减在1GHz以上比较明显。如图所示，衰减在约14GHz处为–15dB。约1GHz和以上的频率范围内的高频衰减可能导致接收信号中的短期ISI，而约100兆赫兹(MHz)到约1GHz之间的频率范围内的低频衰减可能导致接收信号中的长期ISI。
图3为图示CTLE电路100的频率响应310的示例300。x轴表示以对数刻度绘制的以Hz为单位的频率。y轴表示以dB为单位的增益。通过配置电路100来产生频率响应310以均衡信道响应210，从而使得接收信号可以包括该接收信号的频带中平坦的频谱。电路100可以位于接收机的前端处，该接收机耦合到传输链路。例如，配置电阻器121和122的电阻以及电容器123和124的电容，以在电路100的频率响应中约1GHz处产生零点。另外，配置电感器115和116的电感，以产生两个共轭极点来形成大约14GHz的峰值。如图所示，频率响应310包括在1GHz以上约20dB/十倍频程的陡峭斜率，从而提供对短期ISI的补偿或均衡。但是，频率响应310在约100MHz与约1GHz之间的区域320中几乎是平坦的，因此不提供对长期ISI的补偿或均衡。此外，频率响应310包括大约500MHz的突跌，这可能是由接收机前端的前一级导致，从而进一步降低了电路100的性能。因此，电路100可能不会在低频上逆转信道响应210的衰减率。提供高频和低频补偿的一种方法是使用具有CTLE的有源反馈技术。但是，有源反馈技术消耗更多的功率和区域，因而可能不是可取的方案。
本文公开了低频和高频上均提供均衡的有效CTLE的实施例。所公开的实施例配置CTLE电路以在该CTLE电路的频率响应中至少产生第一极点、第一零点和第二零点。选择第一极点和第一零点的频率位置，从而使得第一极点和第一零点可以提供增益来补偿低频信道损耗或长期ISI。选择第二零点的频率位置，从而使得第二零点可以提供增益来补偿高频信道损耗或短期ISI。CTLE电路包括差分放大器电路、频率整形电路和偏置电路。频率整形电路耦合到差分放大器电路以向差分放大器电路提供频率整形。例如，频率整形电路可以包括并联RC网络，该并联RC网络用于产生补偿高频信道损失的第二零点。偏置电路为差分放大器电路提供两个偏置电流源分支。在一项实施例中，两个电阻器连接于两个偏置电流源的栅极之间，其中选择两个电阻器的电阻来产生补偿低频信道损耗的第一零点和第一极点。在另一项实施例中，偏置电路使用两个独立的参考电流源，每个参考电流源耦合到二极管连接的晶体管，以分别对差分放大器电路的一对差分电路分支进行偏置，其中选择二极管连接的晶体管的跨导来产生第一极点和第一零点。实施例中的第一极点用于正确逆转低频范围内的衰减率。所公开的实施例适用于高速系统中，例如以高达约100Gbps工作的光学模块中。尽管本发明描述了在金属氧化物半导体场效应晶体管(MOSFET)上下文中的CTLE电路，但是也可以使用双极结型晶体管(BJT)等其它类型的晶体管来实现类似的功能。
图4为根据本发明实施例的补偿高频信道损耗和低频信道损耗的CTLE电路400的示意图。电路400在电路400的频率响应中产生两个零点，一个在低频，另一个在中频，而不是如电路100一样在中频上产生单个零点。位于低频的其它零点用于提供长期ISI补偿的低频增益。电路400还产生两个共轭极点以形成奈奎斯特频率的峰值，从而提供短期ISI补偿的高频增益。电路400还包括差分放大器电路410、频率整形电路420和偏置电路430。差分放大器电路410包括两个匹配NMOS晶体管411和412，两个匹配电阻器413和414和两个匹配电感器415和416。晶体管411和412的栅极分别被设置为差分输入端子VINP和VINM。晶体管411和412的漏极分别被设置为差分输出端子VOUTM和VOUTP。输出端子VOUTP和VOUTM处的电容表示为电容器417和418。电阻器413和电感器415串联于晶体管411的漏极和示为VDD的供电电压之间。类似地，电阻器414和电感器416串联于晶体管412的漏极和VDD之间。差分放大器电路410通过晶体管411和412提供信号放大，通过电感器415和416提供带宽扩展。
频率整形电路420包括两个匹配电阻器421和422的串联组合以及两个匹配电容器423和424的串联组合，这两个串联组合并联连接。频率整形电路420在晶体管411和412的源极处耦合到差分放大器电路410，晶体管411和412的源极分别示为连接节点SP和SM。频率整形电路420对差分放大器电路410的频率响应进行塑形。如图所示，电路400可以视为两个并联的对称差分电路分支401和402。
偏置电路430耦合到SP和SM处的差分放大器电路410和频率整形电路420。偏置电路430包括三个NMOS晶体管431、432和433，参考电流源434和电阻器437和438。晶体管431和432的漏极用于分别连接晶体管411和412的源极。参考电流源434用于耦合在晶体管433的漏极和VDD之间。晶体管431、432和433的源极连接到示为GND的接地。晶体管433的栅极和漏极相互连接。电阻器437和438串联于晶体管431和432的栅极之间。晶体管433的栅极还连接到电阻器437和438之间的连接点。参考电流源434用于通过晶体管431和432为电路分支401和402提供合适的DC偏置。
类似于晶体管131和132，晶体管431和432包括经过栅极和源极的寄生电容。寄生电容表示为电容器435和436。电路440示出了经过SP和SM的等效半RC网络。电路440包括电阻器441和446以及电容器442和443。当表示电路分支401中的半电路时，电阻器441和446以及电容器442和443分别对应于电阻器421和437以及电容器423和435。当表示电路分支402中的半电路时，电阻器441和446以及电容器442和443分别对应于电阻器422和438以及电容器424和436。电阻器446与电容器443串联。电阻器441、电容器442以及电阻器446和电容器443的串联组合并联。电阻器441和电容器442在电路440的频率响应中产生第二零点。电阻器441和446以及电容器443在频率响应中产生第一零点和第一极点。
电路400的传递函数可以表示为电路400中的组件的函数。例如，电阻器421、437和413的电阻分别表示为RS、Rt和RD；电容器423、435和417的电容分别表示为CS、Cgd和CL；电感器415的电感表示为L；晶体管411的跨导表示为gmD。因此，电路400的传递函数或频率响应H(s)表示如下：
Figure GDA0002577595520000061
由于电路分支401和402是对称的，所以电路分支401和402包括相同的传递函数H(s)。
如等式(3)所示，传递函数H(s)包括低频的第一零点、中频的第二零点以及第一零点和第二零点之间的极点。第一零点和第二零点之间的极点可以减少频率响应中低频和中频之间的频率范围内的斜率，以还原对应频率范围内的信道损耗。第二零点位于频率Z2处，如下所示：
Figure GDA0002577595520000062
第一零点位于频率Z1处，如下所示：
Figure GDA0002577595520000063
第一极点位于频率P1处，如下所示：
Figure GDA0002577595520000064
因此，电阻器437的电阻可以根据晶体管431的固定栅漏寄生电容进行配置，从而使得Z1位于所需频率上。类似地，可以配置电阻器421的电阻和电容器423的电容，从而使得Z2位于另一所需频率上。频率Z2比Z1更大。这样，可以放置第一零点和第二零点，从而使得电路400的频率响应可以在长期ISI补偿的信号带宽的低频范围内提供增益。电路400还产生两个共轭极点以形成奈奎斯特频率的峰值，其中这两个共轭极点由差分放大器电路410中的电感器415和416提供。例如，为了均衡从约100MHz开始以逐渐增加的频率衰减信号并且在约1GHz处频率响应迅速下降的信道，可以配置RS和CS，以在约1GHz处产生第二零点，可以根据Cgd配置Rt，以在约100MHz处产生第一零点。
图5为根据本发明实施例的图示CTLE电路400的频率响应510的示例500。x轴表示以对数刻度绘制的以Hz为单位的频率。y轴表示以dB为单位的增益。通过配置电路400产生频率响应510，以均衡信道响应210。例如，配置电阻器421的电阻以及电容器423的电容在电路分支401的频率响应中约1GHz处产生零点。类似地，配置电阻器422的电阻以及电容器424的电容在电路分支402的频率响应中约1GHz处产生零点。根据晶体管431和432的栅漏寄生电容配置电阻器437和438的电阻，以在电路分支401的频率响应和电路分支402的频率响应中约100MHz处产生零点。另外，配置电感器415和416的电感来产生两个共轭极点，以形成大约14GHz的峰值。比较频率响应510和频率响应310，除了高频上的增益或峰化之外，频率响应510还提供了约100MHz到约1GHz之间的区域520中的增益。因此，电路400可以补偿低频和高频上的信道损耗。因此，电路400可以均衡长期ISI和短期ISI，而不是如电路100一样只均衡短期ISI。
图6为根据本发明另一实施例的补偿高频信道损耗和低频信道损耗的CTLE电路600的示意图。类似于电路400，电路600在电路600的频率响应中产生两个零点，一个位于低频，一个位于中频。但是，电路600包括两个相同的参考电流源637和638，而不是如电路400一样包括单一的参考电流源434。电路600使用晶体管631和632的跨导以生成第一极点和第一零点，而不是使用诸如电阻器437和438之类的电阻器。电路600包括差分放大器电路610、频率整形电路620和偏置电路630。差分放大器电路610包括两个匹配NMOS晶体管611和612，两个匹配电阻器613和614，两个匹配电感器615和616，均以与差分放大器电路410中相似的配置进行布置。晶体管611和612的栅极分别被设置为输入端子VINP和VINM。晶体管611和612的漏极分别被设置为输出端子VOUTP和VOUTM。输出端子VOUTP和VOUTM处的电容表示为电容器617和618。频率整形电路620包括两个匹配电阻器621和622以及两个匹配电容器623和624，均以与频率整形电路420中相似的配置进行布置。差分放大器电路610和频率整形电路620在连接节点SP和SM处进行耦合。与电路400类似，电路600可以视为两个并联的对称差分分支601和602。
偏置电路630包括四个NMOS晶体管631、632、633和634，以及两个匹配参考电流源637和638。参考电流源637耦合于晶体管631的漏极和供电电压VDD之间。参考电流源638耦合于晶体管632的漏极和VDD之间。晶体管633和634的漏极分别连接晶体管611和612的源极。晶体管631的栅极和漏极相互连接且与晶体管633的栅极相连。晶体管632的栅极和漏极相互连接且与晶体管634的栅极相连。晶体管631到634的源极连接到示为GND的接地。参考电流源637和晶体管631和633为电路分支601提供偏置电流源。参考电流源638和晶体管632和634为电路分支602提供偏置电流源。
类似于晶体管131、132、431和432，晶体管633和634包括经过栅极和源极的寄生电容，其中栅极和源极的寄生电容表示为电容器635和636。电路640示出了经过连接节点SP和SM的等效半RC网络。电路640包括电阻器641和646以及电容器642和643，均以与电路440相似的配置进行布置。当表示电路正相信号分支601中的半电路时，电阻器641对应于电阻器621，电阻器646表示晶体管631的跨导，电容器642和643分别对应于电容器623和635。当表示支路602中的半电路时，电阻器641对应于电阻器622，电阻器646表示晶体管632的跨导，电容器642和643分别对应于电容器624和636。电阻器641和电容器642在电路640的频率响应中产生第二零点。电阻器641和646以及电容器643在频率响应中产生第一零点和第一极点。
电路600的传递函数可以表示为电路600中的组件的函数。例如，电阻器621和613的电阻分别表示为RS和RD，电容器623、635和617的电容分别表示为CS、Cgd和CL，晶体管611和晶体管631的跨导表示为gmD和gmCR。因此，电路600的传递函数或频率响应H(s)表示如下：
Figure GDA0002577595520000071
电路600的传递函数H(s)包括低频的第一零点、中频的第二零点和这两个零点之间的极点。第一零点和第二零点之间的极点可以减少频率响应中低频和中频之间的频率范围内的斜率，以还原对应频率范围内的信道损耗。第二零点位于频率Z2处，如下所示：
Figure GDA0002577595520000072
第一零点位于频率Z1处，如下所示：
Figure GDA0002577595520000073
第一极点位于频率P1处，如下所示：
Figure GDA0002577595520000081
因此，晶体管631的跨阻可以根据晶体管633的固定栅漏寄生电容进行配置，从而使得Z1位于所需频率上。相似地，可以配置电阻器621的电阻和电容器623的电容，从而使得Z2位于另一所需频率上。Z2位于比Z1更高的频率上。这样，可以配置第一零点和第二零点，从而使得电路600的频率响应可以在长期ISI补偿的信号带宽的低频范围内提供增益。电路600还产生两个共轭极点以形成奈奎斯特频率的峰值。例如，为了均衡从约100MHz开始以逐渐增加的频率衰减信号并且在约1GHz处频率响应迅速下降的信道，可以配置RS和CS，以在约1GHz处产生第二零点，可以根据Cgd配置gmCR，以在约100MHz处产生第一零点。
图7为根据本发明实施例的图示CTLE电路600的频率响应710示例700。x轴表示以对数刻度绘制的以Hz为单位的频率。y轴表示以dB为单位的增益。通过配置电路600产生频率响应710，以均衡信道响应210。例如，配置电阻器621和622的电阻以及电容器623和624的电容在频率响应710中约1GHz处产生零点，该零点对应于1GHz以上所见的增益。配置晶体管631和632，从而使得晶体管631和632的跨导以及晶体管633和634的栅漏寄生电容在约100MHz处产生零点。另外，配置电感器615和616的电感来产生两个共轭极点，以形成大约14GHz的峰值。类似于频率响应510，频率响应710在大约100MHz与大约1GHz之间的低频区域720中提供低频增益，以及在大约1GHz与14GHz之间提供高频增益。因此，如电路400一样，电路600可以均衡长期ISI和短期ISI。
图8为根据本发明实施例的比较电路100、400和600的性能示例800。将频率响应310、510和710叠加以进行性能比较。曲线810对应于电路100的频率响应310。曲线820对应于电路400的频率响应510。曲线830对应于电路600的频率响应710。如图所示，曲线820和830在大约100MHz到大约3GHz之间的频率范围内被提升，而电路100的曲线810在同样的频率范围内几乎是平坦的。因此，相比于电路100，电路400和600提高了均衡性能。
图9为根据本发明另一个实施例的比较电路100、400和600的性能示意900。900是通过均衡在包括信道响应的传输链路上传输的信号而生成的，其中信道响应如信道响应210所示。曲线940示出了均衡之前通过传输链路传播的接收信号的频谱。接收信号施加到输入端子VINP和VINM处的电路100、400和600中的每个电路。曲线910示出了在电路100的输出端子处测量的接收信号的频率响应。曲线920示出了在电路400的输出端子处测量的接收信号的频率响应。曲线930示出了在电路600的输出端子处测量的接收信号的频率响应。如图所示，曲线920和930在信号带宽上基本平坦，而曲线910在100MHz到约3GHz之间下降。因此，相比于电路100，电路400和600使均衡性能提高。
图10为根据本发明实施例的配置CTLE以提供高频和低频均衡的方法1000的流程图。方法1000可以用于选择电路400和600的电路组件。在步骤1010处，获取传输链路的信道响应，包括第一频率范围内的低频信道损耗和第二频率范围内的高频信道损耗。例如，信道响应可能类似于信道响应210。基于信道响应，可以确定极点和零点的位置来逆转或补偿高频信道损耗和低频信道损耗。例如，第一极点和第一零点可以放置在低频范围内以补偿低频信道损耗，第二零点可以放置在高频范围内以补偿高频信道损耗。在步骤1020处，根据第二频率范围选择第一电阻器的第一电阻和第一电容器的第一电容，以补偿高频信道损耗。例如，第一电阻器和第一电容器可以对应于电阻器421和电容器423，电阻器422和电容器424，电阻器621和电容器623，或者电阻器622和电容器624。可以根据等式(4)选择第一电阻和第一电容。在步骤1030处，根据晶体管的寄生电容，例如栅漏寄生电容，和第一频率范围选择电路元件，以补偿低频信道损耗。例如，当使用电路400时，电路元件对应于电阻器437和438，其可以根据等式(5)和(6)进行选择。可选地，当使用电路600时，电路元件对应于晶体管631和632，其可以根据等式(9)和(10)进行选择。
虽然本发明多个具体实施例，但应当理解，所公开的系统和方法也可通过其它多种具体形式体现，而不会脱离本发明的精神或范围。本发明的实例应被视为说明性而非限制性的，且本发明并不限于本文中所给出的细节。例如，各种元件或组件可以在另一系统中组合或整合，或者某些特征可以省略或不实施。
此外，在不脱离本发明的范围的情况下，各种实施例中描述和说明为离散或单独的技术、系统、子系统和方法可以与其它系统、模块、技术或方法进行组合或集成。展示或论述为彼此耦合或直接耦合或通信的其它项也可以采用电方式、机械方式或其它方式经由某一接口、设备或中间组件间接地耦合或通信。其它变更、替换、更替示例对本领域技术人员而言是显而易见的，均不脱离此处公开的精神和范围。

Claims (12)

1.一种电路装置，其特征在于，包括：
输入端口，用于接收通过传输链路传播的输入信号，其中，所述传输链路包括低频信道损耗和高频信道损耗；
连续时间线性均衡CTLE电路，耦合到所述输入端口并用于根据所述输入信号通过以下操作产生输出信号：
在第一频率上将第一增益施加到所述输入信号，以补偿所述低频信道损耗；
在第二频率上将第二增益施加到所述输入信号，以补偿所述高频信道损耗；以及
输出端口，耦合到所述CTLE电路并用于输出所述输出信号；
其中，所述输出端口和所述输入端口之间的所述CTLE电路的频率响应包括第一零点和第二零点，所述第一频率取决于所述第一零点，所述第二频率取决于所述第二零点；
其中，所述CTLE电路包括：
耦合到所述输入端口和所述输出端口的差分放大器电路，其中，所述差分放大器电路包括与第二电路分支并联的第一电路分支；以及
耦合到所述差分放大器电路的偏置电路，其中，所述偏置电路包括耦合到所述第一电路分支的第一晶体管并用于向所述第一电路分支提供第一直流DC偏置，其中
所述第一零点取决于所述第一晶体管的第一寄生电容；
其中，所述偏置电路还包括：
第二晶体管，耦合到所述第二电路分支并用于向所述第二电路分支提供第二DC偏置；以及
位于所述第一晶体管和所述第二晶体管之间的第一电阻器，其中，所述第一零点还取决于所述第一电阻器的第一电阻。
2.根据权利要求1所述的装置，其特征在于，所述偏置电路还包括：
位于所述第一电阻器和所述第二晶体管之间的第二电阻器；
耦合到电源的参考电流源；以及
耦合到所述参考电流源、接地、所述第一电阻器和所述第二电阻器的第三晶体管。
3.根据权利要求2所述的装置，其特征在于，所述第二电阻器包括与所述第一电阻相同的第二电阻，所述第一晶体管、所述第二晶体管和所述第三晶体管是N-沟道金属氧化物半导体器件NMOS晶体管。
4.根据权利要求1所述的装置，其特征在于，所述偏置电路还包括：
耦合到电源的第一参考电流源；以及
耦合到所述第一参考电流源、接地、所述第一晶体管的第三晶体管，其中
所述第一零点还取决于所述第三晶体管的第一跨导。
5.根据权利要求4所述的装置，其特征在于，所述偏置电路还包括：
耦合到所述电源的第二参考电流源；
第二晶体管，耦合到所述第二电路分支并用于向所述第二电路分支提供第二DC偏置；以及
耦合到所述第二参考电流源、所述接地和所述第二晶体管的第四晶体管，其中，所述第四晶体管的第二跨导与所述第三晶体管的跨导相同。
6.根据权利要求1所述的装置，其特征在于，所述CTLE电路还包括：
位于所述第一电路分支和所述第二电路分支之间的频率整形电路，其中，所述频率整形电路包括与电容器并联的电阻器，其中
所述第二频率取决于所述电阻器的电阻和所述电容器的电容。
7.根据权利要求1所述的装置，其特征在于，所述CTLE电路还用于在所述输入信号的奈奎斯特频率上将第三增益施加到所述输入信号，其中，所述第一电路分支包括：
晶体管；
耦合到所述晶体管的电阻器；以及
电感器，位于所述电阻器和电源之间并包括与所述输入信号的所述奈奎斯特频率关联的电感。
8.根据权利要求1所述的装置，其特征在于，所述装置是以100千兆比特/秒Gbps工作的光接收机。
9.一种信号处理方法，其特征在于，所述信号处理方法应用于权利要求1至8任意一项所述的电路装置，包括：
获取传输链路的信道响应，包括第一频率范围内的低频信道损耗和第二频率范围内的高频信道损耗；
根据所述第二频率范围选择第一电阻器的第一电阻和第一电容器的第一电容，以补偿所述高频信道损耗；以及
根据晶体管的寄生电容和所述第一频率范围选择电路元件，以补偿所述低频信道损耗。
10.根据权利要求9所述的方法，其特征在于，还包括：
确定电路的频率响应；
确定所述频率响应中第一极点的第一极点频率和第一零点的第一零点频率，以补偿所述低频信道损耗；
确定所述频率响应中第二零点的第二零点频率，以补偿所述高频信道损耗；
进一步选择所述第一电阻和所述第一电容，以在所述频率响应中产生所述第二零点；以及
进一步根据所述寄生电容选择所述电路元件，以在所述频率响应中产生所述第一零点。
11.根据权利要求10所述的方法，其特征在于，所述选择所述电路元件还包括根据以下等式选择所述电路元件的第二电阻：
Figure FDA0002577595510000031
Figure FDA0002577595510000032
其中，Z1表示所述第一零点频率，P1表示所述第一极点频率，RS表示所述第一电阻，CS表示所述第一电容，Rt表示所述第二电阻，Cgd表示所述寄生电容。
12.根据权利要求10所述的方法，其特征在于，所述选择所述电路元件还包括根据以下等式选择所述电路元件的跨导：
Figure FDA0002577595510000033
Figure FDA0002577595510000034
其中，Z1表示所述第一零点频率，P1表示所述第一极点频率，RS表示所述第一电阻，CS表示所述第一电容，gmCR表示所述跨导，Cgd表示所述寄生电容。
CN201580084094.8A 2015-10-28 2015-12-01 组合低频和高频连续时间线性均衡器 Active CN108353044B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/925,720 US10116470B2 (en) 2015-10-28 2015-10-28 Combined low and high frequency continuous-time linear equalizers
US14/925,720 2015-10-28
PCT/CN2015/096172 WO2017071002A1 (en) 2015-10-28 2015-12-01 Combined low and high frequency continuous-time linear equalizers

Publications (2)

Publication Number Publication Date
CN108353044A CN108353044A (zh) 2018-07-31
CN108353044B true CN108353044B (zh) 2020-10-23

Family

ID=58631136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580084094.8A Active CN108353044B (zh) 2015-10-28 2015-12-01 组合低频和高频连续时间线性均衡器

Country Status (3)

Country Link
US (1) US10116470B2 (zh)
CN (1) CN108353044B (zh)
WO (1) WO2017071002A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734958B2 (en) * 2016-08-09 2020-08-04 Mediatek Inc. Low-voltage high-speed receiver
CN107657978B (zh) * 2017-11-01 2018-09-21 睿力集成电路有限公司 随机存储器
TWI652904B (zh) * 2018-01-10 2019-03-01 威盛電子股份有限公司 高速內遲滯型比較器
CN109905094B (zh) * 2019-03-15 2023-06-30 光梓信息科技（上海）有限公司 一种可变增益放大器及连续时间线性均衡器
CN110781114B (zh) * 2019-09-17 2021-05-28 芯创智（北京）微电子有限公司 一种高速串行接口接收端的宽带无源线性均衡器电路
US11228470B2 (en) * 2020-05-18 2022-01-18 Nxp B.V. Continuous time linear equalization circuit
US11206160B2 (en) * 2020-05-18 2021-12-21 Nxp B.V. High bandwidth continuous time linear equalization circuit
US11381208B1 (en) * 2020-10-08 2022-07-05 Cadence Design Systems, Inc. Continuous time linear equalization system and method
CN112737536A (zh) * 2020-12-24 2021-04-30 南方科技大学 连续时间线性均衡器及信号收发电路
TWI779503B (zh) * 2021-02-25 2022-10-01 瑞昱半導體股份有限公司 影像訊號傳送裝置及其具有頻寬提升機制的訊號輸出電路
US11201767B1 (en) 2021-05-26 2021-12-14 International Business Machines Corporation Continuous time linear equalization including a low frequency equalization circuit which maintains DC gain
CN113206810B (zh) * 2021-07-05 2021-09-17 牛芯半导体(深圳)有限公司 一种可调均衡器及调整方法
US11894956B2 (en) * 2021-07-23 2024-02-06 Mediatek Singapore Pte. Ltd. Continuous time linear equalizer with a plurality of signal paths
CN114301441B (zh) * 2021-12-31 2024-02-20 苏州芯动微电子科技有限公司 一种线性均衡器及mipi c-phy电路
CN114421908B (zh) * 2022-03-28 2022-06-24 成都英思嘉半导体技术有限公司 用于光通信的低频补偿电路、模块、调制驱动器及芯片
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation
CN115051752B (zh) * 2022-06-21 2023-12-15 中国科学院半导体研究所 通信链路及通信链路中荧光型led的带宽拓展方法
US11777491B1 (en) * 2022-08-26 2023-10-03 Cadence Design Systems, Inc. Continuous time linear equalizer with active inductor
CN115242585B (zh) * 2022-09-21 2022-12-09 中国人民解放军国防科技大学 基于前馈技术的连续时间线性均衡器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366385A (zh) * 2002-02-05 2002-08-28 威盛电子股份有限公司 具有适应性均衡器与基线飘移补偿器的接收器
CN201797511U (zh) * 2009-08-27 2011-04-13 中兴通讯股份有限公司 自适应均衡器
CN103746671A (zh) * 2014-01-24 2014-04-23 南京邮电大学 一种高增益高补偿范围的均衡滤波器
CN104796092A (zh) * 2014-01-22 2015-07-22 上海华虹集成电路有限责任公司 均衡电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0413112D0 (en) * 2004-06-14 2004-07-14 Texas Instruments Ltd High bandwidth, high gain receiver equaliser
US7499489B1 (en) * 2004-09-16 2009-03-03 Analog Devices, Inc. Equalization in clock recovery receivers
CN101459632B (zh) 2007-12-12 2012-12-05 林武 一种自适应均衡电路及方法
US8200179B1 (en) * 2008-10-07 2012-06-12 Lattice Semiconductor Corporation Combined variable gain amplifier and analog equalizer circuit
US20100290515A1 (en) * 2009-05-18 2010-11-18 Xingdong Dai Multi-Band Gain Adaptation for Receiver Equalization Using Approximate Frequency Separation
US8335249B1 (en) * 2009-11-25 2012-12-18 Altera Corporation Receiver equalizer circuitry with offset voltage compensation for use on integrated circuits
US7961050B1 (en) * 2010-02-17 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including an equalizer and operating methods thereof
US8493092B2 (en) * 2011-04-18 2013-07-23 Rambus, Inc. Linear equalizer
CN102801666B (zh) 2011-05-23 2015-09-02 联咏科技股份有限公司 均衡器及通信系统
US8964825B2 (en) * 2012-02-17 2015-02-24 International Business Machines Corporation Analog signal current integrators with tunable peaking function
US8810319B1 (en) * 2012-06-08 2014-08-19 Altera Corporation Dual-stage continuous-time linear equalizer
US8872586B2 (en) * 2012-09-18 2014-10-28 Broadcom Corporation Folded-cascode amplifier
JP6036210B2 (ja) 2012-11-19 2016-11-30 富士通株式会社 エンファシス信号生成回路
US9355693B2 (en) * 2013-03-14 2016-05-31 Intel Corporation Memory receiver circuit for use with memory of different characteristics
JP6334183B2 (ja) * 2014-01-31 2018-05-30 株式会社日立製作所 光伝送回路
US9082631B1 (en) * 2014-05-07 2015-07-14 Realtek Semiconductor Corp. Linear equalizer circuit and method thereof
US9484867B2 (en) * 2014-07-18 2016-11-01 Qualcomm Incorporated Wideband low-power amplifier
US9397623B1 (en) * 2015-02-27 2016-07-19 Huawei Technologies Co., Ltd. Dual path double zero continuous time linear equalizer
US9608845B2 (en) * 2015-02-27 2017-03-28 Huawei Technologies Co., Ltd. Transmit apparatus and method
US9537682B2 (en) * 2015-03-17 2017-01-03 Intel Corporation High speed receiver with one-hot decision feedback equalizer
US9755599B2 (en) * 2015-09-17 2017-09-05 Qualcomm Incorporated Amplifier with boosted peaking

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366385A (zh) * 2002-02-05 2002-08-28 威盛电子股份有限公司 具有适应性均衡器与基线飘移补偿器的接收器
CN201797511U (zh) * 2009-08-27 2011-04-13 中兴通讯股份有限公司 自适应均衡器
CN104796092A (zh) * 2014-01-22 2015-07-22 上海华虹集成电路有限责任公司 均衡电路
CN103746671A (zh) * 2014-01-24 2014-04-23 南京邮电大学 一种高增益高补偿范围的均衡滤波器

Also Published As

Publication number Publication date
CN108353044A (zh) 2018-07-31
US20170126443A1 (en) 2017-05-04
WO2017071002A1 (en) 2017-05-04
US10116470B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
CN108353044B (zh) 组合低频和高频连续时间线性均衡器
US10313165B2 (en) Finite impulse response analog receive filter with amplifier-based delay chain
US10193515B2 (en) Continuous time linear equalizer with two adaptive zero frequency locations
US8964825B2 (en) Analog signal current integrators with tunable peaking function
EP2878079B1 (en) Receiver having a wide common mode input range
US7562108B2 (en) High bandwidth high gain receiver equalizer
US11165456B2 (en) Methods and apparatus for a continuous time linear equalizer
US8200179B1 (en) Combined variable gain amplifier and analog equalizer circuit
US8810319B1 (en) Dual-stage continuous-time linear equalizer
US10630264B2 (en) Attenuator
CN106656883B (zh) 一种低频增益分段可调的线性均衡器
CN213461678U (zh) 连续时间线性均衡器
CN113422586B (zh) 一种高能效的均衡器架构
CN113691234A (zh) 高带宽连续时间线性均衡电路
US20050114428A1 (en) Analog delay elements
CN103379063A (zh) 线性均衡器
US7346645B2 (en) Architecture for transverse-form analog finite-impulse-response filter
CN114762300A (zh) 用于串行有线接收器的无源线性均衡器
US20030218502A1 (en) Variable gain amplifier
KR102095867B1 (ko) 음성 피드백 루프를 포함하는 저전력, 저잡음 증폭기
CN112290896A (zh) 连续时间线性均衡器
US9225563B1 (en) Programmable passive peaking equalizer
US7138835B1 (en) Method and apparatus for an equalizing buffer
Hernandez-Garduno et al. A CMOS 1 Gb/s 5-tap fractionally-spaced equalizer
CN116111980A (zh) 一种基于gm-TIA的低功耗接收机模拟前端均衡电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant