CN112290896A - 连续时间线性均衡器 - Google Patents

连续时间线性均衡器 Download PDF

Info

Publication number
CN112290896A
CN112290896A CN202011324204.2A CN202011324204A CN112290896A CN 112290896 A CN112290896 A CN 112290896A CN 202011324204 A CN202011324204 A CN 202011324204A CN 112290896 A CN112290896 A CN 112290896A
Authority
CN
China
Prior art keywords
circuit
source
nmos transistor
resistor
current mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011324204.2A
Other languages
English (en)
Inventor
胡美璜
唐重林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niuxin Semiconductor Shenzhen Co ltd
Original Assignee
Niuxin Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niuxin Semiconductor Shenzhen Co ltd filed Critical Niuxin Semiconductor Shenzhen Co ltd
Priority to CN202011324204.2A priority Critical patent/CN112290896A/zh
Publication of CN112290896A publication Critical patent/CN112290896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供了一种连续时间线性均衡器，包括电阻电容源极退化差分对电路、差分电流模放大电路、电流模电阻源极退化电路、低通滤波电路和电流模加法电路，电阻电容源极退化差分对电路连接输入信号，补偿输入信号中的高频信号；差分电流模放大电路连接电阻电容源极退化差分对电路，补偿电阻电容源极退化差分对电路的输出信号中的高频信号；电流模电阻源极退化电路连接差分电流模放大电路，补偿差分电流模放大电路的输出信号中的低频信号；低通滤波电路连接电流模电阻源极退化电路，去除电流模电阻源极退化电路的输出信号中的高频信号；电流模加法电路的输入端连接低通滤波电路的输出端，电流模加法电路的输出端连接差分电流模放大电路的输入端。

Description

连续时间线性均衡器
技术领域
本申请涉及电路设计领域，特别涉及一种连续时间线性均衡器。
背景技术
在有线通信系统中，由于趋肤效应和介质损耗等非理想因素，信道表现为低通特性，当数据率远远超过信道带宽时，就会引起码间干扰(ISI)，造成当前接收数位的脉宽和幅值减小。通信信道的非理想特性，不仅导致符号间干扰(ISI，Inter SymbolInterference)，也严重限制了传输速率和传输距离。因此，为了提高通信系统的传输速率或者延长传输距离，通信系统的接收端必须对接收到的信号进行均衡补偿，抑制码间干扰的影响。
在电信和数据通信中，均衡是指逆转通过信道传输的信号所经历的失真的过程，可以在数据收发器系统中利用连续时间线性均衡器(Continuous Time Linear Equalizer，CTLE)来在采样和数字化之前均衡模拟信号。连续时间线性均衡器实际上是一个高通滤波器，通过电容退化实现高频放大功能，但是，现有的连续时间线性均衡器会降低均衡器的均衡频率。
发明内容
本申请的提供了一种连续时间线性均衡器，能够在一定程度上提高均衡频率。
为解决上述问题，本申请提供了一种连续时间线性均衡器，包括：电阻电容源极退化差分对电路，所述电阻电容源极退化差分对电路的输入端连接输入信号，用于增加所述输入信号的带宽，并可调节的对所述输入信号中的高频信号进行增益补偿；差分电流模放大电路，所述差分电流模放大电路的输入端与所述电阻电容源极退化差分对电路的输出端连接，所述差分电流模放大电路的输出端作为所述连续时间线性均衡器的输出端，用于对所述电阻电容源极退化差分对电路的输出信号中的高频信号进行增益补偿；电流模电阻源极退化电路，所述电流模电阻源极退化电路的输入端与所述差分电流模放大电路的输出端连接，用于增加所述差分电流模放大电路的输出信号的带宽，并可调节的对所述差分电流模放大电路的输出信号中的低频信号进行增益补偿；低通滤波电路，所述低通滤波电路的输入端与所述电流模电阻源极退化电路的输出端连接，用于去除所述电流模电阻源极退化电路的输出信号中的高频信号；电流模加法电路，所述电流模加法电路的输入端与所述低通滤波电路的输出端连接，所述电流模加法电路的输出端与所述差分电流模放大电路的输入端连接，用于对对电阻电容源极退化差分对电路的输出信号中的低频信号进行增益补偿。
在本申请的一个实施例中，所述电阻电容源极退化差分对电路包括：第一NMOS管，所述第一NMOS管的栅级作为所述电阻电容源极退化差分对电路的第一输入端连接第一输入信号，所述第一NMOS管的漏级通过第一负载连接第一电源，所述第一NMOS管的漏级作为所述电阻电容源极退化差分对电路的第一输出端，所述第一NMOS管的源级通过第一电流源接地；第二NMOS管，所述第二NMOS管的栅级作为所述电阻电容源极退化差分对电路的第二输入端连接第二输入信号，所述第二NMOS管的漏级通过第二负载连接所述第一电源，所述第二NMOS管的漏级作为所述电阻电容源极退化差分对电路的第二输出端，所述第二NMOS管的源级通过第二电流源接地；第一源级退化电阻，所述第一源级退化电阻的两端分别跨接在所述第一NMOS管的源级与所述第二NMOS管的源级之间；源级退化电容，所述源级退化电容的两端分别跨接在所述第一NMOS管的源级与所述第二NMOS管的源级之间。
在本申请的一个实施例中，所述第一负载包括：第一电感，所述第一电感的第一端连接所述第一电源；第一电阻，所述第一电阻的第一端连接所述第一电感的第一端，所述第一电阻的第二端连接所述第一NMOS管的漏级；所述第二负载包括：第二电感，所述第二电感的第一端连接所述第一电源；第二电阻，所述第二电阻的第一端连接所述第二电感的第二端，所述第二电阻的第二端连接所述第二NMOS管的漏级。
在本申请的一个实施例中，所述差分电流模放大电路包括：第三NMOS管，所述第三NMOS管的栅级作为所述差分电流模放大电路的第一输入端连接所述电阻电容源极退化差分对电路的第一输出端，所述第三NMOS管的漏级通过第三负载连接第二电源，所述第三NMOS管的漏级作为所述连续时间线性均衡器的第一输出端，所述第三NMOS管的源级通过第三电流源接地；第四NMOS管，所述第四NMOS管的栅级作为所述差分电流模放大电路的第二输入端连接所述电阻电容源极退化差分对电路的第二输出端，所述第四NMOS管的漏级通过第四负载连接所述第二电源，所述第四NMOS管的漏级作为所述连续时间线性均衡器的第二输出端，所述第四NMOS管的源级连接所述第三NMOS管的源级。
在本申请的一个实施例中，所述第三负载包括：第三电感，所述第三电感的第一端连接所述第二电源；第三电阻，所述第三电阻的第一端连接所述第三电感的第二端，所述第三电阻的第二端连接所述第三NMOS管的漏级；所述第四负载包括：第四电感，所述第四电感的第一端连接所述第二电源；第四电阻，所述第四电阻的第一端连接所述第四电感的第二端，所述第四电阻的第二端连接所述第四NMOS管的漏级。
在本申请的一个实施例中，所述电流模电阻源极退化电路包括：第五NMOS管，所述第五NMOS管的栅级作为所述电流模电阻源极退化电路的第一输入端连接所述差分电流模放大电路的第一输出端，所述第五NMOS管的漏级通过第五负载连接第三电源，所述第五NMOS管的漏级作为所述电流模电阻源极退化电路的第一输出端，所述第五NMOS管的源级通过第四电流源接地；第六NMOS管，所述第六NMOS管的栅级作为所述电流模电阻源极退化电路的第二输入端连接所述差分电流模放大电路的第二输出端，所述第六NMOS管的漏级通过第六负载连接所述第三电源，所述第六NMOS管的漏级作为所述电流模电阻源极退化电路的第二输出端，所述第六NMOS管的源级通过第五电流源接地；第二源级退化电阻，所述第二源级退化电阻的两端分别跨接在所述第五NMOS管的源级与所述第六NMOS管的源级之间。
在本申请的一个实施例中，所述第五负载包括：第五电阻，所述第五电阻的第一端连接所述第三电源，所述第五电阻的第二端连接所述第五NMOS管的漏级；所述第六负载包括：第六电阻，所述第六电阻的第一端连接所述第三电源，所述第六电阻的第二端连接所述第六NMOS管的漏级。
在本申请的一个实施例中，所述低通滤波电路包括：第七电阻，所述第七电阻的第一端作为所述低通滤波电路的第一输入端连接所述电流模电阻源极退化电路的第一输出端；第一电容，所述第一电容的第一端连接所述第七电阻的第二端作为所述低通滤波电路的第一输出端，所述第一电容的第二端接地；第八电阻，所述第八电阻的第一端作为所述低通滤波电路的第二输入端连接所述电流模电阻源极退化电路的第二输出端；第二电容，所述第二电容的第一端连接所述第八电阻的第二端作为所述低通滤波电路的第二输出端，所述第二电容的第二端接地。
在本申请的一个实施例中，所述电流模加法电路包括：第七NMOS管，所述第七NMOS管的栅级作为所述电流模加法电路的第一输入端连接所述低通滤波电路的第一输出端，所述第七NMOS管的源级通过第六电流源接地，所述第七NMOS管的漏级连接所述差分电流模放大电路的第一输入端；第八NMOS管，所述第八NMOS管的栅级作为所述电流模加法电路的第二输入端连接所述低通滤波电路的第二输出端，所述第八NMOS管的源级连接所述第七NMOS管的源级，所述第八NMOS管的漏级连接所述差分电流模放大电路的第二输入端。
在本申请的一个实施例中，所述第六电流源通过尾电流控制电路接地，所述尾电流控制电路包括：第九NMOS管，所述第九NMOS管的漏级作为所述尾电流控制电路的输入端连接所述第六电流源，所述第九NMOS管的源级作为所述尾电流控制电路的输出端接地，所述第九NMOS管的栅级通过传输门电路连接所述第九NMOS管的控制信号；第十NMOS管，所述第十NMOS管的漏级连接所述第九NMOS管的栅级，所述第十NMOS管的源级接地，所述第十NMOS管的栅级作为所述第十NMOS管的控制端接收所述第十NMOS管的控制信号。
由上述技术方案可知，本申请至少具有如下优点和积极效果：
本申请中提出的一种连续时间线性均衡器，包括电阻电容源极退化差分对电路、差分电流模放大电路、电流模电阻源极退化电路、低通滤波电路和电流模加法电路，电阻电容源极退化差分对电路的输入端连接输入信号，用于增加输入信号的带宽，并可调节的对输入信号中的高频信号进行增益补偿；差分电流模放大电路的输入端与电阻电容源极退化差分对电路的输出端连接，差分电流模放大电路的输出端作为连续时间线性均衡器的输出端，用于对电阻电容源极退化差分对电路的输出信号中的高频信号进行增益补偿；电流模电阻源极退化电路的输入端与差分电流模放大电路的输出端连接，用于增加差分电流模放大电路的输出信号的带宽，并可调节的对差分电流模放大电路的输出信号中的低频信号进行增益补偿；低通滤波电路的输入端与电流模电阻源极退化电路的输出端连接，用于去除电流模电阻源极退化电路的输出信号中的高频信号，留下电流模电阻源极退化电路的输出信号中的低频信号；电流模加法电路的输入端与低通滤波电路的输出端连接，电流模加法电路的输出端与差分电流模放大电路的输入端连接，将留下的电流模电阻源极退化电路的输出信号中的低频信号与电阻电容源极退化差分对电路的输出信号混合后经差分电流模放大电路输出，用于对电阻电容源极退化差分对电路的输出信号中的低频信号进行增益补偿，以使连续时间线性均衡器的输出结果不仅对输入信号中的高频信号进行增益补偿，也对输入信号中的低频信号进行增益补偿，从而在一定程度上提高均衡频率。
附图说明
图1示意性的示出了本申请的一个实施例的连续时间线性均衡器的结构示意图；
图2示意性的示出了本申请的一个实施例的连续时间线性均衡器的工作示意图；
图3示意性示出了本申请的一个实施例的第一源级退化电阻结构示意图；
图4示意性示出了本申请的一个实施例的第一源级退化电阻结构示意图；
图5示意性示出了本申请的一个实施例的源级退化电容结构示意图；
图6示意性示出了本申请的一个实施例的源级退化电容结构示意图；
图7示意性示出了本申请的一个实施例的源级退化电容结构示意图；
图8示意性示出了本申请的一个实施例的尾电流控制电路结构示意图；
图9示意性示出了本申请一个实施例的新型连续时间线性均衡器的低频段均衡器零极点分布图；
图10示意性示出了本申请一个实施例频率响应对比图。
附图标记说明如下：
1、电阻电容源极退化差分对电路，11、电阻电容源极退化差分对电路的第一输出端，12、电阻电容源极退化差分对电路的第二输出端；
2、差分电流模放大电路，21、差分电流模放大电路的第一输出端，22、差分电流模放大电路的第二输出端；
3、电流模电阻源极退化电路，31、电流模电阻源极退化电路第一输出端，
32、电流模电阻源极退化电路第二输出端；
4、低通滤波电路，41、低通滤波电路的第一输入端，42、低通滤波电路的第二输入端，43、低通滤波电路的第一输出端，44、低通滤波电路的第二输出端；
5、电流模加法电路，81、传输门电路；
N1、第一NMOS管，N2、第二NMOS管，N3、第三NMOS管，N4、第四NMOS管，N5、第五NMOS管，N6、第六NMOS管，N7、第七NMOS管，N8、第八NMOS管，N9、第九NMOS管，N10、第十NMOS管；
I1、第一电流源，I2、第二电流源，I3、第三电流源，I4、第四电流源，I5、第五电流源，I6、第六电流源；
V1、第一电源，V2、第二电源，V3、第三电源；
R1、第一电阻，R2、第二电阻，R3、第三电阻，R4、第四电阻，R5、第五电阻，R6、第六电阻，R7、第七电阻，R8、第八电阻；
L1、第一电感，L2、第二电感，L3、第三电感，L4、第四电感；
Nt1、第一调节场效应管，Nt2、第二调节场效应管，Nt3、第三调节场效应管，Nt4、第四调节场效应管，Nt5、第五调节场效应管，Nt6、第六调节场效应管，Nt7、第七调节场效应管，Nt8、第八调节场效应管；
Cg1、第一固定电容，Cg2、第二固定电容，Cg3、第三固定电容，Cg4、第四固定电容，Cg5、第五固定电容，；
Rg1、第一固定电阻，Rg2、第二固定电阻，Rg3、第三固定电阻，Rg4、第四固定电阻；
C1、第一电容，C2、第二电容，C3、第三电容，C4、第四电容；
vbin、第九NMOS管的控制信号，enb、第十NMOS管的控制信号。
具体实施方式
体现本申请特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本申请能够在不同的实施方式上具有各种的变化，其皆不脱离本申请的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本申请。
本实施例提供的一种连续时间线性均衡器包括电阻电容源极退化差分对电路1、差分电流模放大电路2、电流模电阻源极退化电路3、低通滤波电路4和电流模加法电路5，如图1所示，图1示意性的示出了本申请的一个实施例的连续时间线性均衡器的结构示意图。
在本申请的一个实施例中，上述包括电阻电容源极退化差分对电路1、差分电流模放大电路2、电流模电阻源极退化电路3、低通滤波电路4和电流模加法电路5的连续时间线性均衡器可以有多个，多个连续时间线性均衡器相互串联调节信号的频率，如图2所示，图2示意性的示出了本申请的一个实施例的连续时间线性均衡器的工作示意图，图2中连接控制和校准电路的的第一级、第二级……第N级都可以是如上所述的连续时间线性均衡器。
在本申请的一个实施例中，继续参照图1，电阻电容源极退化差分对电路1的输入端连接输入信号，用于增加输入信号的带宽，并可调节的对输入信号中的高频信号进行增益补偿。
在本申请的一个实施例中，电阻电容源极退化差分对电路1可以包括第一NMOS管N1、第二NMOS管N2、第一源级退化电阻和源级退化电容。第一NMOS管N1的栅级作为电阻电容源极退化差分对电路1的第一输入端连接第一输入信号，第一NMOS管N1的漏级通过第一负载连接第一电源V1，第一NMOS管N1的漏级作为电阻电容源极退化差分对电路的第一输出端11，第一NMOS管N1的源级通过第一电流源I1接地。第二NMOS管N2的栅级作为电阻电容源极退化差分对电路1的第二输入端连接第二输入信号，第二NMOS管N2的漏级通过第二负载连接第一电源V1，第二NMOS管N2的漏级作为电阻电容源极退化差分对电路的第二输出端12，第二NMOS管N2的源级通过第二电流源I2接地。第一源级退化电阻的两端分别跨接在第一NMOS管N1的源级与第二NMOS管N2的源级之间。源级退化电容的两端分别跨接在第一NMOS管N1的源级与第二NMOS管N2的源级之间。
在该实施例中，通过调整第一源级退化电阻可以改变电阻电容源极退化差分对电路1的输出信号中的直流增益，具体的，增大第一源级退化电阻直流增益下降，减小第一源级退化电阻直流增益提高。通过调整源级退化电容可以改变峰值增益，具体的，增大源级退化电容峰值增益下降，减小源级退化电容峰值增益提高。
在本申请的一个实施例中，第一源级退化电阻可以由多个可变电阻组成，源级退化电容可以是多个源级退化电容组成，如图1。
在本申请的一个实施例中，第一源级退化电阻中可以包括一个或多个场效应管，通过控制场效应管的导通或关断，控制跨接在第一NMOS管N1的源级与第二NMOS管N2的源级之间的场效应管的数量，从而调节第一源级退化电阻的阻值。
在本申请的一个实施例中，第一源级退化电阻可以是场效应管和电阻的组合，可以将场效应管的源级和漏级分别接在电阻的两端，通过控制场效应管的导通或关断，以控制与场效应管并联的电阻是否接入电路。
具体的，当场效应管导通时，若场效应管导通后的阻值和电阻的阻值相差不多，则场效应管与电阻并联；若场效应管导通后的阻值和电阻的阻值相差悬殊，则场效应管将电阻短路。
图3示意性示出了本申请的一个实施例的第一源级退化电阻结构示意图，如图3所示，第一源级退化电阻可以包括相互串联的第一固定电阻Rg1、第二固定电阻Rg2和第三固定电阻Rg3，第一调节场效应管Nt1的源级和漏级分别并联在第二固定电阻Rg2的两端，第一调节场效应管Nt1的栅极作为调节场效应管的控制端和第一源级退化电阻的调节端，控制第一调节场效应管Nt1的导通或关断，第一固定电阻Rg1和第三固定电阻Rg3未接入第一调节场效应管Nt1的端部分别作为第一源级退化电阻的两端。
具体的，第一调节场效应管Nt1可以是NMOS管，当NMOS管的栅极接入高电平，则NMOS管导通；当NMOS管的栅极接入低电平，则NMOS管关断。
具体的，该实施例中的第一固定电阻Rg1、第二固定电阻Rg2和第三固定电阻Rg3也可以是可变电阻。
在本申请的一个实施例中，第一源级退化电阻可以是场效应管和电阻串联，若场效应管关断，则第一源级退化电阻呈高阻抗状态，若场效应管导通，则第一源级退化电阻的阻值为场效应管的导通电阻和电阻之和。
图4示意性示出了本申请的一个实施例的第一源级退化电阻结构示意图，如图4所示，第一源级退化电阻可以包括相互串联的第二调节场效应管Nt2、第三调节场效应管Nt3和第四固定电阻Rg4，第二调节场效应管Nt2的源级通过第四固定电阻Rg4连接第三调节场效应管Nt3的漏级，第二调节场效应管Nt2的漏级和第三调节场效应管Nt3的源级分别作为第一源级退化电阻的两端，第二调节场效应管Nt2的栅极连接第三调节场效应管Nt3的栅极作为第一源级退化电阻的调节端。
具体的，若第二调节场效应管Nt2和第三调节场效应管Nt3均为NMOS管，且第一源级退化电阻的调节端接入高电平，则NMOS管导通，第一源级退化电阻的阻值为两个NMOS管导通的阻值和第四固定电阻Rg4的阻值之和。
具体的，该实施例中的第四固定电阻Rg4也可以替换为可变电阻。
在本申请的一个实施例中，第一源级退化电阻可以是上述几种情形相互并联。
在本申请的一个实施例中，源级退化容中可以包括一个或多个场效应管，通过控制场效应管的导通或关断，控制跨接在第一NMOS管N1的源级与第二NMOS管N2的源级之间的场效应管的数量，从而调节源级退化电容的大小。
在本申请的一个实施例中，源级退化电容可以是场效应管和电容的组合，可以将场效应管的源级和漏级分别接在电容的两端，通过控制场效应管的导通或关断，以调节源级退化电容的大小。
图5示意性示出了本申请的一个实施例的源级退化电容结构示意图，如图5所示，源级退化电容可以包括相互串联的第一固定电容Cg1、第二固定电容Cg2和第三固定电容Cg3，第四调节场效应管Nt4的源级和漏级分别并联在第二固定电容Cg2的两端，第四调节场效应管Nt4的栅极作为调节场效应管的控制端和源级退化电容的调节端，控制第四调节场效应管Nt4的导通或关断，第一固定电容Cg1和第三固定电容Cg3未接入第四调节场效应管Nt4的端部分别作为源级退化电容的两端。
具体的，第四调节场效应管Nt4可以是NMOS管，当NMOS管的栅极接入高电平，则NMOS管导通；当NMOS管的栅极接入低电平，则NMOS管关断。
具体的，该实施例中的第一固定电容Cg1、第二固定电容Cg2和第三固定电容Cg3也可以替换为可变电容。
在本申请的一个实施例中，源级退化电容可以是场效应管和电容串联，通过调节场效应管的导通或关断，以调节场效应管呈现出的电容值，从而调节源级退化电容的电容值。
图6示意性示出了本申请的一个实施例的源级退化电容结构示意图，如图6所示，源级退化电容可以包括相互串联的第五调节场效应管Nt5、第六调节场效应管Nt6和第四固定电容Cg4，第五调节场效应管Nt5的源级通过第四固定电容Cg4连接第六调节场效应管Nt6的漏级，第五调节场效应管Nt5的漏级和第六调节场效应管Nt6的源级分别作为源级退化电容的两端，第五调节场效应管Nt5的栅极连接第六调节场效应管Nt6的栅极作为源级退化电容的调节端。
具体的，若第五调节场效应管Nt5和第六调节场效应管Nt6均为NMOS管，且源级退化电容的调节端接入高电平，则NMOS管导通。
具体的，该实施例中的第四固定电容Cg4也可以是可变电容。
图7示意性示出了本申请的一个实施例的源级退化电容结构示意图，如图7所示，源级退化电容可以包括相互串联的第七调节场效应管Nt7和第八调节场效应管Nt8，第七调节场效应管Nt7的源级漏级相连，第八调节场效应管Nt8的源级漏级相连，第七调节场效应管Nt7的栅极和第八调节场效应管Nt8的栅极分别作为源级退化电容的两端，第七调节场效应管Nt7的源级作为源级退化电容的调节端，通过调节调节端的电压能够调节第七调节场效应管Nt7和第八调节场效应管Nt8呈现的电容值。
在本申请的一个实施例中，源级退化电容可以是上述几种情形相互并联。
在本申请的一个实施例中，继续参照图1，第一负载可以包括第一电感L1和第一电阻R1，第一电感L1的第一端可以连接第一电源V1，第一电阻R1的第一端可以连接第一电感L1的第一端，第一电阻R1的第二端可以连接第一NMOS管N1的漏级。
在本申请的一个实施例中，第二负载可以包括第二电感L2和第二电阻R2，第二电感L2的第一端可以连接第一电源V1，第二电阻R2的第一端可以连接第二电感L2的第二端，第二电阻R2的第二端可以连接第二NMOS管N2的漏级。
在本申请的一个实施例中，第一电感L1可以是有源电感，第一电阻R1可以是有源电阻，第二电感L2可以是有源电感，第二电阻R2可以是有源电阻。
在本申请的一个实施例中，差分电流模放大电路2的输入端与电阻电容源极退化差分对电路1的输出端连接，差分电流模放大电路2的输出端作为连续时间线性均衡器的输出端，用于对电阻电容源极退化差分对电路1的输出信号中的高频信号进行增益补偿。
在本申请的一个实施例中，差分电流模放大电路2可以包括第三NMOS管N3和第四NMOS管N4。第三NMOS管N3的栅级可以作为差分电流模放大电路2的第一输入端连接电阻电容源极退化差分对电路的第一输出端11，第三NMOS管N3的可以漏级通过第三负载连接第二电源V2，第三NMOS管N3的漏级可以作为连续时间线性均衡器的第一输出端，第三NMOS管N3的源级可以通过第三电流源I3接地。第四NMOS管N4的栅级可以作为差分电流模放大电路2的第二输入端连接电阻电容源极退化差分对电路的第二输出端12，第四NMOS管N4的漏级可以通过第四负载连接第二电源V2，第四NMOS管N4的漏级可以作为连续时间线性均衡器的第二输出端，第四NMOS管N4的源级可以连接第三NMOS管N3的源级。
在本申请的一个实施例中，第三负载可以包括第三电感L3和第三电阻R3。具体的，第三电感L3的第一端可以连接第二电源V2，第三电阻R3的第一端可以连接第三电感L3的第二端，第三电阻R3的第二端可以连接第三NMOS管N3的漏级。
在本申请的一个实施例中，第四负载可以包括第四电感L4和第四电阻R4，其中，第四电感L4的第一端可以连接第二电源V2，第四电阻R4的第一端连接第四电感L4的第二端，第四电阻R4的第二端可以连接第四NMOS管N4的漏级。
在本申请的一个实施例中，第三电感L3可以是有源电感，第三电阻R3可以是有源电阻，第四电感L4可以是有源电感，第四电阻R4可以是有源电阻。
在本申请的一个实施例中，第三电容和第四电容可以是虚拟负载，具体大小由下一级电路决定。
在本申请的一个实施例中，电流模电阻源极退化电路3的输入端可以与差分电流模放大电路2的输出端连接，用于增加差分电流模放大电路2的输出信号的带宽，并可调节的对差分电流模放大电路2的输出信号中的低频信号进行增益补偿。
在本申请的一个实施例中，电流模电阻源极退化电路3可以包括第五NMOS管N5、第六NMOS管N6和第二源级退化电阻
在本申请的一个实施例中，第五NMOS管N5的栅级可以作为电流模电阻源极退化电路3的第一输入端连接差分电流模放大电路的第一输出端21，第五NMOS管N5的漏级可以通过第五负载连接第三电源V3，第五NMOS管N5的漏级可以作为电流模电阻源极退化电路的第一输出端31，第五NMOS管N5的源级可以通过第四电流源I4接地。
在本申请的一个实施例中，第五负载可以包括第五电阻R5。
具体的，第五电阻R5的第一端可以连接第三电源V3，第五电阻R5的第二端可以连接第五NMOS管N5的漏级，其中，第五电阻R5可以是有源电阻。
在本申请的一个实施例中，第六NMOS管N6的栅级可以作为电流模电阻源极退化电路3的第二输入端连接差分电流模放大电路的第二输出端22，第六NMOS管N6的漏级可以通过第六负载连接第三电源V3，第六NMOS管N6的漏级可以作为电流模电阻源极退化电路的第二输出端32，第六NMOS管N6的源级可以通过第五电流源I5接地。
在本申请的一个实施例中，第六负载可以包括第六电阻R6。具体的，第六电阻R6的第一端可以连接第三电源V3，第六电阻R6的第二端可以连接第六NMOS管N6的漏级，其中，第六电阻R6可以是有源电阻。
在本申请的一个实施例中，第二源级退化电阻的两端分别跨接在第五NMOS管N5的源级与第六NMOS管N6的源级之间，第二源级退化电阻的结构可以参照上述对第一源级退化电阻的描述。
在本申请的一个实施例中，低通滤波电路4的输入端可以与电流模电阻源极退化电路3的输出端连接，用于去除电流模电阻源极退化电路3的输出信号中的高频信号。
在本申请的一个实施例中，低通滤波电路4可以包括第七电阻R7、第一电容C1、第八电阻R8和第二电容C2。
具体的，第七电阻R7的第一端作为低通滤波电路的第一输入端41连接电流模电阻源极退化电路的第一输出端31，第一电容C1的第一端连接第七电阻R7的第二端作为低通滤波电路的第一输出端43，第一电容C1的第二端接地。第八电阻R8的第一端作为低通滤波电路的第二输入端42连接电流模电阻源极退化电路的第二输出端32，第二电容C2的第一端连接第八电阻R8的第二端作为低通滤波电路的第二输出端44，第二电容C2的第二端接地。
在本申请的一个实施例中，电流模加法电路5的输入端可以与低通滤波电路4的输出端连接，电流模加法电路5的输出端与差分电流模放大电路2的输入端连接，用于对电阻电容源极退化差分对电路1的输出信号中的低频信号进行增益补偿。
在本申请的一个实施例中，电流模加法电路5可以包括第七NMOS管N7和第八NMOS管N8。
具体的，在该实施例中，第七NMOS管N7的栅级可以作为电流模加法电路5的第一输入端连接低通滤波电路的第一输出端43，第七NMOS管N7的源级可以通过第六电流源I6接地，第七NMOS管N7的漏级可以连接差分电流模放大电路2的第一输入端。
具体的，在该实施例中，第八NMOS管N8的栅级可以作为电流模加法电路5的第二输入端连接低通滤波电路的第二输出端44，第八NMOS管N8的源级可以连接第七NMOS管N7的源级，第八NMOS管N8的漏级可以连接差分电流模放大电路2的第二输入端。
在本申请的一个实施例中，第六电流源I6可以通过尾电流控制电路接地，尾电流控制电路中可以包括多个NMOS管、PMOS管或者CMOS管，通过调节尾电流控制电路中接入第六电流源I6和地之间的场效应管的数量，来调节尾电流的大小。
图8示意性示出了本申请的一个实施例的尾电流控制电路结构示意图，如图8所示，尾电流控制电路可以包括第九NMOS管N9以及由NMOS管和PMOS管组成的传输门电路81，第九NMOS管N9的控制信号通过传输门电路81连接第九NMOS管N9的栅极。
在本申请的一个实施例中，传输门电路81中的NMOS管的栅极和PMOS管的栅极分别作为传输门电路81的两个控制端接收相反信号，NMOS管和PMOS管的两个源级相互连接并作为传输门电路81的输入端，传输门电路81的输入端用于接收第九NMOS管的控制信号vbin，NMOS管和PMOS管的两个漏级相互连接并作为传输门电路81的输出端，传输门电路81的输出端用于连接第九NMOS管N9的栅极。
在该实施例中，由于传输门电路81的两个控制端接收相反信号，NMOS管和PMOS管同时导通或同时关断，当NMOS管和PMOS管同时导通时，第九NMOS管的控制信号vbin能够传递至第九NMOS管N9的栅极；当NMOS管和PMOS管同时关断时，第九NMOS管的控制信号vbin不能传递至第九NMOS管N9的栅极。在该实施例中，传输门电路81的两个控制端可以接收数字信号，以方便的控制传输门电路81。
在该实施例中，也可以将NMOS管和PMOS管的两个源级相互连接并作为传输门电路81的输出端，NMOS管和PMOS管的两个漏级相互连接并作为传输门电路81的输入端。
在本申请的一个实施例中，尾电流控制电路还可以包括第十NMOS管N10，第十NMOS管N10的漏级连接第九NMOS管N9的栅级，第十NMOS管N10的源级接地，第十NMOS管N10的栅级作为第十NMOS管N10的控制端接收第十NMOS管的控制信号enb，第十NMOS管的控制信号enb可以是数字控制信号。
在本申请的一个实施例中，连续时间线性均衡器可以只包括上述实施例所述的电阻电容源极退化差分对电路1，记为传统连续时间线性均衡器，该传统连续时间线性均衡器的传输函数为：
Figure BDA0002793824380000141
该传统连续时间线性均衡器的零点为
Figure BDA0002793824380000142
该传统连续时间线性均衡器的第一个极点为
Figure BDA0002793824380000143
第二个极点为
Figure BDA0002793824380000144
在本申请的一个实施例中，可以将本申请中包括电阻电容源极退化差分对电路1、差分电流模放大电路2、电流模电阻源极退化电路3、低通滤波电路4和电流模加法电路5的连续时间线性均衡器，记为新型连续时间线性均衡器。
新型连续时间线性均衡器的零点公式为：
Figure BDA0002793824380000145
新型连续时间线性均衡器的第一个极点为：
Figure BDA0002793824380000146
新型连续时间线性均衡器的第二个极点为：
Figure BDA0002793824380000151
图9示意性示出了本申请一个实施例的新型连续时间线性均衡器的低频段均衡器零极点分布图，参照图9，从低频段均衡器零极点分布可以看到，新型连续时间线性均衡器会出现一个低频段的零极点分布，且系统的频率和电阻电容源极退化差分对电路1的源极退化电容无关，这样就解决了随着源极退化电容的增大高频增益下降的缺点，且整个均衡器的带宽有较大幅度的提升。
图10示意性示出了本申请一个实施例频率响应对比图，图10包括将输入信号输入传统连续时间线性均衡器的输出结果的频率响应、将输入信号输入新型传统连续时间线性均衡器的输出结果的频率响应以及输入信号的频率响应示意图。通过传统连续时间线性均衡器的传输函数和零极点分布我们可以发现，传统连续时间线性均衡器能够增大输入信号的峰值增益，但是零点和极点都会往低频段移动，这会降低均衡器的均衡频率和均衡器能够实现的最大高频增益。新型连续时间线性均衡器和传统连续时间线性均衡器比较，新型连续时间线性均衡器具有更大的带宽，更高的高频增益均衡，且更小的极点向低频段移动，且能够同时实现低频段补偿，以解决由于趋肤效应造成的低频段衰减，减小系统的误码率。新型连续时间线性均衡器和传统连续时间均衡器相比，新型连续时间线性均衡器能够对信道全带宽补偿，从系统角度减少长尾效应，去除ISI(符号间干扰，Inter SymbolInterference)。
虽然已参照几个典型实施方式描述了本申请，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本申请能够以多种形式具体实施而不脱离申请的精神或实质，所以应当理解，上述实施方式不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种连续时间线性均衡器，其特征在于，包括：
电阻电容源极退化差分对电路，所述电阻电容源极退化差分对电路的输入端连接输入信号，用于增加所述输入信号的带宽，并可调节的对所述输入信号中的高频信号进行增益补偿；
差分电流模放大电路，所述差分电流模放大电路的输入端与所述电阻电容源极退化差分对电路的输出端连接，所述差分电流模放大电路的输出端作为所述连续时间线性均衡器的输出端，用于对所述电阻电容源极退化差分对电路的输出信号中的高频信号进行增益补偿；
电流模电阻源极退化电路，所述电流模电阻源极退化电路的输入端与所述差分电流模放大电路的输出端连接，用于增加所述差分电流模放大电路的输出信号的带宽，并可调节的对所述差分电流模放大电路的输出信号中的低频信号进行增益补偿；
低通滤波电路，所述低通滤波电路的输入端与所述电流模电阻源极退化电路的输出端连接，用于去除所述电流模电阻源极退化电路的输出信号中的高频信号；
电流模加法电路，所述电流模加法电路的输入端与所述低通滤波电路的输出端连接，所述电流模加法电路的输出端与所述差分电流模放大电路的输入端连接，用于对对电阻电容源极退化差分对电路的输出信号中的低频信号进行增益补偿。
2.根据权利要求1所述的连续时间线性均衡器，其特征在于，所述电阻电容源极退化差分对电路包括：
第一NMOS管，所述第一NMOS管的栅级作为所述电阻电容源极退化差分对电路的第一输入端连接第一输入信号，所述第一NMOS管的漏级通过第一负载连接第一电源，所述第一NMOS管的漏级作为所述电阻电容源极退化差分对电路的第一输出端，所述第一NMOS管的源级通过第一电流源接地；
第二NMOS管，所述第二NMOS管的栅级作为所述电阻电容源极退化差分对电路的第二输入端连接第二输入信号，所述第二NMOS管的漏级通过第二负载连接所述第一电源，所述第二NMOS管的漏级作为所述电阻电容源极退化差分对电路的第二输出端，所述第二NMOS管的源级通过第二电流源接地；
第一源级退化电阻，所述第一源级退化电阻的两端分别跨接在所述第一NMOS管的源级与所述第二NMOS管的源级之间；
源级退化电容，所述源级退化电容的两端分别跨接在所述第一NMOS管的源级与所述第二NMOS管的源级之间。
3.根据权利要求2所述的连续时间线性均衡器，其特征在于，所述第一负载包括：
第一电感，所述第一电感的第一端连接所述第一电源；
第一电阻，所述第一电阻的第一端连接所述第一电感的第一端，所述第一电阻的第二端连接所述第一NMOS管的漏级；
所述第二负载包括：
第二电感，所述第二电感的第一端连接所述第一电源；
第二电阻，所述第二电阻的第一端连接所述第二电感的第二端，所述第二电阻的第二端连接所述第二NMOS管的漏级。
4.根据权利要求1所述的连续时间线性均衡器，其特征在于，所述差分电流模放大电路包括：
第三NMOS管，所述第三NMOS管的栅级作为所述差分电流模放大电路的第一输入端连接所述电阻电容源极退化差分对电路的第一输出端，所述第三NMOS管的漏级通过第三负载连接第二电源，所述第三NMOS管的漏级作为所述连续时间线性均衡器的第一输出端，所述第三NMOS管的源级通过第三电流源接地；
第四NMOS管，所述第四NMOS管的栅级作为所述差分电流模放大电路的第二输入端连接所述电阻电容源极退化差分对电路的第二输出端，所述第四NMOS管的漏级通过第四负载连接所述第二电源，所述第四NMOS管的漏级作为所述连续时间线性均衡器的第二输出端，所述第四NMOS管的源级连接所述第三NMOS管的源级。
5.根据权利要求4所述的连续时间线性均衡器，其特征在于，所述第三负载包括：
第三电感，所述第三电感的第一端连接所述第二电源；
第三电阻，所述第三电阻的第一端连接所述第三电感的第二端，所述第三电阻的第二端连接所述第三NMOS管的漏级；
所述第四负载包括：
第四电感，所述第四电感的第一端连接所述第二电源；
第四电阻，所述第四电阻的第一端连接所述第四电感的第二端，所述第四电阻的第二端连接所述第四NMOS管的漏级。
6.根据权利要求1所述的连续时间线性均衡器，其特征在于，所述电流模电阻源极退化电路包括：
第五NMOS管，所述第五NMOS管的栅级作为所述电流模电阻源极退化电路的第一输入端连接所述差分电流模放大电路的第一输出端，所述第五NMOS管的漏级通过第五负载连接第三电源，所述第五NMOS管的漏级作为所述电流模电阻源极退化电路的第一输出端，所述第五NMOS管的源级通过第四电流源接地；
第六NMOS管，所述第六NMOS管的栅级作为所述电流模电阻源极退化电路的第二输入端连接所述差分电流模放大电路的第二输出端，所述第六NMOS管的漏级通过第六负载连接所述第三电源，所述第六NMOS管的漏级作为所述电流模电阻源极退化电路的第二输出端，所述第六NMOS管的源级通过第五电流源接地；
第二源级退化电阻，所述第二源级退化电阻的两端分别跨接在所述第五NMOS管的源级与所述第六NMOS管的源级之间。
7.根据权利要求6所述的连续时间线性均衡器，其特征在于，
所述第五负载包括：
第五电阻，所述第五电阻的第一端连接所述第三电源，所述第五电阻的第二端连接所述第五NMOS管的漏级；
所述第六负载包括：
第六电阻，所述第六电阻的第一端连接所述第三电源，所述第六电阻的第二端连接所述第六NMOS管的漏级。
8.根据权利要求1所述的连续时间线性均衡器，其特征在于，所述低通滤波电路包括：
第七电阻，所述第七电阻的第一端作为所述低通滤波电路的第一输入端连接所述电流模电阻源极退化电路的第一输出端；
第一电容，所述第一电容的第一端连接所述第七电阻的第二端作为所述低通滤波电路的第一输出端，所述第一电容的第二端接地；
第八电阻，所述第八电阻的第一端作为所述低通滤波电路的第二输入端连接所述电流模电阻源极退化电路的第二输出端；
第二电容，所述第二电容的第一端连接所述第八电阻的第二端作为所述低通滤波电路的第二输出端，所述第二电容的第二端接地。
9.根据权利要求1所述的连续时间线性均衡器，其特征在于，所述电流模加法电路包括：
第七NMOS管，所述第七NMOS管的栅级作为所述电流模加法电路的第一输入端连接所述低通滤波电路的第一输出端，所述第七NMOS管的源级通过第六电流源接地，所述第七NMOS管的漏级连接所述差分电流模放大电路的第一输入端；
第八NMOS管，所述第八NMOS管的栅级作为所述电流模加法电路的第二输入端连接所述低通滤波电路的第二输出端，所述第八NMOS管的源级连接所述第七NMOS管的源级，所述第八NMOS管的漏级连接所述差分电流模放大电路的第二输入端。
10.根据权利要求9所述的连续时间线性均衡器，其特征在于，所述第六电流源通过尾电流控制电路接地，所述尾电流控制电路包括：
第九NMOS管，所述第九NMOS管的漏级作为所述尾电流控制电路的输入端连接所述第六电流源，所述第九NMOS管的源级作为所述尾电流控制电路的输出端接地，所述第九NMOS管的栅级通过传输门电路连接所述第九NMOS管的控制信号；
第十NMOS管，所述第十NMOS管的漏级连接所述第九NMOS管的栅级，所述第十NMOS管的源级接地，所述第十NMOS管的栅级作为所述第十NMOS管的控制端接收所述第十NMOS管的控制信号。
CN202011324204.2A 2020-11-23 2020-11-23 连续时间线性均衡器 Pending CN112290896A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011324204.2A CN112290896A (zh) 2020-11-23 2020-11-23 连续时间线性均衡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011324204.2A CN112290896A (zh) 2020-11-23 2020-11-23 连续时间线性均衡器

Publications (1)

Publication Number Publication Date
CN112290896A true CN112290896A (zh) 2021-01-29

Family

ID=74425140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011324204.2A Pending CN112290896A (zh) 2020-11-23 2020-11-23 连续时间线性均衡器

Country Status (1)

Country Link
CN (1) CN112290896A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117081517A (zh) * 2023-10-16 2023-11-17 韬润半导体(无锡)有限公司 一种运算放大器及其实现方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117081517A (zh) * 2023-10-16 2023-11-17 韬润半导体(无锡)有限公司 一种运算放大器及其实现方法
CN117081517B (zh) * 2023-10-16 2024-01-26 韬润半导体(无锡)有限公司 一种运算放大器及其实现方法

Similar Documents

Publication Publication Date Title
CN213461678U (zh) 连续时间线性均衡器
US10313165B2 (en) Finite impulse response analog receive filter with amplifier-based delay chain
CN108353044B (zh) 组合低频和高频连续时间线性均衡器
US10033412B2 (en) Impedance and swing control for voltage-mode driver
US8964825B2 (en) Analog signal current integrators with tunable peaking function
US9467313B2 (en) Continuous-time linear equalizer for high-speed receiving unit
KR102634687B1 (ko) 선형 이득 코드가 인터리브된 자동 이득 제어 회로
Sun et al. A low-power, 20-Gb/s continuous-time adaptive passive equalizer
EP2456070B1 (en) Differential equalizers with source degeneration and feedback circuits
US6937054B2 (en) Programmable peaking receiver and method
US10075141B1 (en) Continuous time linear equalizer with two adaptive zero frequency locations
CN103746671B (zh) 一种高增益高补偿范围的均衡滤波器
CN106656883B (zh) 一种低频增益分段可调的线性均衡器
US11165456B2 (en) Methods and apparatus for a continuous time linear equalizer
US9917707B2 (en) Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation
US5940441A (en) Integrated adaptive cable equalizer using a continuous-time filter
US9281974B1 (en) Equalizer circuitry having digitally controlled impedances
CN114337732B (zh) 具有均衡电路的低功率接收器，通信单元及其方法
CN113691235A (zh) 连续时间线性均衡电路
CN113691234A (zh) 高带宽连续时间线性均衡电路
US6545622B1 (en) Low power analog equalizer with current mode digital to analog converter
CN112290896A (zh) 连续时间线性均衡器
CN103379063A (zh) 线性均衡器
CN114762300A (zh) 用于串行有线接收器的无源线性均衡器
Thulasiraman et al. A 18.6 fJ/bit/dB power efficient active inductor-based CTLE for 20 Gb/s high speed serial link

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Hu Meihuang

Inventor before: Hu Meihuang

Inventor before: Tang Zhonglin

CB03 Change of inventor or designer information