CN110781114B - 一种高速串行接口接收端的宽带无源线性均衡器电路 - Google Patents

一种高速串行接口接收端的宽带无源线性均衡器电路 Download PDF

Info

Publication number
CN110781114B
CN110781114B CN201910874448.9A CN201910874448A CN110781114B CN 110781114 B CN110781114 B CN 110781114B CN 201910874448 A CN201910874448 A CN 201910874448A CN 110781114 B CN110781114 B CN 110781114B
Authority
CN
China
Prior art keywords
resistor
frequency
branch
low
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910874448.9A
Other languages
English (en)
Other versions
CN110781114A (zh
Inventor
徐震
吴汉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elownipmicroelectronics Beijing Co ltd
Original Assignee
Elownipmicroelectronics Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elownipmicroelectronics Beijing Co ltd filed Critical Elownipmicroelectronics Beijing Co ltd
Priority to CN201910874448.9A priority Critical patent/CN110781114B/zh
Publication of CN110781114A publication Critical patent/CN110781114A/zh
Application granted granted Critical
Publication of CN110781114B publication Critical patent/CN110781114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Abstract

本发明公开了一种高速串行接口接收端的宽带无源线性均衡器电路，均衡器电路包括：依次连接的差分信号输入端口INP/INN、并联的高频信号均衡支路和低频信号均衡支路、求和电路以及差分信号输出端口OUTP/OUTN；高频信号均衡支路用于对输入信号的高频部分进行均衡处理；低频信号均衡支路用于对输入信号的低频部分进行均衡处理；求和电路用于对高频信号均衡支路和低频信号均衡支路输出的两路信号进行信号叠加。本发明将低频信号均衡支路和高频信号均衡支路并联，分别为输入信号的低频部分和高频部分进行均衡处理，高频信号均衡支路和低频信号均衡支路在输出端OUTP/OUTN由求和电路叠加，完成对输入信号的宽带均衡处理。

Description

一种高速串行接口接收端的宽带无源线性均衡器电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种高速串行接口接收端的宽带无源线性均衡器电路。
背景技术
高速串行数据的发送和接收信道在信号传输过程中会引入许多非理想因素，如印制电路板布线、背板布线及电缆等传输媒介固有的趋肤效应和介质损耗等。这些非理想因素的影响会随着串行数据速率的增大而恶化，导致信道在频域内呈现出低通的特性，衰减串行数据中的高频部分。在时域内表现为码间干扰(ISI，Inter-Symbol-Interference)，恶化接收到的串行数据眼图性能，增加接收数据的误码率BER。同一信道，传输串行数据的速率越高，高频衰减越大，码间干扰越严重；同一速率的串行信号，经过的信道越长或信道特性越差，高频衰减越大，码间干扰越严重。
随着传输串行数据速率不断提高，信号在传输路径中的衰减越来越严重，引入的码间干扰抖动(ISI jitter)对接收端信号误码率BER的影响不断凸显，接收端需要针对码间干扰ISI设计均衡器电路改善接收信号质量，减小误码率BER。线性均衡器电路是接收端均衡器采用的主要结构之一。针对信道低通特性造成的接收信号中高频部分和低频部分增益不同，线性均衡器电路可以通过放大输入信号的高频部分，或者衰减输入信号的低频部分，补偿信道引入的高频衰减，一定程度补偿码间干扰的影响，减小误码率BER。
线性均衡器电路包括有源线性均衡器电路和无源线性均衡器电路两种类型。有源线性均衡器电路一般采用具有源端负反馈电阻和电容的CML(Current Mode Logic)结构，通过额外引入一对零点和极点，放大输入信号中的高频部分，补偿由信道引入的高频衰减。随着串行数据速率的提高，对接收端输入信号进行高频补偿的增益要求不断提高，与此同时，对线性均衡器电路的带宽要求也不断增加，增益和带宽的折中变得越来越困难，而芯片低功耗的要求进一步限制了设计裕度。无源线性均衡器电路通过对输入信号的低频部分进行衰减，保持高频部分增益不变，也可以完成对输入信号的均衡。无源线性均衡器电路具备低功耗的优点，但是传统无源线性均衡器电路的带宽难以满足高速串行数据传输要求，使得无源线性均衡器电路的应用受到限制。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种高速串行接口接收端的宽带无源线性均衡器电路，可以在低功耗要求下，实现高速串行信号接收端的线性均衡作用，提供宽带增益可调功能，有效消除在信道中引入的码间干扰抖动，减小接收端信号的误码率。
为实现上述目的，本发明采用的技术方案如下：
一种高速串行接口接收端的宽带无源线性均衡器电路，所述均衡器电路包括：依次连接的差分信号输入端口INP/INN、并联的高频信号均衡支路和低频信号均衡支路、求和电路以及差分信号输出端口OUTP/OUTN；
所述高频信号均衡支路用于对输入信号的高频部分进行均衡处理；
所述低频信号均衡支路用于对所述输入信号的低频部分进行均衡处理；
所述求和电路用于对所述高频信号均衡支路和所述低频信号均衡支路输出的两路信号进行信号叠加。
进一步，如上所述的宽带无源线性均衡器电路，所述高频信号均衡支路包括：第一耦合电容、第二耦合电容和电容阵列单元，所述第一耦合电容的一端连接INP端，另一端连接OUTP端，所述第二耦合电容的一端连接INN端，另一端连接OUTN端；
所述电容阵列单元包括多条支路，每条支路均包括两个PMOS管和一个电容，所述两个PMOS管中的其中一个PMOS管的源端连接OUTP端、漏端连接所述电容的一端，所述电容的另一端连接所述两个PMOS管中的另一个PMOS管的漏端，另一个PMOS管的源端连接OUTN端，所述两个PMOS管的栅端相连并连接第一控制信号；
所述第一控制信号用于控制所述电容阵列单元内PMOS管的选通，用以实现多档高频增益可调。
进一步，如上所述的宽带无源线性均衡器电路，所述第一耦合电容和所述第二耦合电容的电容值固定且相同，所述电容阵列单元的所述多条支路的电容大小按第一预设比例选取，用以保证高频可调增益步长均匀分布。
进一步，如上所述的宽带无源线性均衡器电路，所述低频信号均衡支路包括：第一端接电阻和第二端接电阻，第一电阻阵列单元和第二电阻阵列单元，第一输出端和第二输出端，所述第一端接电阻的一端连接INP端，另一端连接所述第一输出端，所述第二端接电阻的一端连接INN端，另一端连接所述第二输出端；
所述第一电阻阵列单元包括多条第一支路，每条第一支路均包括一个第一NMOS管和一个第一无源电阻，所述第一NMOS管的源端连接地、漏端连接所述第一无源电阻的一端，所述第一无源电阻的另一端连接所述第二输出端，所述第一NMOS管的栅端连接第二控制信号；
所述第二电阻阵列单元包括多条第二支路，每条第二支路均包括一个第二NMOS管和一个第二无源电阻，所述第二NMOS管的源端连接地、漏端连接所述第二无源电阻的一端，所述第二无源电阻的另一端连接所述第一输出端，所述第二NMOS管的栅端连接第二控制信号；
所述第二控制信号用于控制所述第一电阻阵列单元和所述第二电阻阵列单元内NMOS管的选通，用以实现多档低频增益可调。
进一步，如上所述的宽带无源线性均衡器电路，所述第一控制信号通过反相器连接所述第二控制信号。
进一步，如上所述的宽带无源线性均衡器电路，所述第一端接电阻和所述第二端接电阻的电阻值固定且相同，所述第一NMOS管与所述第二NMOS管的类型参数相同。
进一步，如上所述的宽带无源线性均衡器电路，所述多条第一支路的所述第一无源电阻的大小按第二预设比例选取，所述多条第二支路的第二无源电阻的大小按第三预设比例选取，用以保证低频可调增益步长均匀分布。
进一步，如上所述的宽带无源线性均衡器电路，所述求和电路包括：源跟随放大器、第一电阻和第二电阻，所述源跟随放大器包括：第一电流源和第二电流源，第一PMOS管和第二PMOS管；
所述第一PMOS管的漏端连接地、源端连接所述第二电流源和所述第一电阻的一端、栅端连接所述第二输出端，所述第二电流源连接电源，所述第一电阻的另一端连接OUTN端；
所述第二PMOS管的漏端连接地、源端连接所述第一电流源和所述第二电阻的一端、栅端连接所述第一输出端，所述第一电流源连接电源，所述第二电阻的另一端连接OUTP端；
所述源跟随放大器用于为所述单端信号通路的差分信号输出端口OUTP/OUTN提供偏置电压，以及隔离所述高频信号均衡支路和所述低频信号均衡支路。
进一步，如上所述的宽带无源线性均衡器电路，所述第一电流源和所述第二电流源提供的电流相同，所述第一PMOS管和所述第二PMOS管的尺寸大小相同。
进一步，如上所述的宽带无源线性均衡器电路，所述第一电阻和所述第二电阻的尺寸大小相同。
本发明的有益效果在于：本发明将低频信号均衡支路和高频信号均衡支路并联，分别为输入信号的低频部分和高频部分进行均衡处理，高频信号均衡支路和低频信号均衡支路在输出端OUTP/OUTN由求和电路叠加，完成对输入信号的宽带均衡处理。本发明可以在低功耗要求下，实现高速串行信号接收端的线性均衡作用，提供宽带增益可调功能，有效消除在信道中引入的码间干扰抖动，减小接收端信号的误码率。
附图说明
图1为本发明实施例中提供的一种高速串行接口接收端的宽带无源线性均衡器电路的结构示意图；
图2为本发明实施例中提供的一种高速串行接口接收端的宽带无源线性均衡器电路的模块级联框图；
图3为本发明实施例中提供的一种高速串行接口接收端的宽带无源线性均衡器电路的频率增益关系图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
如图1所示，一种高速串行接口接收端的宽带无源线性均衡器电路，均衡器电路包括：依次连接的差分信号输入端口INP/INN、并联的高频信号均衡支路和低频信号均衡支路、求和电路以及差分信号输出端口OUTP/OUTN；
高频信号均衡支路用于对输入信号的高频部分进行均衡处理；
低频信号均衡支路用于对输入信号的低频部分进行均衡处理；
求和电路用于对高频信号均衡支路和低频信号均衡支路输出的两路信号进行信号叠加。
高频信号均衡支路包括：第一耦合电容、第二耦合电容和电容阵列单元，第一耦合电容的一端连接INP端，另一端连接OUTP端，第二耦合电容的一端连接INN端，另一端连接OUTN端；
电容阵列单元包括多条支路，每条支路均包括两个PMOS管和一个电容，两个PMOS管中的其中一个PMOS管的源端连接OUTP端、漏端连接电容的一端，电容的另一端连接两个PMOS管中的另一个PMOS管的漏端，另一个PMOS管的源端连接OUTN端，两个PMOS管的栅端相连并连接第一控制信号；
第一控制信号用于控制电容阵列单元内PMOS管的选通，用以实现多档高频增益可调。
第一耦合电容和第二耦合电容的电容值固定且相同，电容阵列单元的多条支路的电容大小按第一预设比例选取，用以保证高频可调增益步长均匀分布。
低频信号均衡支路包括：第一端接电阻和第二端接电阻，第一电阻阵列单元和第二电阻阵列单元，第一输出端和第二输出端，第一端接电阻的一端连接INP端，另一端连接第一输出端，第二端接电阻的一端连接INN端，另一端连接第二输出端；
第一电阻阵列单元包括多条第一支路，每条第一支路均包括一个第一NMOS管和一个第一无源电阻，第一NMOS管的源端连接地、漏端连接第一无源电阻的一端，第一无源电阻的另一端连接第二输出端，第一NMOS管的栅端连接第二控制信号；
第二电阻阵列单元包括多条第二支路，每条第二支路均包括一个第二NMOS管和一个第二无源电阻，第二NMOS管的源端连接地、漏端连接第二无源电阻的一端，第二无源电阻的另一端连接第一输出端，第二NMOS管的栅端连接第二控制信号；
第二控制信号用于控制第一电阻阵列单元和第二电阻阵列单元内NMOS管的选通，用以实现多档低频增益可调。
第一控制信号通过反相器连接第二控制信号。
第一端接电阻和第二端接电阻的电阻值固定且相同，第一NMOS管与第二NMOS管的类型参数相同。
多条第一支路的第一无源电阻的大小按第二预设比例选取，多条第二支路的第二无源电阻的大小按第三预设比例选取，用以保证低频可调增益步长均匀分布。
求和电路包括：源跟随放大器、第一电阻和第二电阻，源跟随放大器包括：第一电流源和第二电流源，第一PMOS管和第二PMOS管；
第一PMOS管的漏端连接地、源端连接第二电流源和第一电阻的一端、栅端连接第二输出端，第二电流源连接电源，第一电阻的另一端连接OUTN端；
第二PMOS管的漏端连接地、源端连接第一电流源和第二电阻的一端、栅端连接第一输出端，第一电流源连接电源，第二电阻的另一端连接OUTP端；
源跟随放大器用于为单端信号通路的差分信号输出端口OUTP/OUTN提供偏置电压，以及隔离高频信号均衡支路和低频信号均衡支路。
第一电流源和第二电流源提供的电流相同，第一PMOS管和第二PMOS管的尺寸大小相同。
第一电阻和第二电阻的尺寸大小相同。
本发明通过增加高频信号均衡处理电路，将低频信号均衡支路和高频信号均衡支路并联，同时调整均衡器的低频增益和高频增益，保持高频增益不变，可以在较宽的带宽范围内实现对输入信号增益补偿，达到降低码间干扰抖动(ISI jitter)，减小误码率(BER)的目的。同时，该电路大部分采用无源器件构成，与有源线性均衡器电路相比，功耗明显降低。
如图1所示，一种应用于高速串行接口接收端的宽带无源线性均衡器电路，输入信号和输出信号均采用差分形式传输，电路结构采用差分结构，差分信号输入端口为INP/INN，差分信号输出端口为OUTP/OUTN。如图2所示，均衡器电路由高频信号均衡支路和低频信号均衡支路并联组成，分别对输入信号的高频部分和低频部分进行均衡处理，高频信号均衡支路和低频信号均衡支路在输出端OUTP/OUTN由求和电路叠加，完成对输入信号的宽带均衡处理。
高频信号均衡支路包括耦合电容CC0、CC1和电容阵列CAPCELL，耦合电容CC0的一端连接INP端，另一端连接OUTP端，耦合电容CC1的一端连接INN端，另一端连接OUTN端。电容阵列CAPCELL包括四条支路，每条支路由两个PMOS管和一个电容串联组成，四条支路的连接方式分别是PM1源端连接OUTP端，PM1漏端连接电容C1的一端、电容C1的另一端连接PM2漏端、PM2源端连接OUTN端；PM3源端连接OUTP端，PM3漏端连接电容C2的一端、电容C2的另一端连接PM4漏端、PM4源端连接OUTN端；PM5源端连接OUTP端，PM5漏端连接电容C3的一端、电容C3的另一端连接PM6漏端、PM6源端连接OUTN端；PM7源端连接OUTP端，PM7漏端连接电容C4的一端，电容C4的另一端连接PM8漏端、PM8源端连接OUTN端。
高频信号均衡支路采用耦合电容CC0/CC1与电容阵列单元CAPCELL串联的电路结构，电容阵列单元CAPCELL跨接在差分信号输出端口OUTP/OUTN之间。高频信号的均衡功能由电容CC0/CC1和电容阵列单元CAPCELL串联实现，电容阵列单元由控制信号TRIMB<3:0>控制，如图3所示，按照二进制编码，N位控制字可以实现2N-1档增益可调，因此可以在OUTP/OUTN端口实现15档高频增益可调。
低频信号均衡支路包括端接电阻RC0、RC1和电阻阵列单元RCELL0和RCELL1，两个输出端INTN/INTP，端接电阻RC0的一端连接INP端，另一端连接INTP端，端接电阻RC1的一端连接INN端，另一端连接INTN端。电阻阵列RCELL0包括四条支路，每条支路由一个NMOS管和一个无源电阻串联组成，四条支路的连接方式分别是NM1源端连接地，NM1漏端连接电阻R1的一端，电阻R1的另一端连接INTN端；NM2源端连接地，NM2漏端连接电阻R2的一端，电阻R2的另一端连接INTN端；NM3源端连接地，NM3漏端连接电阻R3的一端，电阻R3的另一端连接INTN端；NM3源端连接地，NM3漏端连接电阻R3的一端，电阻R3的另一端连接INTN端。电阻阵列RCELL1包括四条支路，每条支路由一个NMOS管和一个无源电阻串联组成，四条支路的连接方式分别是NM5源端连接地，NM5漏端连接电阻R5的一端，电阻R5的另一端连接INTP端；NM6源端连接地，NM6漏端连接电阻R6的一端，电阻R6的另一端连接INTP端；NM7源端连接地，NM7漏端连接电阻R7的一端，电阻R7的另一端连接INTP端；NM8源端连接地，NM8漏端连接电阻R8的一端，电阻R8的另一端连接INTP端。
低频信号均衡支路采用电阻RC0/RC1与电阻阵列单元RCELL0/RCELL 1串联的电路结构。低频信号的均衡功能由电阻RC0/RC1和电阻阵列单元RCELL0/RCELL1串联分压实现，电阻阵列单元由控制信号TRIM<3:0>控制，如图3所示，按照二进制编码，可以在INTP/INTN端口实现15档低频增益可调。高频信号均衡支路的电容阵列单元内支路的条数和低频信号均衡支路的电阻阵列单元内支路的条数是相同的，两条支路的控制信号是相同的，只是由于高频支路是由PMOS管构成开关，低有效。低频支路是由NMOS管构成开关，高有效，所以高频支路控制信号TRIMB<3:0>是由控制信号TRIM<3:0>经过反相器取反得到。
低频信号均衡支路提供的电压增益AvL＝20log(Rtrim/Rtotal)，其中Rtotal＝Rtrim+RC0，RC0与RC1均为固定电阻，而且电阻值相同，Rtrim为电阻阵列单元RCELL0和RCELL1提供的电阻值。
高频信号均衡支路提供的电压增益AvH＝20log(CC0/Ctrim)，其中Ctotal＝Ctrim+CC0，CC0和CC1均为固定电容，而且电容值相同，由于电容阵列单元CAPCELL跨接在差分通路之间，所以Ctrim为电容阵列单元CAPCELL提供的电容值的2倍。
低频信号均衡支路实现的15档低频增益包括：
第1档：当控制信号TRIM<3:0>为0001时，低频均衡支路选通NMOS管NM1和NM5，高频均衡支路选通PMOS管PM1和PM2。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R1＝R5，电容阵列单元CAPCELL提供的电容值Ctrim＝2×C1；
第2档：当控制信号TRIM<3:0>为0010时，低频均衡支路选通NMOS管NM2和NM6，高频均衡支路选通PMOS管PM3和PM4。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R2＝R6，电容阵列单元CAPCELL提供的电容值Ctrim＝2×C2；
第3档：当控制信号TRIM<3:0>为0011时，低频均衡支路选通NMOS管NM1、NM2、NM5和NM6，高频均衡支路选通PMOS管PM1、PM2、PM3和PM4。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R1//R2＝R5//R6，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C1+C2)；
第4档：当控制信号TRIM<3:0>为0100时，低频均衡支路选通NMOS管NM3和NM7，高频均衡支路选通PMOS管PM5和PM6。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R3＝R7，电容阵列单元CAPCELL提供的电容值Ctrim＝2×C3；
第5档：当控制信号TRIM<3:0>为0101时，低频均衡支路选通NMOS管NM1、NM3、NM5和NM7，高频均衡支路选通PMOS管PM1、PM2、PM5和PM6。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R1//R3＝R5//R7，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C1+C3)；
第6档：当控制信号TRIM<3:0>为0110时，低频均衡支路选通NMOS管NM2、NM3、NM6和NM7，高频均衡支路选通PMOS管PM3、PM4、PM5和PM6。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R2//R3＝R6//R7，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C2+C3)；
第7档：当控制信号TRIM<3:0>为0111时，低频均衡支路选通NMOS管NM1、NM2、NM3、NM5、NM6和NM7，高频均衡支路选通PMOS管PM1、PM2、PM3、PM4、PM5和PM6。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R1//R2//R3＝R5//R6//R7，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C1+C2+C3)；
第8档：当控制信号TRIM<3:0>为1000时，低频均衡支路选通NMOS管NM4和NM8，高频均衡支路选通PMOS管PM5和PM6。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R4＝R8，电容阵列单元CAPCELL提供的电容值Ctrim＝2×C4；
第9档：当控制信号TRIM<3:0>为1001时，低频均衡支路选通NMOS管NM1、NM4、NM5和NM8，高频均衡支路选通PMOS管PM1、PM2、PM7和PM8。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R1//R4＝R5//R8，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C1+C4)；
第10档：当控制信号TRIM<3:0>为1010时，低频均衡支路选通NMOS管NM2、NM4、NM6和NM8，高频均衡支路选通PMOS管PM3、PM4、PM7和PM8。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R2//R4＝R6//R8，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C2+C4)；
第11档：当控制信号TRIM<3:0>为1011时，低频均衡支路选通NMOS管NM1、NM2、NM4、NM5、NM6和NM8，高频均衡支路选通PMOS管PM1、PM2、PM3、PM4、PM7和PM8。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R1//R2//R4＝R5//R6//R8，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C1+C2+C4)；
第12档：当控制信号TRIM<3:0>为1100时，低频均衡支路选通NMOS管NM3、NM4、NM7和NM8，高频均衡支路选通PMOS管PM5、PM6、PM7和PM8。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R3//R4＝R7//R8，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C3+C4)；
第13档：当控制信号TRIM<3:0>为1101时，低频均衡支路选通NMOS管NM1、NM3、NM4、NM5、NM7和NM8，高频均衡支路选通PMOS管PM1、PM2、PM5、PM6、PM7和PM8。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R1//R3//R4＝R5//R7//R8，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C1+C3+C4)；
第14档：当控制信号TRIM<3:0>为1110时，低频均衡支路选通NMOS管NM2、NM3、NM4、NM6、NM7和NM8，高频均衡支路选通PMOS管PM3、PM4、PM5、PM6、PM7和PM8。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R2//R3//R4＝R6//R7//R8，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C2+C3+C4)；
第15档：当控制信号TRIM<3:0>为1111时，低频均衡支路选通NMOS管NM1、NM2、NM3、NM4、NM5、NM6、NM7和NM8，高频均衡支路选通PMOS管PM1、PM2、PM3、PM4、PM5、PM6、PM7和PM8。电阻阵列单元RCELL0和RCELL1提供的电阻值Rtrim＝R1//R2//R3＝R5//R6//R7，电容阵列单元CAPCELL提供的电容值Ctrim＝2×(C1+C2+C3)。
电阻阵列单元RCELL0/RCELL1的控制信号TRIM<3:0>和电容阵列单元CAPCELL的控制信号TRIMB<3:0>互为反相，通过反相器连接。如图3所示，控制信号TRIM<3:0>/TRIMB<3:0>均为4bit控制信号，采用二进制编码，实现15种配置。电阻阵列单元RCELL0和RCELL1中使用器件类型、参数和连接方式完全相同。电阻阵列单元RCELL0/RCELL1中4条支路的电阻按比例选取以保证低频可调增益步长均匀分布，电容阵列单元CAPCELL中4条支路的电容大小按比例选取以保证高频可调增益步长均匀分布。低频可调增益步长应和高频可调增益步长相同，保证各个档位的增益曲线在整个频段都保持平坦。如图3所示，如果没有高频均衡电路并联，低频均衡支路的增益在频率点f0以后出现衰减，带宽有限。在本发明提出的结构中，高频均衡电路可以在频率点f1和f2之间提供均衡，这样整个电路带宽扩展到f2。频点f1是由耦合电容和电容阵列单元构成的高通电路的截止频率。频点f2是由输出端负载引入的高频极点，高于频点f0和f1。
低频信号均衡支路是低通电路，在输入端采用直流耦合，直接采用电阻分压方式对输入信号进行处理。由于带宽受限，只能对输入信号中的低频部分进行处理。
高频信号均衡支路是带通电路，在输入端采用交流耦合，只能通过输入信号的高频部分，阻断低频部分，通过电容分压方式对输入信号中的高频部分进行处理。
由于高频均衡支路直接连接输出端OUTP/OUTN，负载电容电阻会引入一个位于更高频率f2的极点，所以高频均衡支路实际构成一个带通放大器。
在输出端，经过低频均衡支路处理完成的信号通过源跟随放大器和大电阻R9/R10与经过高频均衡支路处理完成的信号完成叠加，利用源跟随放大器的高输入阻抗和低输出阻抗的特性，保证叠加过程引入的零极点位于远离输入信号带宽的频点，不影响均衡电路的工作。
如图3所示，低频均衡支路的截止频率记为f0，高频均衡支路的截止频率记为f1。通过选择输入耦合电容CC0和CC1的电容值，可以保证频率f1接近等于f0。由负载电容电阻引入的高频极点f2远高于低频均衡支路的截止频率，保证无源衰减均衡器的带宽得到有效扩展。
求和电路包括电流源Isource0和Isource1，PMOS晶体管PM9和PM10，电阻R9和R10。PM9漏端连接地，源端连接电流源Isource1，电流源Isource1连接电源，PM9栅端连接INTN端，电阻R9的一端连接PM9的源端，电阻R9的另一端连接OUTN端；PM10漏端连接地，源端连接电流源Isource0，电流源Isource0连接电源，PM10栅端连接INTP端，电阻R10的一端连接PM10的源端，电阻R10的另一端连接OUTP端。
求和电路采用源跟随(source follower)放大器将INTP/INTN端的低频信号均衡支路输出信号电平移位，再通过大电阻R9/R10与高频信号均衡支路的输出信号在OUTP/OUTN端完成叠加。由电流源Isource0/Isource1和PM9/PM10组成的源跟随放大器可以隔离高频信号均衡支路和低频信号均衡支路，此外还可以提供电平移位功能，为输出端OUTP/OUTN提供偏置电压。电流源Isource0/Isource1提供的电流相同，PMOS管PM9/PM10大小尺寸完全相同，电阻R9/R10大小尺寸完全相同。
本发明公开了一种应用于高速串行接口接收端的宽带无源线性均衡器电路，该电路可以应用于高速串行接口接收端连续时间线性均衡器电路，对接收端输入信号进行均衡处理。该电路采用差分结构，每条单端信号通路采用低频信号均衡通路和高频信号通路并联结构，分别对输入信号的低频部分和高频部分进行均衡处理。通过低频信号均衡通路和高频信号通路处理完成的两路信号在输出端由求和电路完成信号叠加，达到拓展无源均衡器电路带宽的目的。此外，求和电路中采用源跟随放大器可以为输出端OUTP/OUTN提供直流偏置，以及在高频信号均衡支路和低频信号均衡支路之间提供隔离作用。该电路只有由电流源Isource0/Isource1和PMOS管PM9/PM10组成的源跟随放大器需要消耗电流，具有低功耗的优点。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种高速串行接口接收端的宽带无源线性均衡器电路，其特征在于，所述均衡器电路包括：依次连接的差分信号输入端口INP/INN、并联的高频信号均衡支路和低频信号均衡支路、求和电路以及差分信号输出端口OUTP/OUTN；
所述高频信号均衡支路用于对输入信号的高频部分进行均衡处理；
所述低频信号均衡支路用于对所述输入信号的低频部分进行均衡处理；
所述求和电路用于对所述高频信号均衡支路和所述低频信号均衡支路输出的两路信号进行信号叠加；
所述高频信号均衡支路包括：第一耦合电容、第二耦合电容和电容阵列单元，所述第一耦合电容的一端连接INP端，另一端连接OUTP端，所述第二耦合电容的一端连接INN端，另一端连接OUTN端；
所述电容阵列单元包括多条支路，每条支路均包括两个PMOS管和一个电容，所述两个PMOS管中的其中一个PMOS管的源端连接OUTP端、漏端连接所述电容的一端，所述电容的另一端连接所述两个PMOS管中的另一个PMOS管的漏端，另一个PMOS管的源端连接OUTN端，所述两个PMOS管的栅端相连并连接第一控制信号；
所述第一控制信号用于控制所述电容阵列单元内PMOS管的选通，用以实现多档高频增益可调；
所述低频信号均衡支路包括：第一端接电阻和第二端接电阻，第一电阻阵列单元和第二电阻阵列单元，第一输出端和第二输出端，所述第一端接电阻的一端连接INP端，另一端连接所述第一输出端，所述第二端接电阻的一端连接INN端，另一端连接所述第二输出端；
所述第一电阻阵列单元包括多条第一支路，每条第一支路均包括一个第一NMOS管和一个第一无源电阻，所述第一NMOS管的源端连接地、漏端连接所述第一无源电阻的一端，所述第一无源电阻的另一端连接所述第二输出端，所述第一NMOS管的栅端连接第二控制信号；
所述第二电阻阵列单元包括多条第二支路，每条第二支路均包括一个第二NMOS管和一个第二无源电阻，所述第二NMOS管的源端连接地、漏端连接所述第二无源电阻的一端，所述第二无源电阻的另一端连接所述第一输出端，所述第二NMOS管的栅端连接第二控制信号；
所述第二控制信号用于控制所述第一电阻阵列单元和所述第二电阻阵列单元内NMOS管的选通，用以实现多档低频增益可调。
2.根据权利要求1所述的宽带无源线性均衡器电路，其特征在于，所述第一耦合电容和所述第二耦合电容的电容值固定且相同，所述电容阵列单元的所述多条支路的电容大小按第一预设比例选取，用以保证高频可调增益步长均匀分布。
3.根据权利要求1所述的宽带无源线性均衡器电路，其特征在于，所述第一控制信号通过反相器连接所述第二控制信号。
4.根据权利要求1所述的宽带无源线性均衡器电路，其特征在于，所述第一端接电阻和所述第二端接电阻的电阻值固定且相同，所述第一NMOS管与所述第二NMOS管的类型参数相同。
5.根据权利要求1所述的宽带无源线性均衡器电路，其特征在于，所述多条第一支路的所述第一无源电阻的大小按第二预设比例选取，所述多条第二支路的第二无源电阻的大小按第三预设比例选取，用以保证低频可调增益步长均匀分布。
6.根据权利要求1-5任一项所述的宽带无源线性均衡器电路，其特征在于，所述求和电路包括：源跟随放大器、第一电阻和第二电阻，所述源跟随放大器包括：第一电流源和第二电流源，第一PMOS管和第二PMOS管；
所述第一PMOS管的漏端连接地、源端连接所述第二电流源和所述第一电阻的一端、栅端连接所述第二输出端，所述第二电流源连接电源，所述第一电阻的另一端连接OUTN端；
所述第二PMOS管的漏端连接地、源端连接所述第一电流源和所述第二电阻的一端、栅端连接所述第一输出端，所述第一电流源连接电源，所述第二电阻的另一端连接OUTP端；
所述源跟随放大器用于为所述差分信号输出端口OUTP/OUTN提供偏置电压，以及隔离所述高频信号均衡支路和所述低频信号均衡支路。
7.根据权利要求6所述的宽带无源线性均衡器电路，其特征在于，所述第一电流源和所述第二电流源提供的电流相同，所述第一PMOS管和所述第二PMOS管的尺寸大小相同。
8.根据权利要求6所述的宽带无源线性均衡器电路，其特征在于，所述第一电阻和所述第二电阻的尺寸大小相同。
CN201910874448.9A 2019-09-17 2019-09-17 一种高速串行接口接收端的宽带无源线性均衡器电路 Active CN110781114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910874448.9A CN110781114B (zh) 2019-09-17 2019-09-17 一种高速串行接口接收端的宽带无源线性均衡器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910874448.9A CN110781114B (zh) 2019-09-17 2019-09-17 一种高速串行接口接收端的宽带无源线性均衡器电路

Publications (2)

Publication Number Publication Date
CN110781114A CN110781114A (zh) 2020-02-11
CN110781114B true CN110781114B (zh) 2021-05-28

Family

ID=69383443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910874448.9A Active CN110781114B (zh) 2019-09-17 2019-09-17 一种高速串行接口接收端的宽带无源线性均衡器电路

Country Status (1)

Country Link
CN (1) CN110781114B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113489465B (zh) * 2021-07-22 2023-09-29 苏州瀚宸科技有限公司 一种放大器电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487497A (zh) * 2002-07-18 2004-04-07 ���ǵ�����ʽ���� 量化误差补偿装置及其方法
CN101729846A (zh) * 2008-11-03 2010-06-09 英特赛尔美国股份有限公司 用于电缆均衡的系统和方法
US8064508B1 (en) * 2002-09-19 2011-11-22 Silicon Image, Inc. Equalizer with controllably weighted parallel high pass and low pass filters and receiver including such an equalizer
CN106656883A (zh) * 2016-12-22 2017-05-10 桂林电子科技大学 一种低频增益分段可调的线性均衡器
CN108353044A (zh) * 2015-10-28 2018-07-31 华为技术有限公司 组合低频和高频连续时间线性均衡器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487497A (zh) * 2002-07-18 2004-04-07 ���ǵ�����ʽ���� 量化误差补偿装置及其方法
US8064508B1 (en) * 2002-09-19 2011-11-22 Silicon Image, Inc. Equalizer with controllably weighted parallel high pass and low pass filters and receiver including such an equalizer
CN101729846A (zh) * 2008-11-03 2010-06-09 英特赛尔美国股份有限公司 用于电缆均衡的系统和方法
CN108353044A (zh) * 2015-10-28 2018-07-31 华为技术有限公司 组合低频和高频连续时间线性均衡器
CN106656883A (zh) * 2016-12-22 2017-05-10 桂林电子科技大学 一种低频增益分段可调的线性均衡器

Also Published As

Publication number Publication date
CN110781114A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
US10033412B2 (en) Impedance and swing control for voltage-mode driver
CN107070824B (zh) 通信接收器均衡器
US10313165B2 (en) Finite impulse response analog receive filter with amplifier-based delay chain
EP2878079B1 (en) Receiver having a wide common mode input range
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
US8810319B1 (en) Dual-stage continuous-time linear equalizer
US9281974B1 (en) Equalizer circuitry having digitally controlled impedances
WO2016134606A1 (en) Transmitter apparatus and method
CN213461678U (zh) 连续时间线性均衡器
CN110650105B (zh) 一种自适应连续时间线性均衡的宽带有源线性均衡器电路
CN110061940B (zh) 一种均衡器系统
US7411422B2 (en) Driver/equalizer with compensation for equalization non-idealities
WO2018141290A1 (en) High swing transmitter driver with voltage boost
CN110781114B (zh) 一种高速串行接口接收端的宽带无源线性均衡器电路
CN109905094A (zh) 一种可变增益放大器及连续时间线性均衡器
CN103379063A (zh) 线性均衡器
US8183921B1 (en) Offset cancellation for continuous-time circuits
CN114762300A (zh) 用于串行有线接收器的无源线性均衡器
US7391829B2 (en) Apparatus, system and method for receiver equalization
KR20230127932A (ko) 아날로그 전단 회로 및 시스템
US10841134B1 (en) Equalizer and equalizing device
CN112290896A (zh) 连续时间线性均衡器
US10374842B2 (en) Equalization for transmitter input buffer array
US20200412316A1 (en) Low-voltage high-speed programmable equalization circuit
US20120188031A1 (en) Programmable high-frequency high-gain equalizer for digital display interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant