CN109905094A - 一种可变增益放大器及连续时间线性均衡器 - Google Patents

Abstract

本发明提供一种可变增益放大器及连续时间线性均衡器，所述可变增益放大器包括：增益控制电压产生电路，用于根据差分输入参考电压产生增益控制电压；信号通路，连接于所述增益控制电压产生电路，用于根据所述增益控制电压控制所述信号通路的电压增益，实现根据所述电压增益对差分输入信号进行差分放大以产生差分输出信号。通过本发明解决了现有可变增益放大器的电压增益易受电源电压、芯片温度、CMOS问题。

Description

一种可变增益放大器及连续时间线性均衡器

技术领域

本发明涉及超宽带通信集成电路领域，特别是涉及一种可变增益放大器及连续时间线性均衡器。

背景技术

在高速超宽带通信集成电路(例如高速串行收发系统芯片、高速串行器/解串器芯片、高速光通讯芯片)中，可变增益放大器(VGA)和连续时间均衡器(CTLE)有着最广泛的应用。其中，可变增益放大器(VGA)应用于通信电路的收/发信机模拟前端中，根据实际需要提供一定范围内的可调增益，并对信号进行放大或衰减；而连续时间均衡器(CTLE)则主要应用于通信电路的信号接收端，用于补偿信号的高频衰减。

图1是现有一种可变增益放大器的电路结构，通过改变源极负反馈电阻的取值来改变电压增益，从而免除其它结构对于可变增益放大器(VGA)的带宽和线性度的负面影响；虽然图1所示可变增益放大器能够实现电压增益的可调节，但其电压增益对于电源电压、芯片温度、CMOS工艺偏差等因素非常敏感。因此，有必要设计一种新的可变增益放大器及连续时间线性均衡器用以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种可变增益放大器及连续时间线性均衡器，用于解决现有可变增益放大器的电压增益易受电源电压、芯片温度、CMOS问题。

为实现上述目的及其他相关目的，本发明提供一种可变增益放大器，所述可变增益放大器包括：

增益控制电压产生电路，用于根据差分输入参考电压产生增益控制电压；

信号通路，连接于所述增益控制电压产生电路，用于根据所述增益控制电压控制所述信号通路的电压增益，实现根据所述电压增益对差分输入信号进行差分放大以产生差分输出信号。

可选地，所述增益控制电压产生电路包括：

参考电压信号通路，用于对所述差分输入参考电压进行差分放大以产生差分输出参考电压；

电平移位单元，包括两个电平移位器，分别连接于所述参考电压信号通路的两个差分输出端，用于分别对两个所述差分输出端的差分输出参考电压进行反向等值电平移位以产生两个差分移位电平；

运算放大单元，连接于所述电平移位单元，用于对两个所述差分移位电平进行运算放大以产生所述增益控制电压。

可选地，所述参考电压信号通路包括：第一参考差分输入晶体管、第二参考差分输入晶体管、第一参考尾电流源、第二参考尾电流源、参考源极负反馈晶体管、第一参考负载阻抗及第二参考负载阻抗，其中，所述第一参考差分输入晶体管的栅极端及所述第二参考差分输入晶体管的栅极端接入所述差分输入参考电压，所述第一参考差分输入晶体管的源极端连接于所述参考源极负反馈晶体管的源极端，同时连接于所述第一参考尾电流源的一端，所述第一参考尾电流源的另一端接入模拟地，所述第一参考差分输入晶体管的漏极端连接于所述第一参考负载阻抗的一端，同时作为所述参考电压信号通路的一差分输出端，所述第二参考差分输入晶体管的源极端连接于所述参考源极负反馈晶体管的漏极端，同时连接于所述第二参考尾电流源的一端，所述第二参考尾电流源的另一端接入模拟地，所述第二参考差分输入晶体管的漏极端连接于所述第二参考负载阻抗的一端，同时作为所述参考电压信号通路的另一差分输出端，所述参考源极负反馈晶体管的栅极端连接于所述运算放大单元的输出端，所述第一参考负载阻抗的另一端连接于所述第二参考负载阻抗的另一端，同时接入电源电压。

可选地，所述信号通路包括：第一差分输入晶体管、第二差分输入晶体管、第一尾电流源、第二尾电流源、源极负反馈晶体管、第一负载阻抗及第二负载阻抗，其中，所述第一差分输入晶体管的栅极端及所述第二差分输入晶体管的栅极端接入所述差分输入信号，所述第一差分输入晶体管的源极端连接于所述源极负反馈晶体管的漏极端，同时连接于所述第一尾电流源的一端，所述第一尾电流源的另一端接入模拟地，所述第一差分输入晶体管的漏极端连接于所述第一负载阻抗的一端，同时作为所述信号通路的一差分输出端，所述第二差分输入晶体管的源极端连接于所述源极负反馈晶体管的源极端，同时连接于所述第二尾电流源的一端，所述第二尾电流源的另一端接入模拟地，所述第二差分输入晶体管的漏极端连接于所述第二负载阻抗的一端，同时作为所述信号通路的另一差分输出端，所述源极负反馈晶体管的栅极端连接于所述增益控制电压产生电路的输出端，所述第一负载阻抗的另一端连接于所述第二负载阻抗的另一端，同时接入电源电压。

可选地，所述参考电压信号通路包括：第一参考差分输入晶体管、第二参考差分输入晶体管、第一参考尾电流源、第二参考尾电流源、参考源极负反馈晶体管、第一参考负载阻抗及第二参考负载阻抗，其中，所述第一参考差分输入晶体管的栅极端及所述第二参考差分输入晶体管的栅极端接入所述差分输入参考电压，所述第一参考差分输入晶体管的源极端连接于所述第二参考差分输入晶体管的源极端，同时连接于所述第一参考尾电流源的一端，所述第一参考尾电流源的另一端接入模拟地，所述第一参考差分输入晶体管的漏极端连接于所述参考源极负反馈晶体管的漏极端，同时连接于所述第一参考负载阻抗的一端，并且作为所述参考电压信号通路的一差分输出端，所述第二参考差分输入晶体管的源极端连接于所述第二参考尾电流源的一端，所述第二参考尾电流源的另一端接入模拟地，所述第二参考差分输入晶体管的漏极端连接于所述参考源极负反馈晶体管的源极端，同时连接于所述第二参考负载阻抗的一端，并且作为所述参考电压信号通路的另一差分输出端，所述参考源极负反馈晶体管的栅极端连接于所述运算放大单元的输出端，所述第一参考负载阻抗的另一端连接于所述第二参考负载阻抗的另一端，同时接入电源电压。

可选地，所述信号通路包括：第一差分输入晶体管、第二差分输入晶体管、第一尾电流源、第二尾电流源、源极负反馈晶体管、第一负载阻抗及第二负载阻抗，其中，所述第一差分输入晶体管的栅极端及所述第二差分输入晶体管的栅极端接入所述差分输入信号，所述第一差分输入晶体管的源极端连接于所述第二差分输入晶体管的源极端，同时连接于所述第一尾电流源的一端，所述第一尾电流源的另一端接入模拟地，所述第一差分输入晶体管的漏极端连接于所述源极负反馈晶体管的漏极端，同时连接于所述第一负载阻抗的一端，并且作为所述信号通路的一差分输出端，所述第二差分输入晶体管的源极端连接于所述第二尾电流源的一端，所述第二尾电流源的另一端接入模拟地，所述第二差分输入晶体管的漏极端连接于所述源极负反馈晶体管的源极端，同时连接于所述第二负载阻抗的一端，并且作为所述信号通路的另一差分输出端，所述源极负反馈晶体管的栅极端连接于所述增益控制电压产生电路的输出端，所述第一负载阻抗的另一端连接于所述第二负载阻抗的另一端，同时接入电源电压。

本发明还提供了一种连续时间线性均衡器，所述连续时间线性均衡器包括：

高频增益控制电压产生电路，用于根据差分输入高频参考电压产生高频增益控制电压；

低频增益控制电压产生电路，用于根据差分输入低频参考电压产生低频增益控制电压；

信号通路，连接于所述高频增益控制电压产生电路和所述低频增益控制电压产生电路，用于根据所述高频增益控制电压控制所述信号通路的高频电压增益及根据所述低频增益控制电压控制所述信号通路的低频电压增益，从而实现根据所述高频电压增益及所述低频电压增益调节所述信号通路的均衡强度。

可选地，所述高频增益控制电压产生电路包括：

高频参考电压信号通路，用于对所述差分输入高频参考电压进行差分放大以产生差分输出高频参考电压；

高频电平移位单元，包括两个高频电平移位器，分别连接于所述高频参考电压信号通路的两个差分输出端，用于分别对两个所述差分输出端的差分输出高频参考电压进行反向等值电平移位以产生两个差分高频移位电平；

高频运算放大单元，连接于所述高频电平移位单元，用于对两个所述差分高频移位电平进行运算放大以产生所述高频增益控制电压。

可选地，所述高频参考电压信号通路包括：第一高频参考差分输入晶体管、第二高频参考差分输入晶体管、第一高频参考尾电流源、第二高频参考尾电流源、高频参考源极负反馈晶体管、第一高频参考负载阻抗及第二高频参考负载阻抗，其中，所述第一高频参考差分输入晶体管的栅极端及所述第二高频参考差分输入晶体管的栅极端接入所述差分输入高频参考电压，所述第一高频参考差分输入晶体管的源极端连接于所述第二高频参考差分输入晶体管的源极端，同时连接于所述第一高频参考尾电流源的一端，所述第一高频参考尾电流源的另一端接入模拟地，所述第一高频参考差分输入晶体管的漏极端连接于所述高频参考源极负反馈晶体管的漏极端，同时连接于所述第一高频参考负载阻抗的一端，并且作为所述高频参考电压信号通路的一差分输出端，所述第二高频参考差分输入晶体管的源极端连接于所述第二高频参考尾电流源的一端，所述第二高频参考尾电流源的另一端接入模拟地，所述第二高频参考差分输入晶体管的漏极端连接于所述高频参考源极负反馈晶体管的源极端，同时连接于所述第二高频参考负载阻抗的一端，并且作为所述高频参考电压信号通路的另一差分输出端，所述高频参考源极负反馈晶体管的栅极端连接于所述高频运算放大单元的输出端，所述第一高频参考负载阻抗的另一端连接于所述第二高频参考负载阻抗的另一端，同时接入电源电压。

可选地，所述低频增益控制电压产生电路包括：

低频参考电压信号通路，用于对所述差分输入低频参考电压进行差分放大以产生差分输出低频参考电压；

低频电平移位单元，包括两个低频电平移位器，分别连接于所述低频参考电压信号通路的两个差分输出端，用于分别对两个所述差分输出端的差分输出低频参考电压进行反向等值电平移位以产生两个差分低频移位电平；

低频运算放大单元，连接于所述低频电平移位单元，用于对两个所述差分低频移位电平进行运算放大以产生所述低频增益控制电压。

可选地，所述低频参考电压信号通路包括：第一低频参考差分输入晶体管、第二低频参考差分输入晶体管、第一低频参考尾电流源、第二低频参考尾电流源、第一低频参考源极负反馈晶体管、第二低频参考源极负反馈晶体管、第一低频参考负载阻抗及第二低频参考负载阻抗，其中，所述第一低频参考差分输入晶体管的栅极端及所述第二低频参考差分输入晶体管的栅极端接入所述差分输入低频参考电压，所述第一低频参考差分输入晶体管的源极端连接于所述第一低频参考源极负反馈晶体管的源极端，同时连接于所述第一低频参考尾电流源的一端，所述第一低频参考尾电流源的另一端接入模拟地，所述第一低频参考差分输入晶体管的漏极端连接于所述第二低频参考源极负反馈晶体管的源极端，同时连接于所述第一低频参考负载阻抗的一端，并且作为所述低频参考电压信号通路的一差分输出端，所述第二低频参考差分输入晶体管的源极端连接于所述第一低频参考源极负反馈晶体管的漏极端，同时连接于所述第二低频参考尾电流源的一端，所述第二低频参考尾电流源的另一端接入模拟地，所述第二低频参考差分输入晶体管的漏极端连接于所述第二低频参考源极负反馈晶体管的漏极端，同时连接于所述第二低频参考负载阻抗的一端，并且作为所述低频参考电压信号通路的另一差分输出端，所述第一低频参考源极负反馈晶体管的栅极端连接于所述低频运算放大单元的输出端，所述第二低频参考源极负反馈晶体管的栅极端连接于所述信号通路，所述第一低频参考负载阻抗的另一端连接于所述第二低频参考负载阻抗的另一端，同时接入电源电压。

可选地，所述信号通路包括：第一差分输入晶体管、第二差分输入晶体管、第一尾电流源、第二尾电流源、第一源极负反馈晶体管、第二源极负反馈晶体管、第一负载阻抗、第二负载阻抗及电容，其中，所述第一差分输入晶体管的栅极端及所述第二差分输入晶体管的栅极端接入所述差分输入信号，所述第一差分输入晶体管的源极端连接于所述第一源极负反馈晶体管的漏极端，同时连接于所述电容的一端，并且连接于所述第一尾电流源的一端，所述第一尾电流源的另一端接入模拟地，所述第一差分输入晶体管的漏极端连接于所述第二源极负反馈晶体管的漏极端，同时连接于所述第一负载阻抗的一端，并且作为所述信号通路的一差分输出端，所述第二差分输入晶体管的源极端连接于所述第一源极负反馈晶体管的源极端，同时连接于所述电容的另一端，并且连接于所述第二尾电流源的一端，所述第二尾电流源的另一端接入模拟地，所述第二差分输入晶体管的漏极端连接于所述第二源极负反馈晶体管的源极端，同时连接于所述第二负载阻抗的一端，并且作为所述信号通路的另一差分输出端，所述第一源极负反馈晶体管的栅极端连接于所述低频增益控制电压产生电路的输出端，所述第二源极负反馈晶体管的栅极端连接于所述高频增益控制电压产生电路的输出端及所述低频增益控制电压产生电路，所述第一负载阻抗的另一端连接于所述第二负载阻抗的另一端，同时接入电源电压。

如上所述，本发明的一种可变增益放大器及连续时间线性均衡器，具有以下有益效果：通过本发明所述可变增益放大器的电路设计，使得其电压增益仅由一组可变的差分输入参考电压和电平移位数值唯一确定，而不受电源电压、芯片工作温度及芯片加工工艺偏差等因素的影响。同时通过本发明所述连续时间线性均衡器的设计，使得其高频电压增益仅由一组可变的差分输入高频参考电压和高频电平移位数值唯一确定，其低频电压增益仅由一组可变的差分输入低频参考电压和低频电平移位数值唯一确定，进而使得其均衡强度仅由一组可变的差分输入高频参考电压和高频电平移位数值及一组可变的差分输入低频参考电压和低频电平移位数值唯一确定，而不受电源电压、芯片工作温度及芯片加工工艺偏差等因素的影响。

附图说明

图1显示为现有一种可变增益放大器的电路结构图。

图2显示为本发明实施例一所述可变增益放大器的电路结构图。

图3显示为本发明实施例二所述可变增益放大器的电路结构图。

图4显示为本发明实施例三所述连续时间线性均衡器的电路结构图。

图5显示为本发明实施例三所述连续时间线性均衡器的一种增益幅频响应特性图。

图6显示为本发明实施例三所述连续时间线性均衡器的另一种增益幅频响应特性图。

元件标号说明

1可变增益放大器，11增益控制电压产生电路，111参考电压信号通路，112电平移位单元，1121电平移位器，113运算放大单元，12信号通路；

2连续时间线性均衡器，21高频增益控制电压产生电路，211高频参考电压信号通路，212高频电平移位单元，2121高频电平移位器，213高频运算放大单元，22低频增益控制电压产生电路，221低频参考电压信号通路，222低频电平移位单元，2221低频电平移位器，223低频运算放大单元，23信号通路。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

如图2所示，本实施例提供一种可变增益放大器，所述可变增益放大器1包括：

增益控制电压产生电路11，用于根据差分输入参考电压(V_{IN_ref}、V_{IP_ref})产生增益控制电压V_GC；

信号通路12，连接于所述增益控制电压产生电路11，用于根据所述增益控制电压V_GC控制所述信号通路的电压增益，实现根据所述电压增益对差分输入信号(V_IN、V_IP)进行差分放大以产生差分输出信号(V_ON、V_OP)。

作为示例，如图2所示，所述增益控制电压产生电路11包括：

参考电压信号通路111，用于对所述差分输入参考电压(V_{IN_ref}、V_{IP_ref})进行差分放大以产生差分输出参考电压(V_{ON_ref}、V_{OP_ref})；

电平移位单元112，包括两个电平移位器1121，分别连接于所述参考电压信号通路111的两个差分输出端，用于分别对两个所述差分输出端的差分输出参考电压(V_{ON_ref}、V_{OP_ref})进行反向等值电平移位以产生两个差分移位电平；

运算放大单元113，连接于所述电平移位单元112，用于对两个所述差分移位电平进行运算放大以产生所述增益控制电压V_GC。

具体的，如图2所示，所述参考电压信号通路111包括：第一参考差分输入晶体管(M_{1_ref})、第二参考差分输入晶体管(M_{2_ref})、第一参考尾电流源(I_{1_ref})、第二参考尾电流源(I_{2_ref})、参考源极负反馈晶体管(M_{fb_ref})、第一参考负载阻抗(Z_{1_ref})及第二参考负载阻抗(Z_{2_ref})，其中，所述第一参考差分输入晶体管(M_{1_ref})的栅极端及所述第二参考差分输入晶体管(M_{2_ref})的栅极端接入所述差分输入参考电压(V_{IN_ref}、V_{IP_ref})，所述第一参考差分输入晶体管(M_{1_ref})的源极端连接于所述参考源极负反馈晶体管(M_{fb_ref})的源极端，同时连接于所述第一参考尾电流源(I_{1_ref})的一端，所述第一参考尾电流源(I_{1_ref})的另一端接入模拟地，所述第一参考差分输入晶体管(M_{1_ref})的漏极端连接于所述第一参考负载阻抗(Z_{1_ref})的一端，同时作为所述参考电压信号通路111的一差分输出端，所述第二参考差分输入晶体管(M_{2_ref})的源极端连接于所述参考源极负反馈晶体管(M_{fb_ref})的漏极端，同时连接于所述第二参考尾电流源(I_{2_ref})的一端，所述第二参考尾电流源(I_{2_ref})的另一端接入模拟地，所述第二参考差分输入晶体管(M_{2_ref})的漏极端连接于所述第二参考负载阻抗(Z_{2_ref})的一端，同时作为所述参考电压信号通路111的另一差分输出端，所述参考源极负反馈晶体管(M_{fb_ref})的栅极端连接于所述运算放大单元113的输出端，所述第一参考负载阻抗(Z_{1_ref})的另一端连接于所述第二参考负载阻抗(Z_{2_ref})的另一端，同时接入电源电压VCC。在本实施例中，所述差分输入参考电压V_{IN_ref}＝V_{ICM_ref}-ΔV_in0，V_{IP_ref}＝V_{ICM_ref}+ΔV_in0；其中V_{ICM_ref}为输入参考共模电压，ΔV_in0为设定数值的电压值，并且本实施例并不对V_{ICM_ref}和ΔV_in0的具体数值进行限制；同时ΔV_in0可以是连续的，也可以是数字的，本实施例并不对其进行限制。

具体的，所述电平移位器1121为现有任一种可实现电平移位功能的电路结构，本实施例并不对所述电平移位器1121的具体电路结构进行限制；同时，若所述电平移位器1121通过连续模拟控制信号控制实现电平移位，那么得到的两个所述差分移位电平就是连续的；若所述电平移位器1121通过离散数字控制信号控制实现电平移位，那么得到的两个所述差分移位电平就是离散的。

具体的，所述运算放大单元113为一运算放大器(A₀)，其中所述运算放大器(A₀)的两个输入端分别连接于两个所述电平移位器，所述运算放大器(A₀)的输出端作为所述增益控制电压产生电路11的输出端。

作为示例，如图2所示，所述信号通路12包括：第一差分输入晶体管(M₁)、第二差分输入晶体管(M₂)、第一尾电流源(I₁)、第二尾电流源(I₂)、源极负反馈晶体管(M_fb)、第一负载阻抗(Z₁)及第二负载阻抗(Z₂)，其中，所述第一差分输入晶体管(M₁)的栅极端及所述第二差分输入晶体管(M₂)的栅极端接入所述差分输入信号(V_IN、V_IP)，所述第一差分输入晶体管(M₁)的源极端连接于所述源极负反馈晶体管(M_fb)的漏极端，同时连接于所述第一尾电流源(I₁)的一端，所述第一尾电流源(I₁)的另一端接入模拟地，所述第一差分输入晶体管(M₁)的漏极端连接于所述第一负载阻抗(Z₁)的一端，同时作为所述信号通路12的一差分输出端，所述第二差分输入晶体管(M₂)的源极端连接于所述源极负反馈晶体管(M_fb)的源极端，同时连接于所述第二尾电流源(I₂)的一端，所述第二尾电流源(I₂)的另一端接入模拟地，所述第二差分输入晶体管(M₂)的漏极端连接于所述第二负载阻抗(Z₂)的一端，同时作为所述信号通路12的另一差分输出端，所述源极负反馈晶体管(M_fb)的栅极端连接于所述增益控制电压产生电路11的输出端，所述第一负载阻抗(Z₁)的另一端连接于所述第二负载阻抗(Z₂)的另一端，同时接入电源电压VCC。

具体的，在本实施例中，所述增益控制电压产生电路11中的各器件与所述信号通路12中的各器件成比例设置，如增益控制电压产生电路11中的第一参考差分输入晶体管(M_{1_ref})和第二参考差分输入晶体管(M_{2_ref})相同，信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)相同，并且增益控制电压产生电路11中的第一参考差分输入晶体管(M_{1_ref})和第二参考差分输入晶体管(M_{2_ref})与信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)成比例，即M_{1_ref}＝M_{2_ref}＝M₁/n₀＝M₂/n₀；增益控制电压产生电路11中的第一参考尾电流源(I_{1_ref})和第二参考尾电流源(I_{2_ref})相同，信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)相同，并且增益控制电压产生电路11中的第一参考尾电流源(I_{1_ref})和第二参考尾电流源(I_{2_ref})与信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)成比例，即I_{1_ref}＝I_{2_ref}＝I₁/n₀＝I₂/n₀；增益控制电压产生电路11中的第一参考负载阻抗(Z_{1_ref})和第二参考负载阻抗(Z_{2_ref})相同，信号通路12中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)相同，并且增益控制电压产生电路11中的第一参考负载阻抗(Z_{1_ref})和第二参考负载阻抗(Z_{2_ref})与信号通路12中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)成比例，即Z_{1_ref}＝Z_{2_ref}＝Z₁n₀＝Z₂n₀；增益控制电压产生电路11中的参考源极负反馈晶体管(M_{fb_ref})与信号通路12中的源极负反馈晶体管(M_fb)成比例，即M_{fb_ref}＝M_fb/n₀。其中，增益控制电压产生电路11中的第一参考差分输入晶体管(M_{1_ref})和第二参考差分输入晶体管(M_{2_ref})相同及信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)相同是指晶体管的工艺参数相同、沟道长度相等或者晶体管的工艺参数相同、沟道宽度相等，增益控制电压产生电路11中的第一参考差分输入晶体管(M_{1_ref})和第二参考差分输入晶体管(M_{2_ref})与信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例；增益控制电压产生电路11中的第一参考尾电流源(I_{1_ref})和第二参考尾电流源(I_{2_ref})相同及信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)相同是指电流源提供的电流相同，增益控制电压产生电路11中的第一参考尾电流源(I_{1_ref})和第二参考尾电流源(I_{2_ref})与信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)成比例是指电流源提供的电流成比例；增益控制电压产生电路11中的第一参考负载阻抗(Z_{1_ref})和第二参考负载阻抗(Z_{2_ref})相同及信号通路12中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)相同是指阻抗相等，增益控制电压产生电路11中的第一参考负载阻抗(Z_{1_ref})和第二参考负载阻抗(Z_{2_ref})与信号通路12中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)成比例是指阻抗成比例；增益控制电压产生电路11中的参考源极负反馈晶体管(M_{fb_ref})与信号通路12中的源极负反馈晶体管(M_fb)成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例。

下面请参阅图2对本实施例所述可变增益放大器的工作原理进行详细说明。

本实施例所述可变增益放大器的电压增益其中g_m是差分对晶体管(M₁和M₂)的跨导，Z_ld是Z₁和Z₂的阻抗，R_S是M_fb的源漏导通电阻。由于M_fb工作在线性区和饱和区均不影响本实施例所述可变增益放大器的正常工作，故在M_fb工作在线性区时，在M_fb工作在饱和区时，其中μ为载流子迁移率，C_ox为单位栅电容大小，W和L为MOS管的宽和长，V_GS为MOS管的栅源电压，V_th为MOS管的阈值电压，V_DS为MOS管的漏源电压，λ为沟道长度调制系数。

由于增益控制电压产生电路与信号通路中各器件均成比例，即M_{1_ref}＝M_{2_ref}＝M₁/n₀＝M₂/n₀、I_{1_ref}＝I_{2_ref}＝I₁/n₀＝I₂/n₀、Z_{1_ref}＝Z_{2_ref}＝Z₁n₀＝Z₂n₀、M_{fb_ref}＝M_fb/n₀，故增益控制电压产生电路的电压增益与信号通路的电压增益相等；而由电压增益公式可知，如果能改变R_S的值，就能改变电压增益A_V，而R_S的值由V_GS和V_DS确定，故改变栅极电压V_G就能改变信号通路的电压增益A_V。

栅极电压V_G连接于运算放大器(A₀)的输出端，基于运算放大器的特性使得其正相输入端电压(V_{ON_ref}+ΔV_out0)与负相输入端电压(V_{OP_ref}-ΔV_out0)相等，故可以得到V_{ON_ref}+ΔV_out0＝V_{OP_ref}-ΔV_out0，即V_{OP_ref}-V_{ON_ref}＝2ΔV_out0；同时在增益控制电压产生电路中，差分对晶体管(M_{1_ref}和M_{2_ref})栅极接入的差分输入参考电压由外部给定，其分别为V_{IN_ref}＝V_{ICM_ref}-ΔV_in0，V_{IP_ref}＝V_{ICM_ref}+ΔV_in0，故V_{IP_ref}-V_{IN_ref}＝2ΔV_in0；因此，增益控制电压产生电路的电压增益为A_{V_ref}＝(V_{OP_ref}-V_{ON_ref})/(V_{IP_ref}-V_{IN_ref})＝ΔV_out0/ΔV_in0，信号通路的电压增益为A_V＝ΔV_out0/ΔV_in0；也就是说，通过ΔV_out0和ΔV_in0的不同取值即可实现信号通路电压增益的可调节。

由此可见，基于本实施例所述可变增益放大器的电压增益表达式可知，当电源电压、芯片工作温度、芯片加工工艺偏差等因素造成g_m、Z_ld的值改变时，运算放大器能够通过自动地改变增益控制电压V_GC来改变R_S，从而使得可变增益放大器的电压增益保持恒定；即本实施例所述可变增益放大器的电压增益A_V仅由一组可变的ΔV_out0和ΔV_in0唯一确定，而不受电源电压、芯片工作温度、芯片加工工艺偏差等因素的影响。

实施例二

如图3所示，本实施例提供一种可变增益放大器，所述可变增益放大器1包括：

增益控制电压产生电路11，用于根据差分输入参考电压(V_{IN_ref}、V_{IP_ref})产生增益控制电压V_GC；

信号通路12，连接于所述增益控制电压产生电路11，用于根据所述增益控制电压V_GC控制所述信号通路12的电压增益，实现根据所述电压增益对差分输入信号(V_IN、V_IP)进行差分放大以产生差分输出信号(V_ON、V_OP)。

作为示例，如图3所示，所述增益控制电压产生电路11包括：

参考电压信号通路111，用于对所述差分输入参考电压(V_{IN_ref}、V_{IP_ref})进行差分放大以产生差分输出参考电压(V_{ON_ref}、V_{OP_ref})；

电平移位单元112，包括两个电平移位器1121，分别连接于所述参考电压信号通路111的两个差分输出端，用于分别对两个所述差分输出端的差分输出参考电压(V_{ON_ref}、V_{OP_ref})进行反向等值电平移位以产生两个差分移位电平；

运算放大单元113，连接于所述电平移位单元112，用于对两个所述差分移位电平进行运算放大以产生所述增益控制电压V_GC。

具体的，如图3所示，所述参考电压信号通路111包括：第一参考差分输入晶体管(M_{1_ref})、第二参考差分输入晶体管(M_{2_ref})、第一参考尾电流源(I_{1_ref})、第二参考尾电流源(I_{2_ref})、参考源极负反馈晶体管(M_{fb_ref})、第一参考负载阻抗(Z_{1_ref})及第二参考负载阻抗(Z_{2_ref})，其中，所述第一参考差分输入晶体管(M_{1_ref})的栅极端及所述第二参考差分输入晶体管(M_{2_ref})的栅极端接入所述差分输入参考电压(V_{IN_ref}、V_{IP_ref})，所述第一参考差分输入晶体管(M_{1_ref})的源极端连接于所述第二参考差分输入晶体管(M_{2_ref})的源极端，同时连接于所述第一参考尾电流源(I_{1_ref})的一端，所述第一参考尾电流源(I_{1_ref})的另一端接入模拟地，所述第一参考差分输入晶体管(M_{1_ref})的漏极端连接于所述参考源极负反馈晶体管(M_{fb_ref})的漏极端，同时连接于所述第一参考负载阻抗(Z_{1_ref})的一端，并且作为所述参考电压信号通路111的一差分输出端，所述第二参考差分输入晶体管(M_{2_ref})的源极端连接于所述第二参考尾电流源(I_{2_ref})的一端，所述第二参考尾电流源(I_{2_ref})的另一端接入模拟地，所述第二参考差分输入晶体管(M_{2_ref})的漏极端连接于所述参考源极负反馈晶体管(M_{fb_ref})的源极端，同时连接于所述第二参考负载阻抗(Z_{2_ref})的一端，并且作为所述参考电压信号通路111的另一差分输出端，所述参考源极负反馈晶体管(M_{fb_ref})的栅极端连接于所述运算放大单元113的输出端，所述第一参考负载阻抗(Z_{1_ref})的另一端连接于所述第二参考负载阻抗(Z_{2_ref})的另一端，同时接入电源电压VCC。在本实施例中，所述差分输入参考电压V_{IN_ref}＝V_{ICM_ref}-ΔV_in0，V_{IP_ref}＝V_{ICM_ref}+ΔV_in0；其中V_{ICM_ref}为输入参考共模电压，ΔV_in0为设定数值的电压值，并且本实施例并不对V_{ICM_ref}和ΔV_in0的具体数值进行限制；同时ΔV_in0可以是连续的，也可以是数字的，本实施例并不对其进行限制。

具体的，所述电平移位器1121为现有任一种可实现电平移位功能的电路结构，本实施例并不对所述电平移位器1121的具体电路结构进行限制；同时，若所述电平移位器1121通过连续模拟控制信号控制实现电平移位，那么得到的两个所述差分移位电平就是连续的；若所述电平移位器1121通过离散数字控制信号控制实现电平移位，那么得到的两个所述差分移位电平就是离散的。

具体的，所述运算放大单元113为一运算放大器(A₀)，其中所述运算放大器(A₀)的两个输入端分别连接于两个所述电平移位器，所述运算放大器(A₀)的输出端作为所述增益控制电压产生电路11的输出端。

作为示例，如图3所示，所述信号通路12包括：第一差分输入晶体管(M₁)、第二差分输入晶体管(M₂)、第一尾电流源(I₁)、第二尾电流源(I₂)、源极负反馈晶体管(M_fb)、第一负载阻抗(Z₁)及第二负载阻抗(Z₂)，其中，所述第一差分输入晶体管(M₁)的栅极端及所述第二差分输入晶体管(M₂)的栅极端接入所述差分输入信号(V_IN、V_IP)，所述第一差分输入晶体管(M₁)的源极端连接于所述第二差分输入晶体管(M₂)的源极端，同时连接于所述第一尾电流源(I₁)的一端，所述第一尾电流源(I₁)的另一端接入模拟地，所述第一差分输入晶体管(M₁)的漏极端连接于所述源极负反馈晶体管(M_fb)的漏极端，同时连接于所述第一负载阻抗(Z₁)的一端，并且作为所述信号通路12的一差分输出端，所述第二差分输入晶体管(M₂)的源极端连接于所述第二尾电流源(I₂)的一端，所述第二尾电流源(I₂)的另一端接入模拟地，所述第二差分输入晶体管(M₂)的漏极端连接于所述源极负反馈晶体管(M_fb)的源极端，同时连接于所述第二负载阻抗(Z₂)的一端，并且作为所述信号通路12的另一差分输出端，所述源极负反馈晶体管(M_fb)的栅极端连接于所述增益控制电压产生电路11的输出端，所述第一负载阻抗(Z₁)的另一端连接于所述第二负载阻抗(Z₂)的另一端，同时接入电源电压VCC。

具体的，在本实施例中，所述增益控制电压产生电路11中的各器件与所述信号通路12中的各器件成比例设置，如增益控制电压产生电路11中的第一参考差分输入晶体管(M_{1_ref})和第二参考差分输入晶体管(M_{2_ref})相同，信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)相同，并且增益控制电压产生电路11中的第一参考差分输入晶体管(M_{1_ref})和第二参考差分输入晶体管(M_{2_ref})与信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)成比例，即M_{1_ref}＝M_{2_ref}＝M₁/n₀＝M₂/n₀；增益控制电压产生电路11中的第一参考尾电流源(I_{1_ref})和第二参考尾电流源(I_{2_ref})相同，信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)相同，并且增益控制电压产生电路11中的第一参考尾电流源(I_{1_ref})和第二参考尾电流源(I_{2_ref})与信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)成比例，即I_{1_ref}＝I_{2_ref}＝I₁/n₀＝I₂/n₀；增益控制电压产生电路11中的第一参考负载阻抗(Z_{1_ref})和第二参考负载阻抗(Z_{2_ref})相同，信号通路12中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)相同，并且增益控制电压产生电路11中的第一参考负载阻抗(Z_{1_ref})和第二参考负载阻抗(Z_{2_ref})与信号通路12中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)成比例，即Z_{1_ref}＝Z_{2_ref}＝Z₁n₀＝Z₂n₀；增益控制电压产生电路11中的参考源极负反馈晶体管(M_{fb_ref})与信号通路12中的源极负反馈晶体管(M_fb)成比例，即M_{fb_ref}＝M_fb/n₀。其中，增益控制电压产生电路11中的第一参考差分输入晶体管(M_{1_ref})和第二参考差分输入晶体管(M_{2_ref})相同及信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)相同是指晶体管的工艺参数相同、沟道长度相等或者晶体管的工艺参数相同、沟道宽度相等，增益控制电压产生电路11中的第一参考差分输入晶体管(M_{1_ref})和第二参考差分输入晶体管(M_{2_ref})与信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例；增益控制电压产生电路11中的第一参考尾电流源(I_{1_ref})和第二参考尾电流源(I_{2_ref})相同及信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)相同是指电流源提供的电流相同，增益控制电压产生电路11中的第一参考尾电流源(I_{1_ref})和第二参考尾电流源(I_{2_ref})与信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)成比例是指电流源提供的电流成比例；增益控制电压产生电路11中的第一参考负载阻抗(Z_{1_ref})和第二参考负载阻抗(Z_{2_ref})相同及信号通路12中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)相同是指阻抗相等，增益控制电压产生电路11中的第一参考负载阻抗(Z_{1_ref})和第二参考负载阻抗(Z_{2_ref})与信号通路12中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)成比例是指阻抗成比例；增益控制电压产生电路11中的参考源极负反馈晶体管(M_{fb_ref})与信号通路12中的源极负反馈晶体管(M_fb)成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例。

下面请参阅图3对本实施例所述可变增益放大器的工作原理进行详细说明。

本实施例所述可变增益放大器的电压增益A_V＝(V_OP-V_ON)/(V_IP-V_IN)＝g_mZ'_ld，其中g_m为差分对晶体管(M₁和M₂)的跨导，Z’_ld为M_fb工作在线性区时的导通电阻与Z₁/Z₂并联的总阻抗，或M_fb工作在饱和区时的输出阻抗与Z₁/Z₂并联的总阻抗；M_fb工作在线性区时的导通电阻为M_fb工作在饱和区时的输出阻抗为其中其中μ为载流子迁移率，C_ox为单位栅电容大小，W和L为MOS管的宽和长，V_GS为MOS管的栅源电压，V_th为MOS管的阈值电压，V_DS为MOS管的漏源电压，λ为沟道长度调制系数；Z’_ld可表述为Z'_ld＝Z_ld||R_out，Mfb＝(Z_ld·R_out，Mfb)/(Z_ld+R_out，Mfb)，故信号通路的电压增益为A_V＝g_m(Z_ld·R_out，Mfb)/(Z_ld+R_out，Mfb)。

由于增益控制电压产生电路与信号通路中各器件均成比例，即M_{1_ref}＝M_{2_ref}＝M₁/n₀＝M₂/n₀、I_{1_ref}＝I_{2_ref}＝I₁/n₀＝I₂/n₀、Z_{1_ref}＝Z_{2_ref}＝Z₁n₀＝Z₂n₀、M_{fb_ref}＝M_fb/n₀，故增益控制电压产生电路的电压增益与信号通路的电压增益相等；而由电压增益公式可知，如果能改变R_out，Mfb的值，就能改变电压增益A_V，而R_out，Mfb的值由V_GS和V_DS确定，故改变栅极电压V_G就能改变信号通路的电压增益A_V。

栅极电压V_G连接于运算放大器(A₀)的输出端，基于运算放大器的特性使得其正相输入端电压(V_{ON_ref}+ΔV_out0)与负相输入端电压(V_{OP_ref}-ΔV_out0)相等，故可以得到V_{ON_ref}+ΔV_out0＝V_{OP_ref}-ΔV_out0，即V_{OP_ref}-V_{ON_ref}＝2ΔV_out0；同时在增益控制电压产生电路中，差分对晶体管(M_{1_ref}和M_{2_ref})栅极接入的差分输入参考电压由外部给定，其分别为V_{IN_ref}＝V_{ICM_ref}-ΔV_in0，V_{IP_ref}＝V_{ICM_ref}+ΔV_in0，故V_{IP_ref}-V_{IN_ref}＝2ΔV_in0；因此，增益控制电压产生电路的电压增益为A_{V_ref}＝(V_{OP_ref}-V_{ON_ref})/(V_{IP_ref}-V_{IN_ref})＝ΔV_out0/ΔV_in0，信号通路的电压增益为A_V＝ΔV_out0/ΔV_in0；也就是说，通过ΔV_out0和ΔV_in0的不同取值即可实现信号通路电压增益的可调节。

由此可见，基于本实施例所述可变增益放大器的电压增益表达式A_V＝ΔV_out0/ΔV_in0＝g_m(Z_ld·R_out，Mfb)/(Z_ld+R_out，Mfb)可知，当电源电压、芯片工作温度、芯片加工工艺偏差等因素造成g_m、Z_ld的值改变时，运算放大器能够通过自动地改变增益控制电压V_GC来改变R_out，Mfb，从而使得可变增益放大器的电压增益保持恒定；即本实施例所述可变增益放大器的电压增益A_V仅由一组可变的ΔV_out0和ΔV_in0唯一确定，而不受电源电压、芯片工作温度、芯片加工工艺偏差等因素的影响。

实施例三

如图4所示，本实施例提供了一种连续时间线性均衡器，所述连续时间线性均衡器2包括：

高频增益控制电压产生电路21，用于根据差分输入高频参考电压(V_{IN_refH}、V_{IP_refH})产生高频增益控制电压V_GC0；

低频增益控制电压产生电路22，用于根据差分输入低频参考电压(V_{IN_refL}、V_{IP_refL})产生低频增益控制电压V_GC1；

信号通路23，连接于所述高频增益控制电压产生电路21和所述低频增益控制电压产生电路22，用于根据所述高频增益控制电压V_GC0控制所述信号通路的高频电压增益及根据所述低频增益控制电压V_GC1控制所述信号通路的低频电压增益，从而实现根据所述高频电压增益及所述低频电压增益调节所述信号通路的均衡强度。

作为示例，如图4所示，所述高频增益控制电压产生电路21包括：

高频参考电压信号通路211，用于对所述差分输入高频参考电压(V_{IN_refH}、V_{IP_refH})进行差分放大以产生差分输出高频参考电压(V_{ON_refH}、V_{OP_refH})；

高频电平移位单元212，包括两个高频电平移位器2121，分别连接于所述高频参考电压信号通路211的两个差分输出端，用于分别对两个所述差分输出端的差分输出高频参考电压(V_{ON_refH}、V_{OP_refH})进行反向等值电平移位以产生两个差分高频移位电平；

高频运算放大单元213，连接于所述高频电平移位单元212，用于对两个所述差分高频移位电平进行运算放大以产生所述高频增益控制电压V_GC0。

具体的，如图4所示，所述高频参考电压信号通路211包括：第一高频参考差分输入晶体管(M_{1_refH})、第二高频参考差分输入晶体管(M_{2_refH})、第一高频参考尾电流源(I_{1_refH})、第二高频参考尾电流源(I_{2_refH})、高频参考源极负反馈晶体管(M_{fb_refH})、第一高频参考负载阻抗(Z_{1_refH})及第二高频参考负载阻抗(Z_{2_refH})，其中，所述第一高频参考差分输入晶体管(M_{1_refH})的栅极端及所述第二高频参考差分输入晶体管(M_{2_refH})的栅极端接入所述差分输入高频参考电压(V_{IN_refH}、V_{IP_refH})，所述第一高频参考差分输入晶体管(M_{1_refH})的源极端连接于所述第二高频参考差分输入晶体管(M_{2_refH})的源极端，同时连接于所述第一高频参考尾电流源(I_{1_refH})的一端，所述第一高频参考尾电流源(I_{1_refH})的另一端接入模拟地，所述第一高频参考差分输入晶体管(M_{1_refH})的漏极端连接于所述高频参考源极负反馈晶体管(M_{fb_refH})的漏极端，同时连接于所述第一高频参考负载阻抗(Z_{1_refH})的一端，并且作为所述高频参考电压信号通路211的一差分输出端，所述第二高频参考差分输入晶体管(M_{2_refH})的源极端连接于所述第二高频参考尾电流源(I_{2_refH})的一端，所述第二高频参考尾电流源(I_{2_refH})的另一端接入模拟地，所述第二高频参考差分输入晶体管(M_{2_refH})的漏极端连接于所述高频参考源极负反馈晶体管(M_{fb_refH})的源极端，同时连接于所述第二高频参考负载阻抗(Z_{2_refH})的一端，并且作为所述高频参考电压信号通路211的另一差分输出端，所述高频参考源极负反馈晶体管(M_{fb_refH})的栅极端连接于所述高频运算放大单元213的输出端，所述第一高频参考负载阻抗(Z_{1_refH})的另一端连接于所述第二高频参考负载阻抗(Z_{2_refH})的另一端，同时接入电源电压VCC。在本实施例中，所述差分输入高频参考电压V_{IN_refH}＝V_{ICM_refH}-ΔV_in0，V_{IP_refH}＝V_{ICM_refH}+ΔV_in0；其中V_{ICM_refH}为输入高频参考共模电压，ΔV_in0为设定数值的高频电压值，并且本实施例并不对V_{ICM_refH}和ΔV_in0的具体数值进行限制；同时ΔV_in0可以是连续的，也可以是数字的，本实施例并不对其进行限制。

具体的，所述高频电平移位器2121为现有任一种可实现电平移位功能的电路结构，本实施例并不对所述高频电平移位器2121的具体电路结构进行限制；同时，若所述高频电平移位器2121通过连续模拟控制信号控制实现电平移位，那么得到的两个所述差分高频移位电平就是连续的；若所述高频电平移位器2121通过离散数字控制信号控制实现电平移位，那么得到的两个所述差分高频移位电平就是离散的。

具体的，所述高频运算放大单元213为一运算放大器(A₀)，其中所述运算放大器(A₀)的两个输入端分别连接于两个所述高频电平移位器，所述运算放大器(A₀)的输出端作为所述高频增益控制电压产生电路21的输出端。

作为示例，如图4所示，所述低频增益控制电压产生电路22包括：

低频参考电压信号通路221，用于对所述差分输入低频参考电压(V_{IN_refL}、V_{IP_refL})进行差分放大以产生差分输出低频参考电压(V_{ON_refL}、V_{OP_refL})；

低频电平移位单元222，包括两个低频电平移位器2221，分别连接于所述低频参考电压信号通路221的两个差分输出端，用于分别对两个所述差分输出端的差分输出低频参考电压(V_{ON_refL}、V_{OP_refL})进行反向等值电平移位以产生两个差分低频移位电平；

低频运算放大单元223，连接于所述低频电平移位单元222，用于对两个所述差分低频移位电平进行运算放大以产生所述低频增益控制电压V_GC1。

具体的，如图4所示，所述低频参考电压信号通路221包括：第一低频参考差分输入晶体管(M_{1_refL})、第二低频参考差分输入晶体管(M_{2_refL})、第一低频参考尾电流源(I_{1_refL})、第二低频参考尾电流源(I_{2_refL})、第一低频参考源极负反馈晶体管(M_{fb_1_refL})、第二低频参考源极负反馈晶体管(M_{fb_2_refL})、第一低频参考负载阻抗(Z_{1_refL})及第二低频参考负载阻抗(Z_{2_refL})，其中，所述第一低频参考差分输入晶体管(M_{1_refL})的栅极端及所述第二低频参考差分输入晶体管(M_{2_refL})的栅极端接入所述差分输入低频参考电压(V_{IN_refL}、V_{IP_refL})，所述第一低频参考差分输入晶体管(M_{1_refL})的源极端连接于所述第一低频参考源极负反馈晶体管(M_{fb_1_refL})的源极端，同时连接于所述第一低频参考尾电流源(I_{1_refL})的一端，所述第一低频参考尾电流源(I_{1_refL})的另一端接入模拟地，所述第一低频参考差分输入晶体管(M_{1_refL})的漏极端连接于所述第二低频参考源极负反馈晶体管(M_{fb_2_refL})的源极端，同时连接于所述第一低频参考负载阻抗(Z_{1_refL})的一端，并且作为所述低频参考电压信号通路221的一差分输出端，所述第二低频参考差分输入晶体管(M_{2_refL})的源极端连接于所述第一低频参考源极负反馈晶体管(M_{fb_1_refL})的漏极端，同时连接于所述第二低频参考尾电流源(I_{2_refL})的一端，所述第二低频参考尾电流源(I_{2_refL})的另一端接入模拟地，所述第二低频参考差分输入晶体管(M_{2_refL})的漏极端连接于所述第二低频参考源极负反馈晶体管(M_{fb_2_refL})的漏极端，同时连接于所述第二低频参考负载阻抗(Z_{2_refL})的一端，并且作为所述低频参考电压信号通路221的另一差分输出端，所述第一低频参考源极负反馈晶体管(M_{fb_1_refL})的栅极端连接于所述低频运算放大单元223的输出端，所述第二低频参考源极负反馈晶体管(M_{fb_2_refL})的栅极端连接于所述信号通路23，所述第一低频参考负载阻抗(Z_{1_refL})的另一端连接于所述第二低频参考负载阻抗(Z_{2_refL})的另一端，同时接入电源电压VCC。在本实施例中，所述差分输入低频参考电压V_{IN_refL}＝V_{ICM_refL}-ΔV_in1，V_{IP_refL}＝V_{ICM_refL}+ΔV_in1；其中V_{ICM_refL}为输入低频参考共模电压，ΔV_in1为设定数值的低频电压值，并且本实施例并不对V_{ICM_refL}和ΔV_in1的具体数值进行限制；同时ΔV_in1可以是连续的，也可以是数字的，本实施例并不对其进行限制。

具体的，所述低频电平移位器2221为现有任一种可实现电平移位功能的电路结构，本实施例并不对所述低频电平移位器2221的具体电路结构进行限制；同时，若所述低频电平移位器2221通过连续模拟控制信号控制实现电平移位，那么得到的两个所述差分低频移位电平就是连续的；若所述低频电平移位器2221通过离散数字控制信号控制实现电平移位，那么得到的两个所述差分低频移位电平就是离散的。

具体的，所述低频运算放大单元223为一运算放大器(A₁)，其中所述运算放大器(A₁)的两个输入端分别连接于两个所述低频电平移位器，所述运算放大器(A₁)的输出端作为所述低频增益控制电压产生电路22的输出端。

作为示例，如图4所示，所述信号通路23包括：第一差分输入晶体管(M₁)、第二差分输入晶体管(M₂)、第一尾电流源(I₁)、第二尾电流源(I₂)、第一源极负反馈晶体管(M_{fb_1})、第二源极负反馈晶体管(M_{fb_2})、第一负载阻抗(Z₁)、第二负载阻抗(Z₂)及电容(C_S)，其中，所述第一差分输入晶体管(M₁)的栅极端及所述第二差分输入晶体管(M₂)的栅极端接入所述差分输入信号(V_IN、V_IP)，所述第一差分输入晶体管(M₁)的源极端连接于所述第一源极负反馈晶体管(M_{fb_1})的漏极端，同时连接于所述电容(C_S)的一端，并且连接于所述第一尾电流源(I₁)的一端，所述第一尾电流源(I₁)的另一端接入模拟地，所述第一差分输入晶体管(M₁)的漏极端连接于所述第二源极负反馈晶体管(M_{fb_2})的漏极端，同时连接于所述第一负载阻抗(Z₁)的一端，并且作为所述信号通路23的一差分输出端，所述第二差分输入晶体管(M₂)的源极端连接于所述第一源极负反馈晶体管(M_{fb_1})的源极端，同时连接于所述电容(C_S)的另一端，并且连接于所述第二尾电流源(I₂)的一端，所述第二尾电流源(I₂)的另一端接入模拟地，所述第二差分输入晶体管(M₂)的漏极端连接于所述第二源极负反馈晶体管(M_{fb_2})的源极端，同时连接于所述第二负载阻抗(Z₂)的一端，并且作为所述信号通路23的另一差分输出端，所述第一源极负反馈晶体管(M_{fb_1})的栅极端连接于所述低频增益控制电压产生电路22的输出端，所述第二源极负反馈晶体管(M_{fb_2})的栅极端连接于所述高频增益控制电压产生电路21的输出端及所述低频增益控制电压产生电路22，所述第一负载阻抗(Z₁)的另一端连接于所述第二负载阻抗(Z₂)的另一端，同时接入电源电压VCC。

具体的，所述电容(C_S)包括恒定电容、压控可变电容器、晶体管电容、开关电容阵列、开关压控可变电容器阵列及开关晶体管电容阵列中的一种或多种。

具体的，在本实施例中，所述高频增益控制电压产生电路21中的各器件与所述信号通路23中的各器件成比例设置，如高频增益控制电压产生电路中的第一高频参考差分输入晶体管(M_{1_refH})和第二高频参考差分输入晶体管(M_{2_refH})相同，信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)相同，并且高频增益控制电压产生电路中的第一高频参考差分输入晶体管(M_{1_refH})和第二高频参考差分输入晶体管(M_{2_refH})与信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)成比例，即M_{1_refH}＝M_{2_refH}＝M₁/n₀＝M₂/n₀；高频参考电压信号通路中的第一高频参考尾电流源(I_{1_refH})和第二高频参考尾电流源(I_{2_refH})相同，信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)相同，并且高频参考电压信号通路中的第一高频参考尾电流源(I_{1_refH})和第二高频参考尾电流源(I_{2_refH})与信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)成比例，即I_{1_refH}＝I_{2_refH}＝I₁/n₀＝I₂/n₀；高频参考电压信号通路中的第一高频参考负载阻抗(Z_{1_refH})和第二高频参考负载阻抗(Z_{2_refH})相同，信号通路中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)相同，并且高频参考电压信号通路中的第一高频参考负载阻抗(Z_{1_refH})和第二高频参考负载阻抗(Z_{2_refH})与信号通路中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)成比例，即Z_{1_refH}＝Z_{2_refH}＝Z₁n₀＝Z₂n₀；高频参考电压信号通路中的高频参考源极负反馈晶体管(M_{fb_refH})与信号通路中的第二源极负反馈晶体管(M_{fb_2})成比例，即M_{fb_refH}＝M_{fb_2}/n₀。高频增益控制电压产生电路中的第一高频参考差分输入晶体管(M_{1_refH})和第二高频参考差分输入晶体管(M_{2_refH})相同及信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)相同是指晶体管的工艺参数相同、沟道长度相等或者晶体管的工艺参数相同、沟道宽度相等，高频增益控制电压产生电路中的第一高频参考差分输入晶体管(M_{1_refH})和第二高频参考差分输入晶体管(M_{2_refH})与信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例；高频参考电压信号通路中的第一高频参考尾电流源(I_{1_refH})和第二高频参考尾电流源(I_{2_refH})相同及信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)相同是指电流源提供的电流相同，高频参考电压信号通路中的第一高频参考尾电流源(I_{1_refH})和第二高频参考尾电流源(I_{2_refH})与信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)成比例是指电流源提供的电流成比例；高频参考电压信号通路中的第一高频参考负载阻抗(Z_{1_refH})和第二高频参考负载阻抗(Z_{2_refH})相同及信号通路中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)相同是指阻抗相等，高频参考电压信号通路中的第一高频参考负载阻抗(Z_{1_refH})和第二高频参考负载阻抗(Z_{2_refH})与信号通路中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)成比例是指阻抗成比例；高频参考电压信号通路中的高频参考源极负反馈晶体管(M_{fb_refH})与信号通路中的第二源极负反馈晶体管(M_{fb_2})成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例。

具体的，在本实施例中，所述低频增益控制电压产生电路22中的各器件与所述信号通路23中的各器件成比例设置，如低频增益控制电压产生电路中的第一低频参考差分输入晶体管(M_{1_refL})和第二低频参考差分输入晶体管(M_{2_refL})相同，信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)相同，并且低频增益控制电压产生电路中的第一低频参考差分输入晶体管(M_{1_refL})和第二低频参考差分输入晶体管(M_{2_refL})与信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)成比例，即M_{1_refL}＝M_{2_refL}＝M₁/n₁＝M₂/n₁；低频参考电压信号通路中的第一低频参考尾电流源(I_{1_refL})和第二低频参考尾电流源(I_{2_refL})相同，信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)相同，并且低频参考电压信号通路中的第一低频参考尾电流源(I_{1_refL})和第二低频参考尾电流源(I_{2_refL})与信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)成比例，即I_{1_refL}＝I_{2_refL}＝I₁/n₁＝I₂/n₁；低频参考电压信号通路中的第一低频参考负载阻抗(Z_{1_refL})和第二低频参考负载阻抗(Z_{2_refL})相同，信号通路中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)相同，并且低频参考电压信号通路中的第一低频参考负载阻抗(Z_{1_refL})和第二低频参考负载阻抗(Z_{2_refL})与信号通路中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)成比例，即Z_{1_refL}＝Z_{2_refL}＝Z₁n₁＝Z₂n₁；低频参考电压信号通路中的第一低频参考源极负反馈晶体管(M_{fb_1_refL})与信号通路中的第一源极负反馈晶体管(M_{fb_1})成比例，即M_{fb_1_refL}＝M_{fb_1}/n₁；低频参考电压信号通路中的第二低频参考源极负反馈晶体管(M_{fb_2_refL})与信号通路中的第二源极负反馈晶体管(M_{fb_2})成比例，即M_{fb_2_refL}＝M_{fb_2}/n₁。低频增益控制电压产生电路中的第一低频参考差分输入晶体管(M_{1_refL})和第二低频参考差分输入晶体管(M_{2_refL})相同及信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)相同是指晶体管的工艺参数相同、沟道长度相等或者晶体管的工艺参数相同、沟道宽度相等，低频增益控制电压产生电路中的第一低频参考差分输入晶体管(M_{1_refL})和第二低频参考差分输入晶体管(M_{2_refL})与信号通路中的第一差分输入晶体管(M₁)和第二差分输入晶体管(M₂)成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例；低频参考电压信号通路中的第一低频参考尾电流源(I_{1_refL})和第二低频参考尾电流源(I_{2_refL})相同及信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)相同是指电流源提供的电流相同，低频参考电压信号通路中的第一低频参考尾电流源(I_{1_refL})和第二低频参考尾电流源(I_{2_refL})与信号通路中的第一尾电流源(I₁)和第二尾电流源(I₂)成比例是指电流源提供的电流成比例；低频参考电压信号通路中的第一低频参考负载阻抗(Z_{1_refL})和第二低频参考负载阻抗(Z_{2_refL})相同及信号通路中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)相同是指阻抗相等，低频参考电压信号通路中的第一低频参考负载阻抗(Z_{1_refL})和第二低频参考负载阻抗(Z_{2_refL})与信号通路中的第一负载阻抗(Z₁)和第二负载阻抗(Z₂)成比例是指阻抗成比例；低频参考电压信号通路中的第一低频参考源极负反馈晶体管(M_{fb_1_refL})与信号通路中的第一源极负反馈晶体管(M_{fb_1})成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例；低频参考电压信号通路中的第二低频参考源极负反馈晶体管(M_{fb_2_refL})与信号通路中的第二源极负反馈晶体管(M_{fb_2})成比例是指晶体管的沟道宽度成比例或者晶体管的叉指个数成比例。

下面请参阅图4至图6对本实施例所述连续时间线性均衡器的工作原理进行详细说明。

由图4可知，本实施例所述连续时间线性均衡器有一个零点和两个极点，其中零点负载极点源极负反馈极点

参见实施例二所述可变增益放大器的工作原理，本实施例所述连续时间线性均衡器的高频电压增益上限A_V，hf，max＝g_mZ'_ld，并且等于ΔV_out0/ΔV_in0，即该高频电压增益上限由一组可变的ΔV_out0和ΔV_in0唯一确定，而不受电源电压、芯片工作温度、芯片加工工艺偏差等因素影响。如图5所示，当负载极点P₁高于或等于源极负反馈极点P₂时，高频电压增益可以达到其上限，即A_V，hf＝A_V，hf，max＝g_mZ'_ld；如图6所示，当负载极点P₁低于源极负反馈极点P₂时，高频电压增益无法达到上限，即A_V，hf＜A_V，hf，max＝g_mZ'_ld。

参见实施例一所述可变增益放大器的工作原理，本实施例所述连续时间线性均衡器的低频电压增益为该低频电压增益等于ΔV_out1/ΔV_in1，即该低频电压增益由一组可变的ΔV_out1和ΔV_in1唯一确定，而不受电源电压、芯片工作温度、芯片加工工艺偏差等因素影响。

当负载极点P₁高于或等于源极负反馈极点P₂时，本实施例所述连续时间线性均衡器的均衡强度为即本实施例所述连续时间线性均衡器的均衡强度仅由可变的ΔV_out0、ΔV_in0及ΔV_out1和ΔV_in1确定，而不受电源电压、芯片工作温度、芯片加工工艺偏差等因素影响。

综上所述，本发明的一种可变增益放大器及连续时间线性均衡器，具有以下有益效果：通过本发明所述可变增益放大器的电路设计，使得其电压增益仅由一组可变的差分输入参考电压和电平移位数值唯一确定，而不受电源电压、芯片工作温度及芯片加工工艺偏差等因素的影响。同时通过本发明所述连续时间线性均衡器的设计，使得其高频电压增益仅由一组可变的差分输入高频参考电压和高频电平移位数值唯一确定，其低频电压增益仅由一组可变的差分输入低频参考电压和低频电平移位数值唯一确定，进而使得其均衡强度仅由一组可变的差分输入高频参考电压和高频电平移位数值及一组可变的差分输入低频参考电压和低频电平移位数值唯一确定，而不受电源电压、芯片工作温度及芯片加工工艺偏差等因素的影响。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种可变增益放大器，其特征在于，所述可变增益放大器包括：

增益控制电压产生电路，用于根据差分输入参考电压产生增益控制电压；

信号通路，连接于所述增益控制电压产生电路，用于根据所述增益控制电压控制所述信号通路的电压增益，实现根据所述电压增益对差分输入信号进行差分放大以产生差分输出信号。

2.根据权利要求1所述的可变增益放大器，其特征在于，所述增益控制电压产生电路包括：

参考电压信号通路，用于对所述差分输入参考电压进行差分放大以产生差分输出参考电压；

电平移位单元，包括两个电平移位器，分别连接于所述参考电压信号通路的两个差分输出端，用于分别对两个所述差分输出端的差分输出参考电压进行反向等值电平移位以产生两个差分移位电平；

运算放大单元，连接于所述电平移位单元，用于对两个所述差分移位电平进行运算放大以产生所述增益控制电压。

3.根据权利要求2所述的可变增益放大器，其特征在于，所述参考电压信号通路包括：第一参考差分输入晶体管、第二参考差分输入晶体管、第一参考尾电流源、第二参考尾电流源、参考源极负反馈晶体管、第一参考负载阻抗及第二参考负载阻抗，其中，所述第一参考差分输入晶体管的栅极端及所述第二参考差分输入晶体管的栅极端接入所述差分输入参考电压，所述第一参考差分输入晶体管的源极端连接于所述参考源极负反馈晶体管的源极端，同时连接于所述第一参考尾电流源的一端，所述第一参考尾电流源的另一端接入模拟地，所述第一参考差分输入晶体管的漏极端连接于所述第一参考负载阻抗的一端，同时作为所述参考电压信号通路的一差分输出端，所述第二参考差分输入晶体管的源极端连接于所述参考源极负反馈晶体管的漏极端，同时连接于所述第二参考尾电流源的一端，所述第二参考尾电流源的另一端接入模拟地，所述第二参考差分输入晶体管的漏极端连接于所述第二参考负载阻抗的一端，同时作为所述参考电压信号通路的另一差分输出端，所述参考源极负反馈晶体管的栅极端连接于所述运算放大单元的输出端，所述第一参考负载阻抗的另一端连接于所述第二参考负载阻抗的另一端，同时接入电源电压。

4.根据权利要求1、2或3所述的可变增益放大器，其特征在于，所述信号通路包括：第一差分输入晶体管、第二差分输入晶体管、第一尾电流源、第二尾电流源、源极负反馈晶体管、第一负载阻抗及第二负载阻抗，其中，所述第一差分输入晶体管的栅极端及所述第二差分输入晶体管的栅极端接入所述差分输入信号，所述第一差分输入晶体管的源极端连接于所述源极负反馈晶体管的漏极端，同时连接于所述第一尾电流源的一端，所述第一尾电流源的另一端接入模拟地，所述第一差分输入晶体管的漏极端连接于所述第一负载阻抗的一端，同时作为所述信号通路的一差分输出端，所述第二差分输入晶体管的源极端连接于所述源极负反馈晶体管的源极端，同时连接于所述第二尾电流源的一端，所述第二尾电流源的另一端接入模拟地，所述第二差分输入晶体管的漏极端连接于所述第二负载阻抗的一端，同时作为所述信号通路的另一差分输出端，所述源极负反馈晶体管的栅极端连接于所述增益控制电压产生电路的输出端，所述第一负载阻抗的另一端连接于所述第二负载阻抗的另一端，同时接入电源电压。

5.根据权利要求2所述的可变增益放大器，其特征在于，所述参考电压信号通路包括：第一参考差分输入晶体管、第二参考差分输入晶体管、第一参考尾电流源、第二参考尾电流源、参考源极负反馈晶体管、第一参考负载阻抗及第二参考负载阻抗，其中，所述第一参考差分输入晶体管的栅极端及所述第二参考差分输入晶体管的栅极端接入所述差分输入参考电压，所述第一参考差分输入晶体管的源极端连接于所述第二参考差分输入晶体管的源极端，同时连接于所述第一参考尾电流源的一端，所述第一参考尾电流源的另一端接入模拟地，所述第一参考差分输入晶体管的漏极端连接于所述参考源极负反馈晶体管的漏极端，同时连接于所述第一参考负载阻抗的一端，并且作为所述参考电压信号通路的一差分输出端，所述第二参考差分输入晶体管的源极端连接于所述第二参考尾电流源的一端，所述第二参考尾电流源的另一端接入模拟地，所述第二参考差分输入晶体管的漏极端连接于所述参考源极负反馈晶体管的源极端，同时连接于所述第二参考负载阻抗的一端，并且作为所述参考电压信号通路的另一差分输出端，所述参考源极负反馈晶体管的栅极端连接于所述运算放大单元的输出端，所述第一参考负载阻抗的另一端连接于所述第二参考负载阻抗的另一端，同时接入电源电压。

6.根据权利要求1、2或5所述的可变增益放大器，其特征在于，所述信号通路包括：第一差分输入晶体管、第二差分输入晶体管、第一尾电流源、第二尾电流源、源极负反馈晶体管、第一负载阻抗及第二负载阻抗，其中，所述第一差分输入晶体管的栅极端及所述第二差分输入晶体管的栅极端接入所述差分输入信号，所述第一差分输入晶体管的源极端连接于所述第二差分输入晶体管的源极端，同时连接于所述第一尾电流源的一端，所述第一尾电流源的另一端接入模拟地，所述第一差分输入晶体管的漏极端连接于所述源极负反馈晶体管的漏极端，同时连接于所述第一负载阻抗的一端，并且作为所述信号通路的一差分输出端，所述第二差分输入晶体管的源极端连接于所述第二尾电流源的一端，所述第二尾电流源的另一端接入模拟地，所述第二差分输入晶体管的漏极端连接于所述源极负反馈晶体管的源极端，同时连接于所述第二负载阻抗的一端，并且作为所述信号通路的另一差分输出端，所述源极负反馈晶体管的栅极端连接于所述增益控制电压产生电路的输出端，所述第一负载阻抗的另一端连接于所述第二负载阻抗的另一端，同时接入电源电压。

7.一种连续时间线性均衡器，其特征在于，所述连续时间线性均衡器包括：

高频增益控制电压产生电路，用于根据差分输入高频参考电压产生高频增益控制电压；

低频增益控制电压产生电路，用于根据差分输入低频参考电压产生低频增益控制电压；

信号通路，连接于所述高频增益控制电压产生电路和所述低频增益控制电压产生电路，用于根据所述高频增益控制电压控制所述信号通路的高频电压增益及根据所述低频增益控制电压控制所述信号通路的低频电压增益，从而实现根据所述高频电压增益及所述低频电压增益调节所述信号通路的均衡强度。

8.根据权利要求7所述的连续时间线性均衡器，其特征在于，所述高频增益控制电压产生电路包括：

高频参考电压信号通路，用于对所述差分输入高频参考电压进行差分放大以产生差分输出高频参考电压；

高频电平移位单元，包括两个高频电平移位器，分别连接于所述高频参考电压信号通路的两个差分输出端，用于分别对两个所述差分输出端的差分输出高频参考电压进行反向等值电平移位以产生两个差分高频移位电平；

高频运算放大单元，连接于所述高频电平移位单元，用于对两个所述差分高频移位电平进行运算放大以产生所述高频增益控制电压。

9.根据权利要求8所述的连续时间线性均衡器，其特征在于，所述高频参考电压信号通路包括：第一高频参考差分输入晶体管、第二高频参考差分输入晶体管、第一高频参考尾电流源、第二高频参考尾电流源、高频参考源极负反馈晶体管、第一高频参考负载阻抗及第二高频参考负载阻抗，其中，所述第一高频参考差分输入晶体管的栅极端及所述第二高频参考差分输入晶体管的栅极端接入所述差分输入高频参考电压，所述第一高频参考差分输入晶体管的源极端连接于所述第二高频参考差分输入晶体管的源极端，同时连接于所述第一高频参考尾电流源的一端，所述第一高频参考尾电流源的另一端接入模拟地，所述第一高频参考差分输入晶体管的漏极端连接于所述高频参考源极负反馈晶体管的漏极端，同时连接于所述第一高频参考负载阻抗的一端，并且作为所述高频参考电压信号通路的一差分输出端，所述第二高频参考差分输入晶体管的源极端连接于所述第二高频参考尾电流源的一端，所述第二高频参考尾电流源的另一端接入模拟地，所述第二高频参考差分输入晶体管的漏极端连接于所述高频参考源极负反馈晶体管的源极端，同时连接于所述第二高频参考负载阻抗的一端，并且作为所述高频参考电压信号通路的另一差分输出端，所述高频参考源极负反馈晶体管的栅极端连接于所述高频运算放大单元的输出端，所述第一高频参考负载阻抗的另一端连接于所述第二高频参考负载阻抗的另一端，同时接入电源电压。

10.根据权利要求7所述的连续时间线性均衡器，其特征在于，所述低频增益控制电压产生电路包括：

低频参考电压信号通路，用于对所述差分输入低频参考电压进行差分放大以产生差分输出低频参考电压；

低频电平移位单元，包括两个低频电平移位器，分别连接于所述低频参考电压信号通路的两个差分输出端，用于分别对两个所述差分输出端的差分输出低频参考电压进行反向等值电平移位以产生两个差分低频移位电平；

低频运算放大单元，连接于所述低频电平移位单元，用于对两个所述差分低频移位电平进行运算放大以产生所述低频增益控制电压。

11.根据权利要求10所述的连续时间线性均衡器，其特征在于，所述低频参考电压信号通路包括：第一低频参考差分输入晶体管、第二低频参考差分输入晶体管、第一低频参考尾电流源、第二低频参考尾电流源、第一低频参考源极负反馈晶体管、第二低频参考源极负反馈晶体管、第一低频参考负载阻抗及第二低频参考负载阻抗，其中，所述第一低频参考差分输入晶体管的栅极端及所述第二低频参考差分输入晶体管的栅极端接入所述差分输入低频参考电压，所述第一低频参考差分输入晶体管的源极端连接于所述第一低频参考源极负反馈晶体管的源极端，同时连接于所述第一低频参考尾电流源的一端，所述第一低频参考尾电流源的另一端接入模拟地，所述第一低频参考差分输入晶体管的漏极端连接于所述第二低频参考源极负反馈晶体管的源极端，同时连接于所述第一低频参考负载阻抗的一端，并且作为所述低频参考电压信号通路的一差分输出端，所述第二低频参考差分输入晶体管的源极端连接于所述第一低频参考源极负反馈晶体管的漏极端，同时连接于所述第二低频参考尾电流源的一端，所述第二低频参考尾电流源的另一端接入模拟地，所述第二低频参考差分输入晶体管的漏极端连接于所述第二低频参考源极负反馈晶体管的漏极端，同时连接于所述第二低频参考负载阻抗的一端，并且作为所述低频参考电压信号通路的另一差分输出端，所述第一低频参考源极负反馈晶体管的栅极端连接于所述低频运算放大单元的输出端，所述第二低频参考源极负反馈晶体管的栅极端连接于所述信号通路，所述第一低频参考负载阻抗的另一端连接于所述第二低频参考负载阻抗的另一端，同时接入电源电压。

12.根据权利要求7至11所述的连续时间线性均衡器，其特征在于，所述信号通路包括：第一差分输入晶体管、第二差分输入晶体管、第一尾电流源、第二尾电流源、第一源极负反馈晶体管、第二源极负反馈晶体管、第一负载阻抗、第二负载阻抗及电容，其中，所述第一差分输入晶体管的栅极端及所述第二差分输入晶体管的栅极端接入所述差分输入信号，所述第一差分输入晶体管的源极端连接于所述第一源极负反馈晶体管的漏极端，同时连接于所述电容的一端，并且连接于所述第一尾电流源的一端，所述第一尾电流源的另一端接入模拟地，所述第一差分输入晶体管的漏极端连接于所述第二源极负反馈晶体管的漏极端，同时连接于所述第一负载阻抗的一端，并且作为所述信号通路的一差分输出端，所述第二差分输入晶体管的源极端连接于所述第一源极负反馈晶体管的源极端，同时连接于所述电容的另一端，并且连接于所述第二尾电流源的一端，所述第二尾电流源的另一端接入模拟地，所述第二差分输入晶体管的漏极端连接于所述第二源极负反馈晶体管的源极端，同时连接于所述第二负载阻抗的一端，并且作为所述信号通路的另一差分输出端，所述第一源极负反馈晶体管的栅极端连接于所述低频增益控制电压产生电路的输出端，所述第二源极负反馈晶体管的栅极端连接于所述高频增益控制电压产生电路的输出端及所述低频增益控制电压产生电路，所述第一负载阻抗的另一端连接于所述第二负载阻抗的另一端，同时接入电源电压。