CN106921382A - 用于通讯接口芯片的驱动器输出调节电路 - Google Patents

用于通讯接口芯片的驱动器输出调节电路 Download PDF

Info

Publication number
CN106921382A
CN106921382A CN201710099574.2A CN201710099574A CN106921382A CN 106921382 A CN106921382 A CN 106921382A CN 201710099574 A CN201710099574 A CN 201710099574A CN 106921382 A CN106921382 A CN 106921382A
Authority
CN
China
Prior art keywords
pipe
peft
effect transistor
driver output
channel field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710099574.2A
Other languages
English (en)
Inventor
朱波
范建林
徐义强
郭玮
曾红霞
梅泽霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING GUOBO ELECTRONICS CO Ltd
Original Assignee
WST (WUXI) MICROELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WST (WUXI) MICROELECTRONIC CO Ltd filed Critical WST (WUXI) MICROELECTRONIC CO Ltd
Priority to CN201710099574.2A priority Critical patent/CN106921382A/zh
Publication of CN106921382A publication Critical patent/CN106921382A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种用于通讯接口芯片的驱动器输出调节电路，属于驱动器电路领域。该电路至少包括驱动器输出上管、驱动器输出下管、驱动器输出上管控制电路和驱动器输出下管控制电路；驱动器输出上管控制电路的输出端与第一P沟道场效应管的栅极连接，驱动器输出上管控制电路由第二P沟道场效应管、第二N沟道场效应管和第一电阻器构成；驱动器输出下管控制电路的输出端与第一N沟道场效应管的栅极连接，驱动器输出下管控制电路由第三P沟道场效应管、第三N沟道场效应管和第二电阻构成；解决了通过调节输出级的驱动能力调节压摆率导致影响输出摆幅的问题；达到了通过调节驱动器输出上管或驱动器输出下管的电流控制压摆率，不影响输出摆幅的效果。

Description

用于通讯接口芯片的驱动器输出调节电路
技术领域
本发明实施例涉及驱动器电路领域，特别涉及一种用于通讯接口芯片的驱动器输出调节电路。
背景技术
RS-232标准和RS-485标准是数据串行通信的标准，使用RS-232标准或RS-485标准的通讯接口，在压摆率过大时，容易引起信号反射和电磁干扰的问题。
在一些不需要高通信速率的应用中，一般通过调节输出级器件的尺寸没控制输出级的驱动能力，限制压摆率，实现降低信号反射和电磁干扰的效果。然而，由于限制了输出级的驱动能力，会造成在满载工作时，输出级的压降过大，影响输出摆幅的问题。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种用于通讯接口芯片的驱动器输出调节电路。该技术方案如下：
第一方面，提供了一种用于通讯接口芯片的驱动器输出调节电路，该电路至少包括驱动器输出上管、驱动器输出下管、驱动器输出上管控制电路和驱动器输出下管控制电路；
所述驱动器输出上管为第一P沟道场效应管，所述驱动器输出下管为第一N沟道场效应管；
所述驱动器输出上管控制电路的输出端与所述第一P沟道场效应管的栅极连接，所述驱动器输出上管控制电路由第二P沟道场效应管、第二N沟道场效应管和第一电阻器构成；
所述驱动器输出下管控制电路的输出端与所述第一N沟道场效应管的栅极连接，所述驱动器输出下管控制电路由第三P沟道场效应管、第三N沟道场效应管和第二电阻构成；
所述第一P沟道场效应管的漏极与所述第一N沟道场效应管的漏极连接，所述第一P沟道场效应管和所述第一N沟道场效应管的公共端为所述电路的输出端。
可选的，所述第二N沟道场效应管的栅极与所述第二P沟道场效应管的栅极连接；
所述第二N沟道场效应管的漏极通过第一电阻器与所述第二P沟道场效应管的漏极连接，所述第一电阻器和所述第二P沟道场效应管的公共端为所述驱动器输出上管控制电路的输出端；
所述第三N沟道场效应管的栅极与所述第三P沟道场效应管的栅极连接；
所述第三N沟道场效应管的漏极通过第二电阻器与所述第三P沟道场效应管的漏极连接，所述第二电阻器和所述第三P沟道场效应管的公关端为所述驱动器输出下管控制电路的输出端。
可选的，所述电路还包括第四N沟道场效应管和第四P沟道场效应管；
所述第四N沟道场效应管的漏极与所述第一P沟道场效应管的栅极连接，所述第四N沟道场效应管的源极接下拉电压；
所述第四P沟道场效应管的漏极与所述第一N沟道场效应管的栅极连接，所述第四P沟道场效应管的源极接上拉电压。
可选的，所述驱动器输出上管控制电路中的第二P沟道场效应管的源极接上拉电压，所述第二N沟道场效应管的源极接下拉电压；
所述驱动器输出下管控制电路中的第三P沟道场效应管的源极接所述上拉电压，所述第三N沟道场效应管的源极接所述下拉电压；
所述第一P沟道场效应管的源极接所述上拉电压，所述第一N沟道场效应管的源极接所述下拉电压。
可选的，所述电路还包括输出端电阻器和输出端电容器；
所述输出端电阻器和所述输出端电容器并联后的一端与所述电路的输出端连接，另一端接地。
本发明实施例提供的技术方案带来的有益效果是：
该用于通讯接口芯片的驱动器输出调节电路，包括驱动器输出上管、驱动器输出下管、由第二P沟道场效应管、第二N沟道场效应管和第一电阻器构成的驱动器输出上管控制电路、由第三P沟道场效应管、第三N沟道场效应管和第二电阻器构成的驱动器输出下管控制电路；解决了现有技术中通过调节输出级的驱动能力调节压摆率导致影响输出摆幅的问题；达到了通过调节驱动器输出上管或驱动器输出下管的电流控制压摆率，不影响输出摆幅的效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种驱动器输出端电路；
图2是根据本发明实施例提供的一种用于通讯接口芯片的驱动器输出调节电路；
图3是是根据本发明实施例提供的一种用于通讯接口芯片的驱动器输出调节电路的等效电路图；
图4是是根据本发明实施例提供的另一种用于通讯接口芯片的驱动器输出调节电路。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了一种驱动器输出端电路。驱动器输出上管M1为P沟道场效应管，即PMOS管，驱动器输出下管M0为N沟道场效应管，即NMOS管；P沟道场效应管M3与N沟道场效应管M2构成上管驱动控制电路的最后一级，上管驱动控制电路用于控制驱动器输出上管M1；P沟道场效应管M5和N沟道场效应管M4构成下管驱动控制电路的最后一级，下管驱动控制电路用于控制驱动器输出下管M0。
节点PG为驱动器输出上管M1的控制信号输入端，节点NG为驱动器输出下管M0的控制信号输入端，节点VOUT为驱动器输出电路的输出端。
输出端VOUT接电阻器Rout和电容器Cout。可选的，电阻器Rout的取值为3千欧姆，电容器Cout的取值随通讯速率的变化而变化，电容器Cout的取值在100pF～1000pF之间变化。
以图1中的M1为例，说明驱动器输出端电路中通过输出级的驱动能力，实现压摆率限制，造成影响到输出电压的高电压摆幅收到影响的原理。
对M1来说，当节点PG的电压为高电平时，M1关断，当节点PG的电压为低电平时，M1工作在线性区。可选的，高电平为Vp，节点PG的低电平根据M1的栅源耐压决定。
当节点PG的电压稳定时，M1可以等效为电阻Rp，此时输出端VOUT的电压Voutp由Rp、Rout决定，Vout和Rp由如下公式表示：
其中，VTHP为MOS管的开启电压，Vp为M3接的上拉电压，W/L为MOS管的沟道宽长比。
由公式一可知，Rp越小，Voutp与Vp之间的压降越小；由公式二可知，W/L越大，Rp越小。
输出上升时的压摆率SR主要由M1的电流IDP以及输出电压决定，压摆率和电流IDP由如下公式表示：
其中，VDS表示漏源端电压差。
相关技术中，对驱动电路不作处理，M2控制节点PG的电压下拉，VPG会迅速被下拉，因此只能通过减少M1的W/L来限制压摆率SR。但是，当W/L减小时，Rp相应地增加，Voutp与Vp之间的压降变大，影响到输出电压的高电压摆幅。
通过公式一和公式二可知，要保证Voutp与Vp之间的压降需要增加W/L，在这种情况下如果要控制压摆率，只能通过调节M1的电流IDP。当W/L根据公式二确定，且VDS由输出电压决定时，根据公式四可知，可以通过控制VPG实现调节M1的电流IDP的效果。
因此，本发明实施例提供了一种用于通讯接口芯片的驱动器输出调节电路，如图2所示，该电路至少包括驱动器输出上管M1、驱动器输出下管M0、驱动器输出上管控制电路和驱动器输出下管控制电路。
驱动器输出上管M1为第一P沟道场效应管，驱动器输出下管M0为第一N沟道场效应管。
驱动器输出上管控制电路的输出端与第一P沟道场效应管M1的栅极连接，驱动器输出上管控制电路由第二P沟道场效应管M3、第二N沟道场效应管M2和第一电阻器R1构成。
驱动器输出下管控制电路的输出端与第一N沟道场效应管M0的栅极连接，驱动器输出下管控制电路由第三P沟道场效应管M5、第三N沟道场效应管M4和第二电阻R2构成。
具体地，如图2所示，第二N沟道场效应管M2的栅极与第二P沟道场效应管M3的栅极连接；
第二N沟道场效应管M2的漏极通过第一电阻器R1与第二P沟道场效应管M3的漏极连接，第一电阻器R1和第二P沟道场效应管M3的公共端为驱动器输出上管控制电路的输出端；
第三N沟道场效应管M4的栅极与第三P沟道场效应管M5的栅极连接；
第三N沟道场效应管M4的漏极通过第二电阻器R2与第三P沟道场效应管M5的漏极连接，第二电阻器R2和第三P沟道场效应管M5的公关端为驱动器输出下管控制电路的输出端。
第一P沟道场效应管M1的漏极与第一N沟道场效应管M0的漏极连接，第一P沟道场效应管M1和第一N沟道场效应管M0的公共端为电路的输出端。
针对图2中的M1来说，当增加第一电阻器R1后，节点PG的电压VPG的下降由电阻器R1以及节点PG的寄生电容决定，节点PG的寄生电容等效为电容器C1，电容器C1在该电路中的位置如图3所示，可选的，寄生电容的取值在10pF左右。
当M2的栅极和M3的栅极之间的VCT1为高时，M2导通，M3关断，此时由于第一电阻器R1和寄生电容C1的存在，节点PG的电压VPG会被慢慢拉低，由于第一电阻器R1的取值和电容器C1的取值由电路本身决定，可以根据C1的大小调节第一电阻器R1的大小，实现对M1的电流IDP的控制，从而实现对压摆率的控制。
同样地，针对驱动器输出下管M0，当增加第二电阻器R2后，节点NG的电压下降由第二电阻器R2以及节点NG的寄生电容决定，节点NG的寄生电容等效为电容器C2，电容器C2在该电路中的位置如图3所示，可选的，寄生电容的取值在10pF左右。
当M4的栅极和M5的栅极之间的VCT3为高时，由于第二电阻器R2和寄生电容C2的存在，节点NG的电压会被慢慢拉低，由于第二电阻器R2的取值和电容器C2的取值由电路本身决定，可以根据C2的大小调节第二电阻器R2的大小，实现对M0的电流的控制，从而实现对压摆率的控制。
需要说明的是，VCT1和VCT3由该电路内部产生，为下降沿同步的同相信号。
综上所述，本发明实施例提供的用于通讯接口芯片的驱动器输出调节电路，包括驱动器输出上管、驱动器输出下管、由第二P沟道场效应管、第二N沟道场效应管和第一电阻器构成的驱动器输出上管控制电路、由第三P沟道场效应管、第三N沟道场效应管和第二电阻器构成的驱动器输出下管控制电路；解决了现有技术中通过调节输出级的驱动能力调节压摆率导致影响输出摆幅的问题；达到了通过调节驱动器输出上管或驱动器输出下管的电流控制压摆率，不影响输出摆幅的效果。
如图2所示的电路实现了对压摆率的控制，针对M1来看，输出电压已经上升至正常值，但是由于第一电阻器R1和寄生电容的存在，节点PG的电压VPG会缓慢上升，在电压VPG上升的过程中，M1管的导通能力也在慢慢变化，M1管并不能以最大电流工作，M1就相当于一个在慢慢由高到低变化的电阻，输出端VOUT的输出电压受到影响，输出端VOUT的输出电压不能迅速达到低压差状态。为了解决该问题，本发明实施例提供了另一种用于通讯接口芯片的驱动器输出调节电路，如图4所示：
该电路至少包括驱动器输出上管M1、驱动器输出下管M0、驱动器输出上管控制电路和驱动器输出下管控制电路。
驱动器输出上管M1为第一P沟道场效应管，驱动器输出下管M0为第一N沟道场效应管。
驱动器输出上管控制电路的输出端与第一P沟道场效应管M1的栅极连接，驱动器输出上管控制电路由第二P沟道场效应管M3、第二N沟道场效应管M2和第一电阻器R1构成。
驱动器输出下管控制电路的输出端与第一N沟道场效应管M0的栅极连接，驱动器输出下管控制电路由第三P沟道场效应管M5、第三N沟道场效应管M4和第二电阻R2构成。
具体地，如图2所示，第二N沟道场效应管M2的栅极与第二P沟道场效应管M3的栅极连接；
第二N沟道场效应管M2的漏极通过第一电阻器R1与第二P沟道场效应管M3的漏极连接，第一电阻器R1和第二P沟道场效应管M3的公共端为驱动器输出上管控制电路的输出端；
第三N沟道场效应管M4的栅极与第三P沟道场效应管M5的栅极连接；
第三N沟道场效应管M4的漏极通过第二电阻器R2与第三P沟道场效应管M5的漏极连接，第二电阻器R2和第三P沟道场效应管M5的公关端为驱动器输出下管控制电路的输出端。
第一P沟道场效应管M1的漏极与第一N沟道场效应管M0的漏极连接，第一P沟道场效应管M1和第一N沟道场效应管M0的公共端为电路的输出端。
该电路还包括第四N沟道场效应管M6和第四P沟道场效应管M7。
所述第四N沟道场效应管M6的漏极与所述第一P沟道场效应管M1的栅极连接，所述第四N沟道场效应管M6的源极接下拉电压VN；
所述第四P沟道场效应管M7的漏极与所述第一N沟道场效应管M0的栅极连接，所述第四P沟道场效应管M7的源极接上拉电压Vp。
需要说明的是，M6由VCT2控制，并且VCT2的上升沿相对VCT1有一个延时td1，延时td1需要超过压摆率控制的时间段。可选的，td1的取值为1us。此时，当VCT1由低变高且经过延时td1后，VCT2变高，迅速将节点PG的电压VPG拉低。同理，M7由VCT4控制，且VCT4的上升沿相对VCT3有一个延时。
需要说明的是，VCT2和VCT4为该电路的内部产生，为下降沿同步的同相信号。
此外，通过在第一P沟道场效应管的栅极连接N沟道场效应管，且N沟道场效应管的栅极受到下降沿同步的通相信号的控制，在第一N沟道场效应管的栅极连接P沟道场效应管，且P沟道场效应管的栅极受到下降沿同步的通相信号的控制，使得节点PG的电压能够快速变化，M1和M0的导通能力也能够快速变化，达到在实现控制压摆率适，保证输出端输出摆幅满足要求的效果。
在基于图2或图3或图4所示的用于通讯接口的驱动器输出调节电路中，驱动器输出上管控制电路中的第二P沟道场效应管的源极接上拉电压，第二N沟道场效应管的源极接下拉电压。
可选的，上拉电压为Vp，下拉电压为VN。
驱动器输出下管控制电路中的第三P沟道场效应管的源极接上拉电压，第三N沟道场效应管的源极接下拉电压。
第一P沟道场效应管的源极接上拉电压，第一N沟道场效应管的源极接下拉电压。
在基于图2或图3或图4所示的用于通讯接口的驱动器输出调节电路中，该电路还包括输出端电阻器Rout和输出端电容器Cout；
输出端电阻器Rout和输出端电容器Cout并联后的一端与电路的输出端连接，另一端接地。
需要说明的是：上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种用于通讯接口芯片的驱动器输出调节电路，其特征在于，所述电路至少包括驱动器输出上管、驱动器输出下管、驱动器输出上管控制电路和驱动器输出下管控制电路；
所述驱动器输出上管为第一P沟道场效应管，所述驱动器输出下管为第一N沟道场效应管；
所述驱动器输出上管控制电路的输出端与所述第一P沟道场效应管的栅极连接，所述驱动器输出上管控制电路由第二P沟道场效应管、第二N沟道场效应管和第一电阻器构成；
所述驱动器输出下管控制电路的输出端与所述第一N沟道场效应管的栅极连接，所述驱动器输出下管控制电路由第三P沟道场效应管、第三N沟道场效应管和第二电阻构成；
所述第一P沟道场效应管的漏极与所述第一N沟道场效应管的漏极连接，所述第一P沟道场效应管和所述第一N沟道场效应管的公共端为所述电路的输出端。
2.根据权利要求1所述的电路，其特征在于，
所述第二N沟道场效应管的栅极与所述第二P沟道场效应管的栅极连接；
所述第二N沟道场效应管的漏极通过第一电阻器与所述第二P沟道场效应管的漏极连接，所述第一电阻器和所述第二P沟道场效应管的公共端为所述驱动器输出上管控制电路的输出端；
所述第三N沟道场效应管的栅极与所述第三P沟道场效应管的栅极连接；
所述第三N沟道场效应管的漏极通过第二电阻器与所述第三P沟道场效应管的漏极连接，所述第二电阻器和所述第三P沟道场效应管的公关端为所述驱动器输出下管控制电路的输出端。
3.根据权利要求1或2所述的电路，其特征在于，所述电路还包括第四N沟道场效应管和第四P沟道场效应管；
所述第四N沟道场效应管的漏极与所述第一P沟道场效应管的栅极连接，所述第四N沟道场效应管的源极接下拉电压；
所述第四P沟道场效应管的漏极与所述第一N沟道场效应管的栅极连接，所述第四P沟道场效应管的源极接上拉电压。
4.根据权利要求1至3任一所述的电路，其特征在于，
所述驱动器输出上管控制电路中的第二P沟道场效应管的源极接上拉电压，所述第二N沟道场效应管的源极接下拉电压；
所述驱动器输出下管控制电路中的第三P沟道场效应管的源极接所述上拉电压，所述第三N沟道场效应管的源极接所述下拉电压；
所述第一P沟道场效应管的源极接所述上拉电压，所述第一N沟道场效应管的源极接所述下拉电压。
5.根据权利要求1至4任一所述的电路，其特征在于，所述电路还包括输出端电阻器和输出端电容器；
所述输出端电阻器和所述输出端电容器并联后的一端与所述电路的输出端连接，另一端接地。
CN201710099574.2A 2017-02-23 2017-02-23 用于通讯接口芯片的驱动器输出调节电路 Pending CN106921382A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710099574.2A CN106921382A (zh) 2017-02-23 2017-02-23 用于通讯接口芯片的驱动器输出调节电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710099574.2A CN106921382A (zh) 2017-02-23 2017-02-23 用于通讯接口芯片的驱动器输出调节电路

Publications (1)

Publication Number Publication Date
CN106921382A true CN106921382A (zh) 2017-07-04

Family

ID=59453668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710099574.2A Pending CN106921382A (zh) 2017-02-23 2017-02-23 用于通讯接口芯片的驱动器输出调节电路

Country Status (1)

Country Link
CN (1) CN106921382A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111936949A (zh) * 2020-03-25 2020-11-13 深圳市汇顶科技股份有限公司 驱动电路以及相关芯片
CN115903986A (zh) * 2023-02-08 2023-04-04 上海海栎创科技股份有限公司 输入输出电路
CN116165510A (zh) * 2022-12-29 2023-05-26 无锡晟朗微电子有限公司 一种用于芯片测试的通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200520485A (en) * 2003-12-04 2005-06-16 Via Tech Inc Precise slew rate control line driver
JP2005160146A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd ドライバ回路
CN1684368A (zh) * 2004-04-12 2005-10-19 海力士半导体有限公司 输出驱动器电路
CN102761236A (zh) * 2012-07-30 2012-10-31 帝奥微电子有限公司 一种防自激电压输出电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005160146A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd ドライバ回路
TW200520485A (en) * 2003-12-04 2005-06-16 Via Tech Inc Precise slew rate control line driver
CN1684368A (zh) * 2004-04-12 2005-10-19 海力士半导体有限公司 输出驱动器电路
CN102761236A (zh) * 2012-07-30 2012-10-31 帝奥微电子有限公司 一种防自激电压输出电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111936949A (zh) * 2020-03-25 2020-11-13 深圳市汇顶科技股份有限公司 驱动电路以及相关芯片
CN116165510A (zh) * 2022-12-29 2023-05-26 无锡晟朗微电子有限公司 一种用于芯片测试的通信装置
CN116165510B (zh) * 2022-12-29 2023-11-24 无锡晟朗微电子有限公司 一种用于芯片测试的通信装置
CN115903986A (zh) * 2023-02-08 2023-04-04 上海海栎创科技股份有限公司 输入输出电路

Similar Documents

Publication Publication Date Title
JP6317043B2 (ja) 可変利得を有する線形等化器
CN103346778B (zh) 一种宽带线性均衡电路
CN106921382A (zh) 用于通讯接口芯片的驱动器输出调节电路
CN106656883A (zh) 一种低频增益分段可调的线性均衡器
CN104113498A (zh) 均衡器电路和包括均衡器电路的接收器电路
CN109905094B (zh) 一种可变增益放大器及连续时间线性均衡器
CN103746671A (zh) 一种高增益高补偿范围的均衡滤波器
CN206259962U (zh) 一种低频增益分段可调的线性均衡器
TWI751395B (zh) 放大電路及使用其的接收電路、半導體裝置和半導體系統
US7518424B2 (en) Slew rate controlled output circuit
US9485122B1 (en) Data rate programming using source degenerated CTLE
CN105550150B (zh) 一种具有动态电阻失配调整功能的M-phy驱动电路
CN206743214U (zh) 用于通讯接口芯片的驱动器输出调节电路
KR102661493B1 (ko) 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
CN105700612B (zh) 电压调节器
US11552639B2 (en) Low voltage differential signaling driver
CN106026957B (zh) 一种可变增益放大器的增益dB-linear实现方法
CN104253609A (zh) 一种低电压差分信号驱动电路
CN209265310U (zh) 一种电压缓冲器电路
CN103761964B (zh) 自动语音识别电路
CN109067388B (zh) 一种cml结构输出驱动级电路
CN202210793U (zh) 均衡电路
CN207766282U (zh) 一种高速低抖动模拟均衡器
TWI781598B (zh) 放大器以及lpddr3輸入緩衝器
CN116886205B (zh) 一种pam4光接收机用自适应均衡系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180810

Address after: 214028 B, 1203 and 1204 rooms, Wang Chuang, technology and business, 4 Longshan Road, new Wu District, Wuxi, Jiangsu

Applicant after: WUXI WST MICROELECTRONICS CO.,LTD.

Applicant after: NANJING GUOBO ELECTRONICS CO.,LTD.

Address before: 214028 room 1204, B 1204, Wang Chuang technology innovation center, 4 Longshan Road, New District, Wuxi, Jiangsu

Applicant before: WUXI WST MICROELECTRONICS CO.,LTD.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191122

Address after: 211106 No.166 Zhengfang Middle Road, Jiangning Economic and Technological Development Zone, Nanjing City, Jiangsu Province

Applicant after: NANJING GUOBO ELECTRONICS CO.,LTD.

Address before: 214028 B, 1203 and 1204 rooms, Wang Chuang, technology and business, 4 Longshan Road, new Wu District, Wuxi, Jiangsu

Applicant before: WUXI WST MICROELECTRONICS CO.,LTD.

Applicant before: NANJING GUOBO ELECTRONICS CO.,LTD.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 210016 No.166, zhengfangzhong Road, moling street, Jiangning District, Nanjing City, Jiangsu Province

Applicant after: Nanjing Guobo Electronics Co.,Ltd.

Address before: 211106 No.166, Zhengfang Middle Road, Jiangning Economic and Technological Development Zone, Nanjing, Jiangsu Province

Applicant before: NANJING GUOBO ELECTRONICS Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170704