CN116165510B - 一种用于芯片测试的通信装置 - Google Patents

一种用于芯片测试的通信装置 Download PDF

Info

Publication number
CN116165510B
CN116165510B CN202211714295.XA CN202211714295A CN116165510B CN 116165510 B CN116165510 B CN 116165510B CN 202211714295 A CN202211714295 A CN 202211714295A CN 116165510 B CN116165510 B CN 116165510B
Authority
CN
China
Prior art keywords
signal
output
chip
main control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211714295.XA
Other languages
English (en)
Other versions
CN116165510A (zh
Inventor
梅泽霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shenglang Microelectronics Co ltd
Original Assignee
Wuxi Shenglang Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Shenglang Microelectronics Co ltd filed Critical Wuxi Shenglang Microelectronics Co ltd
Priority to CN202211714295.XA priority Critical patent/CN116165510B/zh
Publication of CN116165510A publication Critical patent/CN116165510A/zh
Application granted granted Critical
Publication of CN116165510B publication Critical patent/CN116165510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实施例涉及一种用于芯片测试的通信装置，包括主控模块、第一驱动模块和第二驱动模块；所述主控模块连接第一驱动模块和第二驱动模块；第一驱动模块，接收主控模块输出的第一信号，并将所述第一信号进行第一变换后输出第三信号；所述第二驱动模块接收主控模块输出的使能信号，并根据所述使能信号将主控模块输出的第二信号传输至待通信芯片的第二管脚，或者将待通信芯片的第二管脚输出的数据信号传输至主控模块。本发明实施例提供的技术方案，通过对通信装置中驱动模块的设计，将芯片中现有的引脚复用为通信引脚，无需在芯片中增加额外的管脚即可实现芯片的通信，实现了既可以满足供电的要求同时可以满足数字通讯的要求。

Description

一种用于芯片测试的通信装置
技术领域
本发明实施例涉及芯片测试技术领域，尤其涉及一种用于芯片测试的通信装置。
背景技术
目前常见的霍尔开关芯片，通常包括3个引脚：电源引脚VCC，接地引脚GND以及输出引脚OUT，但是其内部又包括EEPROM数字模块，需要数字接口进行通信，而数字接口最少需要两个引脚，如果增加芯片的引脚会使得封装成本增加，所以现有技术复用了电源引脚VCC与输出引脚OUT为通讯引脚，因此如何实现对此类芯片复用引脚的供电与通讯功能成为亟待解决的问题。
发明内容
基于现有技术的上述情况，本发明实施例的目的在于提供一种用于芯片测试的通信装置，通过电路结构的设计实现了同时对芯片供电与通讯功能，既可以满足供电的要求同时可以满足数字通讯的要求。
为达到上述目的，根据本发明的一个方面，提供了一种用于芯片测试的通信装置，包括：主控模块、第一驱动模块和第二驱动模块；
所述主控模块，分别连接第一驱动模块和第二驱动模块；
所述第一驱动模块，接收主控模块输出的第一信号，并将所述第一信号进行第一变换后输出第三信号，所述第三信号输出至待通信芯片的第一管脚；
所述第二驱动模块接收主控模块输出的使能信号，并根据所述使能信号将主控模块输出的第二信号通过该第二驱动模块传输至待通信芯片的第二管脚，或者将待通信芯片的第二管脚输出的数据信号通过该第二驱动模块传输至主控模块；
所述待通信芯片的第一管脚为电源管脚，第二管脚为输出管脚。
进一步的，所述第一信号包括符合IIC通信协议的SCL信号，所述第二信号包括符合IIC通信协议的SDA信号。
进一步的，所述第一驱动模块包括电平控制电路和电平抬升电路；
所述电平控制电路接收主控模块输出的电平控制信号，根据所述电平控制信号输出电平抬升信号；
所述电平抬升电路接收主控模块输出的第一信号，并将所述第一信号通过电平抬升信号进行抬升，输出第三信号。
进一步的，所述电平控制电路包括DAC电路；
所述电平抬升电路包括第一运算放大器和第二运算放大器，所述第一运算放大器的输出端和DAC电路的输出端连接至第二运算放大器的输入端。
进一步的，所述第一运算放大器的输入端接收第一信号，输出端连接所述DAC电路的输出端；所述第二运算放大器连接第一运算放大器的输出端，将所述电平抬升信号叠加至第一信号上，以输出第三信号。
进一步的，所述第一信号的电压范围是2.5-5V，所述电平抬升信号的电压范围是0-4V。
进一步的，所述DAC电路的输出端通过第一输出电阻连接至第二运算放大器；
所述第一运算放大器的输出端通过第二输出电阻连接至第二运算放大器。
进一步的，所述第二驱动模块包括三态输出电路和缓冲器电路；
所述三态输出电路和缓冲器电路反向并联连接。
进一步的，所述三态输出电路的使能端接收主控模块输出的使能信号，当所述使能信号使能时，将主控模块输出的第二信号传输至待通信芯片的第二管脚；
所述缓冲器电路，当所述三态输出电路的使能信号禁止时，将待通信芯片的第二管脚输出的数据信号传输至主控模块。
进一步的，所述待通信芯片包括霍尔开关芯片。
综上所述，本发明实施例提供了一种用于芯片测试的通信装置，所述装置包括：主控模块、第一驱动模块和第二驱动模块；所述主控模块，分别连接第一驱动模块和第二驱动模块；所述第一驱动模块，接收主控模块输出的第一信号，并将所述第一信号进行第一变换后输出第三信号，所述第三信号输出至待通信芯片的第一管脚；所述第二驱动模块接收主控模块输出的使能信号，并根据所述使能信号将主控模块输出的第二信号通过该第二驱动模块传输至待通信芯片的第二管脚，或者将待通信芯片的第二管脚输出的数据信号通过该第二驱动模块传输至主控模块；所述待通信芯片的第一管脚为电源管脚，第二管脚为输出管脚。本发明实施例提供的技术方案，通过对通信装置中驱动模块的设计，将芯片中现有的引脚复用为通信引脚，无需在芯片中增加额外的管脚即可实现芯片的通信，降低了设计和封装的成本，并且解决了复用电源引脚作为通讯引脚的芯片需要强驱动能力的技术问题，实现了既可以满足供电的要求同时可以满足数字通讯的要求。
附图说明
图1是本发明实施例提供的芯片通信装置的构成框图；
图2是本发明实施例中涉及的霍尔开关芯片的示意图；
图3是本发明实施例提供的第一驱动模块的电路结构示意图；
图4是第一信号经过电平抬升信号叠加后形成第三信号的波形示意图；
图5是本发明实施例提供的第二驱动模块的电路结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
需要说明的是，除非另外定义，本发明一个或多个实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本发明一个或多个实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
将芯片中现有的引脚(例如电源引脚)复用为通信引脚可以无需在芯片中增加额外的通信引脚。而现有的IIC通讯设计通常是采用标准数字IO接口进行通讯，普通数字IO接口驱动能力弱，但复用电源引脚作为通讯引脚的芯片需要强驱动能力，并且芯片在通讯的同时也需要正常供电，一般的IIC接口无法满足该通讯需求。本发明实施例提供的技术方案，在通信装置中设计了驱动模块，将芯片中现有的引脚复用为通信引脚，解决了复用电源引脚作为通讯引脚的芯片需要强驱动能力的技术问题。
下面结合附图对本发明的技术方案进行详细说明。本发明的实施例，提供了一种用于芯片测试的通信装置，图1中示出了该用于芯片测试的通信装置的构成框图，如图1所示，该芯片通信装置包括：主控模块、第一驱动模块和第二驱动模块。所述主控模块，分别连接第一驱动模块和第二驱动模块，所述第一驱动模块，接收主控模块输出的第一信号，并将所述第一信号进行第一变换后输出第三信号，所述第三信号输出至待通信芯片的第一管脚；所述第二驱动模块接收主控模块输出的使能信号，并根据所述使能信号将主控模块输出的第二信号通过该第二驱动模块传输至待通信芯片的第二管脚，或者将待通信芯片的第二管脚输出的数据信号通过该第二驱动模块传输至主控模块。其中，待通信芯片例如为霍尔开关芯片，本发明实施例尤其针对线性霍尔芯片等封装引脚受限只存在三个引脚却需要进行数字通信的芯片。图2中示出了本发明实施例中涉及的霍尔开关芯片的示意图，如图2所示，该芯片包含一个电源引脚VCC，一个接地引脚GND，一个输出引脚OUT。该芯片在正常工作时，需要给电源引脚VCC施加2.5V以上的电源电压以保证其正常工作,当芯片检测到磁场信号，输出引脚OUT会输出相应的电平信号。本发明该实施例中，在数字通讯模式下，将电源引脚VCC复用为SCL信号线，在数字通讯的同时还需要保证电源不低于2.5V，以维持芯片正常工作，因此芯片的SCL电平范围应当为3V-6V，通讯时，3V为逻辑低电平，6V为逻辑高电平，将输出引脚OUT复用为SDA信号线，SDA电平范围为0-3.3V。本发明实施例中，待通信芯片的第一管脚为电源管脚VIN，第二管脚为输出管脚OUT。本发明该实施例中，以主控模块为FPGA为例进行说明，但不限于FPGA，该主控模块也可以为单片机、DSP等其他数字控制芯片。本发明该实施例中，采用IIC通信方式实现芯片通信，第一信号例如为符合IIC通信协议的SCL信号，第二信号例如为符合IIC通信协议的SDA信号。通过主控模块(FPGA)控制第一驱动模块和第二驱动模块对待通信芯片进行供电以及实现数字通讯功能。第一驱动模块和第二驱动模块实现了将主控模块(FPGA)的普通IO接口与待通信芯片的电源管脚VIN和输出管脚OUT连接实现通讯的功能，本发明该实施例提供的芯片通信装置可实现对待通信芯片的强驱动能力并同时实现供电功能。
根据某些可选的实施例，所述第一驱动模块包括电平控制电路和电平抬升电路；所述电平控制电路接收主控模块输出的电平控制信号，根据所述电平控制信号输出电平抬升信号；所述电平抬升电路接收主控模块输出的第一信号，并将所述第一信号通过电平抬升信号进行抬升，输出第三信号。
根据某些可选的实施例，所述电平控制电路包括DAC电路；所述电平抬升电路包括第一运算放大器和第二运算放大器，所述第一运算放大器的输出端和DAC电路的输出端连接至第二运算放大器的输入端。所述第一运算放大器的输入端接收第一信号，输出端连接所述DAC电路的输出端；所述第二运算放大器连接第一运算放大器的输出端，将所述电平抬升信号叠加至第一信号上，以输出第三信号。其中，所述第一信号的电压范围是2.5-5V，所述电平抬升信号的电压范围是0-4V。
图3中示出了根据某些实施例提供的第一驱动模块的电路结构示意图，如图3所示，该实施例第一驱动模块中，包括DAC电路U1、第一运算放大器OP1和第二运算放大器OP2，DAC电路U1的输出端通过第一输出电阻R1连接至第二运算放大器的同相输入端；所述第一运算放大器的输出端通过第二输出电阻R2连接至第二运算放大器的同相输入端。第一运算放大器OP1的同相输入端接收第一信号FPGA_SCL，反相输入端与输出端相连接，输出端连接DAC电路U1的输出端。第一运算放大器OP2的同相输入端分别连接DAC电路U1和第一运算放大器OP1的输出端，反相输入端分别通过第三电阻R3接地和通过第四电阻R4连接至输出端。主控模块(FPGA)通过IO输出引脚FPGA_IO1-FPGA_IO5输出控制信号至DAC电路U1，控制DAC电路U1的输出电压，经过第二运算放大器OP2增加驱动能力输出第三信号(SCL)信号待通信芯片的电源管脚VIN作为电源电压。通常来说，复用引脚的芯片正常工作电压需要高于3.3V，所需通信电平为3.3V-6.3V，图4中示出了第一信号经过电平抬升信号叠加后形成第三信号的波形示意图。如图4所示，FPGA_SCL表示主控模块输出的第一信号，DAC_OUT表示电平抬升信号，SCL表示第三信号。该实施例中，FPGA控制DAC电路U1输出3.3V的电平抬升信号，FPGA_SCL产生0-3V的数字时钟信号(第一信号)，通过第二电阻R2和第一电阻R1将通信载波叠加到电源电压信号上通过第二运算放大器OP2输出给芯片电源管脚VIN，即可产生3.3V-6.3V的通信电压，芯片即可正常进入通信状态，同时可满足芯片正常供电需求。
根据某些可选的实施例，所述第二驱动模块包括三态输出电路和缓冲器电路；所述三态输出电路和缓冲器电路反向并联连接。所述三态输出电路的使能端接收主控模块输出的使能信号，当所述使能信号使能时，将主控模块输出的第二信号传输至待通信芯片的第二管脚；所述缓冲器电路，当所述三态输出电路的使能信号禁止时，将待通信芯片的第二管脚输出的数据信号传输至主控模块。图5中示出了根据某些实施例提供的第二驱动模块的电路结构示意图。如图5所示，第二驱动模块包括三态输出电路TRI和缓冲器电路BUFFER，三态输出电路TRI的输入端接收主控模块的第二信号，输出端连接待通信芯片的输出管脚OUT，并同时通过第五电阻R5上拉至电源VCC，使能端接收主控模块输出的使能信号SDA_EN。缓冲器电路BUFFER的输入端连接至三态输出电路TRI的输出端，缓冲器电路BUFFER的输出端连接至三态输出电路TRI的输入端。芯片的输出管脚OUT作为收发数据的管脚，将三态输出电路TRI的使能信号SDA_EN通过FPGA置1，此时三态输出电路TRI为开启状态，芯片的输出管脚OUT(即SDA引脚)处于接收数据状态，此时可以通过主控模块(FPGA)的FPGA_SDA引脚发送数字指令；将使能信号SDA_EN置0，此时三态输出电路TRI处于高阻状态，芯片的输出管脚OUT(即SDA引脚)处于发送数据状态，此时主控模块(FPGA)可以通过缓冲器电路BUFFER接收来自芯片的输出管脚OUT(即SDA引脚)的数字指令信号，缓冲器电路BUFFER可将芯片的输出管脚OUT(即SDA引脚)输出的SDA电平转换为主控模块(FPGA)可接受的电平(例如3.3V电压)。
综上所述，本发明实施例涉及一种用于芯片测试的通信装置，所述装置包括：主控模块、第一驱动模块和第二驱动模块；所述主控模块，分别连接第一驱动模块和第二驱动模块；所述第一驱动模块，接收主控模块输出的第一信号，并将所述第一信号进行第一变换后输出第三信号，所述第三信号输出至待通信芯片的第一管脚；所述第二驱动模块接收主控模块输出的使能信号，并根据所述使能信号将主控模块输出的第二信号通过该第二驱动模块传输至待通信芯片的第二管脚，或者将待通信芯片的第二管脚输出的数据信号通过该第二驱动模块传输至主控模块；所述待通信芯片的第一管脚为电源管脚，第二管脚为输出管脚。本发明实施例提供的技术方案，通过对通信装置中驱动模块的设计，将芯片中现有的引脚复用为通信引脚，无需在芯片中增加额外的管脚即可实现芯片的通信，降低了设计和封装的成本，并且解决了复用电源引脚作为通讯引脚的芯片需要强驱动能力的技术问题，实现了既可以满足供电的要求同时可以满足数字通讯的要求。
应当理解的是，以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明一个或多个实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (8)

1.一种用于芯片测试的通信装置，其特征在于，包括：主控模块、第一驱动模块和第二驱动模块；
所述主控模块，分别连接第一驱动模块和第二驱动模块；
所述第一驱动模块，接收主控模块输出的第一信号，并将所述第一信号进行第一变换后输出第三信号，所述第三信号输出至待通信芯片的第一管脚；所述第一驱动模块包括电平控制电路和电平抬升电路；所述电平控制电路接收主控模块输出的电平控制信号，根据所述电平控制信号输出电平抬升信号；所述电平抬升电路接收主控模块输出的第一信号，并将所述第一信号通过电平抬升信号进行抬升，输出第三信号；
所述第二驱动模块接收主控模块输出的使能信号，并根据所述使能信号将主控模块输出的第二信号通过该第二驱动模块传输至待通信芯片的第二管脚，或者将待通信芯片的第二管脚输出的数据信号通过该第二驱动模块传输至主控模块；所述第二驱动模块包括三态输出电路和缓冲器电路；所述三态输出电路和缓冲器电路反向并联连接；
所述待通信芯片的第一管脚为电源管脚，第二管脚为输出管脚。
2.根据权利要求1所述的装置，其特征在于，所述第一信号包括符合IIC通信协议的SCL信号，所述第二信号包括符合IIC通信协议的SDA信号。
3.根据权利要求2所述的装置，其特征在于，所述电平控制电路包括DAC电路；
所述电平抬升电路包括第一运算放大器和第二运算放大器，所述第一运算放大器的输出端和DAC电路的输出端连接至第二运算放大器的输入端。
4.根据权利要求3所述的装置，其特征在于，所述第一运算放大器的输入端接收第一信号，输出端连接所述DAC电路的输出端；所述第二运算放大器连接第一运算放大器的输出端，将所述电平抬升信号叠加至第一信号上，以输出第三信号。
5.根据权利要求4所述的装置，其特征在于，所述第一信号的电压范围是2.5-5V，所述电平抬升信号的电压范围是0-4V。
6.根据权利要求5所述的装置，其特征在于，所述DAC电路的输出端通过第一输出电阻连接至第二运算放大器；
所述第一运算放大器的输出端通过第二输出电阻连接至第二运算放大器。
7.根据权利要求6所述的装置，其特征在于，所述三态输出电路的使能端接收主控模块输出的使能信号，当所述使能信号使能时，将主控模块输出的第二信号传输至待通信芯片的第二管脚；
所述缓冲器电路，当所述三态输出电路的使能信号禁止时，将待通信芯片的第二管脚输出的数据信号传输至主控模块。
8.根据权利要求1所述的装置，其特征在于，所述待通信芯片包括霍尔开关芯片。
CN202211714295.XA 2022-12-29 2022-12-29 一种用于芯片测试的通信装置 Active CN116165510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211714295.XA CN116165510B (zh) 2022-12-29 2022-12-29 一种用于芯片测试的通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211714295.XA CN116165510B (zh) 2022-12-29 2022-12-29 一种用于芯片测试的通信装置

Publications (2)

Publication Number Publication Date
CN116165510A CN116165510A (zh) 2023-05-26
CN116165510B true CN116165510B (zh) 2023-11-24

Family

ID=86415742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211714295.XA Active CN116165510B (zh) 2022-12-29 2022-12-29 一种用于芯片测试的通信装置

Country Status (1)

Country Link
CN (1) CN116165510B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117176134A (zh) * 2023-08-30 2023-12-05 北京中科格励微科技有限公司 一种复用引脚的修调电路及修调方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160068532A (ko) * 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 반도체 칩 및 이를 이용한 적층형 반도체 장치
CN106209066A (zh) * 2016-08-17 2016-12-07 杰华特微电子（杭州）有限公司 一种芯片引脚复用的方法及芯片
CN106921382A (zh) * 2017-02-23 2017-07-04 无锡新硅微电子有限公司 用于通讯接口芯片的驱动器输出调节电路
CN109031089A (zh) * 2018-06-13 2018-12-18 茂睿芯（深圳）科技有限公司 同步整流芯片及其供电的自动检测电路、自动检测方法
CN209657289U (zh) * 2019-05-09 2019-11-19 睿魔智能科技（深圳）有限公司 一种通用串行总线复用控制电路
CN210986071U (zh) * 2020-03-18 2020-07-10 上海爻火微电子有限公司 数字信号接口电路、芯片与电子设备
WO2022052354A1 (zh) * 2020-09-09 2022-03-17 武汉新芯集成电路制造有限公司 一种存储封装芯片及其信号处理方法
CN114448418A (zh) * 2022-04-07 2022-05-06 深圳市思远半导体有限公司 复用芯片管脚电路和通信芯片
CN216623246U (zh) * 2021-12-29 2022-05-27 国民技术股份有限公司 芯片及主板
CN216873188U (zh) * 2022-03-15 2022-07-01 武汉市聚芯微电子有限责任公司 接口电路及芯片
CN114994497A (zh) * 2022-05-12 2022-09-02 珠海欧比特电子有限公司 芯片引脚测试电路及设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900065B2 (en) * 2004-06-04 2011-03-01 Broadcom Corporation Method and system for monitoring module power status in a communication device
CN101882864B (zh) * 2010-06-25 2012-08-22 矽力杰半导体技术(杭州)有限公司 一种上电启动电路及其上电启动方法
US8395409B2 (en) * 2010-12-23 2013-03-12 Texas Instruments Incorporated Testing for multiplexer logic associated with a multiplexed input/output pin
CN105842615B (zh) * 2015-01-14 2019-03-05 扬智科技股份有限公司 可于异常状态下进行调试的系统芯片及其调试方法
CN106803756B (zh) * 2015-12-01 2020-06-02 唯捷创芯(天津)电子技术股份有限公司 一种实现芯片重用的可变编码方法及其通信终端
EP3736662A1 (en) * 2019-05-10 2020-11-11 Nxp B.V. Power supply management for a data storage device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160068532A (ko) * 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 반도체 칩 및 이를 이용한 적층형 반도체 장치
CN106209066A (zh) * 2016-08-17 2016-12-07 杰华特微电子（杭州）有限公司 一种芯片引脚复用的方法及芯片
CN106921382A (zh) * 2017-02-23 2017-07-04 无锡新硅微电子有限公司 用于通讯接口芯片的驱动器输出调节电路
CN109031089A (zh) * 2018-06-13 2018-12-18 茂睿芯（深圳）科技有限公司 同步整流芯片及其供电的自动检测电路、自动检测方法
CN209657289U (zh) * 2019-05-09 2019-11-19 睿魔智能科技（深圳）有限公司 一种通用串行总线复用控制电路
CN210986071U (zh) * 2020-03-18 2020-07-10 上海爻火微电子有限公司 数字信号接口电路、芯片与电子设备
WO2022052354A1 (zh) * 2020-09-09 2022-03-17 武汉新芯集成电路制造有限公司 一种存储封装芯片及其信号处理方法
CN216623246U (zh) * 2021-12-29 2022-05-27 国民技术股份有限公司 芯片及主板
CN216873188U (zh) * 2022-03-15 2022-07-01 武汉市聚芯微电子有限责任公司 接口电路及芯片
CN114448418A (zh) * 2022-04-07 2022-05-06 深圳市思远半导体有限公司 复用芯片管脚电路和通信芯片
CN114994497A (zh) * 2022-05-12 2022-09-02 珠海欧比特电子有限公司 芯片引脚测试电路及设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Prokash Ghosh ; Pritpal Singh Hira ; Shivali Garg.A method to make SoC verification independent of pin multiplexing change.2013 International Conference on Computer Communication and Informatics.2013,全文. *
车用控制器数字量端口的可配置的实现;陈家雨;;电子设计工程(17);全文 *

Also Published As

Publication number Publication date
CN116165510A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
US7293124B2 (en) Storage device with parallel interface connector
CN116165510B (zh) 一种用于芯片测试的通信装置
US8230151B2 (en) Configurable data port for I2C or single-wire broadcast interface
US20140101477A1 (en) Power switching in a two-wire conductor system
CN107241562B (zh) 超高清液晶电视电路系统及接口
CN102340923A (zh) 电子装置与电路板
CN102122156B (zh) 一种新型i/o总线
WO2009081232A1 (en) Usb bridge
CN105629828B (zh) 多协议隔离型数字信号激励源
CN115665581A (zh) 串口隔离模块
CN102073021A (zh) 电源供应器测试装置
CN107273330B (zh) 三线制串行通信接口隔离电路模块
KR101483299B1 (ko) 변환 회로
KR101139135B1 (ko) Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트
US20040153856A1 (en) Electronic device
CN211127575U (zh) 一种具有上电时序的非隔离电源模块
CN109949770B (zh) 显示器的数据驱动装置及其驱动器
CN101655732A (zh) 电源启动的控制装置与方法
CN115982076A (zh) 一种串口通信隔离模块
CN217740141U (zh) 具有信号转换功能的显示设备
CN221042892U (zh) 一种数字总线通讯设备
CN218675764U (zh) 一款全双工通讯控制协议ois数据采集控制板
CN110543651A (zh) 功能电路板模组
CN219370338U (zh) 基于单usb otg接口芯片的显示控制电路及显示设备
CN220526213U (zh) 一种兼容多种接口的转换设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant