CN220526213U - 一种兼容多种接口的转换设备 - Google Patents
一种兼容多种接口的转换设备 Download PDFInfo
- Publication number
- CN220526213U CN220526213U CN202321802140.1U CN202321802140U CN220526213U CN 220526213 U CN220526213 U CN 220526213U CN 202321802140 U CN202321802140 U CN 202321802140U CN 220526213 U CN220526213 U CN 220526213U
- Authority
- CN
- China
- Prior art keywords
- interface
- pin
- type
- interfaces
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 56
- 238000012545 processing Methods 0.000 claims description 38
- 238000004891 communication Methods 0.000 abstract description 40
- 230000005540 biological transmission Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HJVCHYDYCYBBQX-HLTLHRPFSA-N (2s,3s,4e,6e,8s,9s)-3-amino-9-methoxy-2,6,8-trimethyl-10-phenyldeca-4,6-dienoic acid Chemical compound OC(=O)[C@@H](C)[C@@H](N)/C=C/C(/C)=C/[C@H](C)[C@@H](OC)CC1=CC=CC=C1 HJVCHYDYCYBBQX-HLTLHRPFSA-N 0.000 description 1
- 101000892360 Homo sapiens Protein AF-17 Proteins 0.000 description 1
- 102100040638 Protein AF-17 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- PBLZLIFKVPJDCO-UHFFFAOYSA-N omega-Aminododecanoic acid Natural products NCCCCCCCCCCCC(O)=O PBLZLIFKVPJDCO-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型涉及通信设备领域，更具体地，涉及一种兼容多种接口的转换设备，包括：多个采集板卡、中控模块、转换模块和电源模块，所述电源模块分别与所述采集板卡、所述中控模块和所述转换模块连接，所述中控模块包括多个第一类型接口、多个第二类型接口、以及至少一个第三类型接口和第四类型接口，其中一部分采集板卡通过所述第一类型接口与所述中控模块连接，另一部分采集板卡通过所述第二类型接口与所述中控模块连接，所述第三类型接口与所述转换模块连接，所述第四类型接口与所述转换模块连接，转换设备可以通过多种接口与采集板卡连接，与其他设备之间的接口更加丰富，可以兼容多种接口，适用于接口类型比较复杂的场景。
Description
技术领域
本实用新型涉及通信设备领域，更具体地，涉及一种兼容多种接口的转换设备。
背景技术
在传统的数据采集系统中，中控模块SOC(System-on-Chip，片上系统)与计算机之间的数据传输大多采用串行通信或者并行通信的方式实现，但是随着数据采集系统中数据采集板卡增多，中控模块需要与多个采集板卡连接，各个采集板卡所能支持的接口类型可能并不统一。但是现有中控设备一般是只能通过一种接口与采集板卡连接，以实现中控设备与采集板卡的通信。即，现有技术中，中控模块与采集板卡之间的接口是单一的，不能兼容多种接口，不适用于接口类型比较复杂的场景。
实用新型内容
本实用新型解决的问题：中控模块与采集板卡之间的接口是单一的，不能兼容多种接口，不适用于接口类型比较复杂的场景。
为解决上述问题，本实用新型提供了一种兼容多种接口的转换设备，包括：多个采集板卡、中控模块、转换模块和电源模块，所述电源模块分别与所述采集板卡、所述中控模块和所述转换模块连接；
所述中控模块包括多个第一类型接口、多个第二类型接口、以及至少一个第三类型接口和第四类型接口；
其中一部分采集板卡通过所述第一类型接口与所述中控模块连接，另一部分采集板卡通过所述第二类型接口与所述中控模块连接；
所述第三类型接口与所述转换模块连接，所述第四类型接口与所述转换模块连接。
优选的，所述转换模块包括以太网控制单元和USB(Universal Serial Bus，通用串行总线)单元；
所述以太网控制单元与所述第三类型接口连接，所述USB单元与所述第四类型接口连接。
优选的，所述第三类型接口为MII(Media Independent Interface，介质无关接口)接口，所述第四类型接口为USB接口。
优选的，所述第一类型接口为SPI(Serial Peripheral Interface，串行外围接口)接口，所述第二类型接口为UART(Universal Asynchronous Receiver/Transmitter，通用异步收发器)接口。
优选的，在所述中控模块上所述第一类型接口和所述第二类型接口交错分布。
优选的，所述中控模块包括中央处理单元、存储器、调试口和驱动单元；
所述驱动单元与所述电源模块连接，所述驱动单元、所述存储器、所述调试口分别与所述中央处理单元连接。
优选的，所述存储器通过SPI接口与所述中央处理单元的相应接口连接；所述调试口通过JTAG(Joint Test Action Group，测试和调试集成电路的标准接口)接口与所述中央处理单元的相应接口连接。
优选的，所述中央处理单元通过IIC(Inter-Integrated Circuit，串行通信接口)接口与所述驱动单元连接。
优选的，所述中央处理单元为SOC：5CSXFC6U23芯片。
优选的，所述第一类型接口由SPI_CS(Chip Select，片选线)引脚、SCK(SerialClock，时钟线)引脚、MISO(Master In Slave Out，主设备输入/从设备输出线)引脚和MOSI(Master Out Slave In，主设备输出/从设备输入线)引脚构成；
在5CSXFC6U23芯片上，引脚AH7被配置为SPI1_CS，引脚AF13被配置为SPI1_SCK，引脚AG8被配置为SPI1_MISO，引脚AG13被配置为SPI1_MOSI；
引脚U14被配置为SPI2_CS，引脚AG9被配置为SPI2_SCK，引脚AH9被配置为SPI2_MISO，引脚AE15被配置为SPI2_MOSI；
所述第二类型接口由TX(Transmit，传输线)引脚和RX(Receive，接收线)引脚构成；
在5CSXFC6U23芯片上，引脚U13被配置为TX1,引脚AH8被配置为RX1；引脚AG10被配置为TX2,引脚AF15被配置为RX2。
总体而言，通过本实用新型所构思的以上技术方案与现有技术相比，具有如下有益效果：
本实用新型提供一种兼容多种接口的转换设备，所述转换设备可以通过多种接口与采集板卡连接，接口兼容性更强，以实现转换设备与采集板卡的通信，转换设备与其他设备之间的接口更加丰富，可以兼容多种接口，适用于接口类型比较复杂的场景。
附图说明
图1为本实用新型实施例中提供的一种兼容多种接口的转换设备的原理框图；
图2为本实用新型实施例中提供的一种兼容多种接口的转换模块的原理框图；
图3为本实用新型实施例中提供的一种兼容多种接口的转换设备具体的原理框图；
图4为本实用新型实施例中提供的一种兼容多种接口的转换设备更具体的原理框图；
图5为本实用新型实施例中提供的一种兼容多种接口的转换设备的SOC芯片的封装示意图；
图6为本实用新型实施例中提供的一种兼容多种接口的转换设备的SOC芯片的第一种外围电路示意图；
图7为本实用新型实施例中提供的一种兼容多种接口的转换设备的SOC芯片的第二种外围电路示意图；
图8为本实用新型实施例中提供的一种兼容多种接口的转换设备的采集板卡与SOC芯片管脚对应接口的示意图；
图9为本实用新型实施例中提供的一种兼容多种接口的转换设备的与上位机的连接结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1：
参阅图1，本实施例提供了一种兼容多种接口的转换设备，包括：多个采集板卡、中控模块、转换模块和电源模块，所述电源模块分别与所述采集板卡、所述中控模块和所述转换模块连接，所述中控模块包括多个第一类型接口、多个第二类型接口、以及至少一个第三类型接口和第四类型接口，其中一部分采集板卡通过所述第一类型接口与所述中控模块连接，另一部分采集板卡通过所述第二类型接口与所述中控模块连接，所述第三类型接口与所述转换模块连接，所述第四类型接口与所述转换模块连接。
所述多个采集板卡包括不同类型的板卡，每个板卡集成了MCU(MicrocontrollerUnit，微控制单元)、FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片，负责同不同类型的板卡外接设备连接，采用SPI和UART通信协议与中控模块连接。
所述电源模块输入交流电，通过电源转换为整个转换设备提供所需电源，其中电源转换模块的驱动使能，输出电平大小，输出电平的监控等由中控组的部件ADDA控制。
进一步参阅图1，在所述中控模块上设置有多个第一类型接口(如图1中的1所示)和第二类型接口(如图1中的2所示)，至少一个第三类型接口(如图1中的3所示)和第四类型接口(如图1中的4所示)，所述第一类型接口为SPI接口，所述第二类型接口为UART接口，SPI接口是一种同步的串行通信接口，SPI接口使用四根线进行通信，包括一个主设备和一个或多个从设备，由主设备控制通信的时序和数据传输。
UART接口是一种异步的串行通信接口，UART接口使用两根线进行通信，一根用于发送数据(Tx)，另一根用于接收数据(Rx)。
SPI接口和UART接口在物理连接和通信协议上有所区别，适用于不同的应用场景和设备，SPI接口通常用于高速、短距离的数据传输，具有较低的时延和更高的带宽，而UART接口则适用于低速、长距离的数据传输，具有较高的兼容性和可靠性，因此在本实施例中提出的兼容多种接口的转换设备可以满足具有各种类型接口设备的使用。
UART接口和SPI接口是基于现有的通信协议，数据传输过程中所涉及的技术也是现有的，在此不做过多的说明。
本实用新型实施例提供一种兼容多种接口的转换设备，所述转换设备可以通过多种接口与采集板卡连接，接口兼容性更强，以实现转换设备与采集板卡的通信，转换设备与其他设备之间的接口更加丰富，可以兼容多种接口，适用于接口类型比较复杂的场景。
如图2所示，所述转换模块包括以太网控制单元和USB单元，进一步参照图3，所述以太网控制单元与所述第三类型接口连接，所述USB单元与所述第四类型接口连接，所述第三类型接口为MII接口，所述第四类型接口为USB接口。
MII接口是一种用于以太网通信的接口标准，常用于连接以太网控制器和物理层接口芯片，MII接口通常包括4对差分信号线，用于传输数据、时钟和控制信号，MII接口可以支持不同的速率，如10Mbps、100Mbps和1Gbps等。
USB接口是一种通用的串行总线接口标准，用于连接计算机和外部设备，USB接口可以用于传输数据、供电以及连接各种外围设备，如打印机、摄像头、键盘、鼠标等，USB接口具有热插拔和即插即用的特性，广泛应用于各种消费电子和计算机设备。
MII接口和USB接口在通信协议和应用领域上有很大的差别，MII接口主要用于以太网通信，因此通过MII接口连接中控模块与以太网控制单元，以便于局域网和广域网的数据传输，USB接口则用于连接计算机和外部设备，因此通过USB接口连接中控模块与USB单元，以便于各种外围设备的数据传输。
所述中控模块(参照图4)是整个所述兼容多种接口的转换设备的控制中心，主要包括中央处理单元、存储器、调试口和驱动单元，所述驱动单元与所述电源模块连接，所述驱动单元、所述存储器、所述调试口分别与所述中央处理单元连接。
所述中央处理单元负责执行指令、进行算术和逻辑运算等核心处理任务，承担着计算和控制的主要功能。
所述存储器为Flash，是一种非易失性存储器，常用于存储程序代码、数据和文件等，它可以在断电后保持数据的稳定性，不需要外部电源维持存储内容，Flash存储器广泛应用于各种电子设备和嵌入式系统中，具有较低的功耗和较小的尺寸，因此在许多应用场景中替代了传统的机械硬盘，同时，Flash存储器也有不同的类型和接口，可以根据具体需求选择合适的存储器类型。
所述调试口用于调试和测试中控单元的接口，通过该接口可以与开发工具或调试设备进行连接，以便进行程序调试和性能分析等操作。
所述驱动单元用于与电源模块进行连接，负责控制和管理电源的供给，驱动单元可以控制电源的开关、电压和电流等参数，确保中控单元和其他硬件组件正常工作。
在优选的实施例中，进一步参阅图4，所述存储器通过SPI接口与所述中央处理单元的相应接口连接，通过SPI接口连接存储器和中央处理单元，中央处理单元可以读取和写入存储器中的数据，实现数据的存储和提取，SPI接口的优点包括简单、低成本以及可靠的数据传输，因此在许多嵌入式系统和设备中被广泛使用。
其中，在SPI接口中，所述中央处理单元被配置为主设备，而所述存储器则被配置为从设备，SPI接口使用四根线进行通信，包括时钟线(SCK)、数据输入线(MISO)、数据输出线(MOSI)和片选线(SS/CS)。
所述中央处理单元通过SPI接口向存储器发送指令和数据，在时钟的控制下，数据通过MOSI线发送到存储器，而存储器的响应数据则通过MISO线返回给中央处理单元，片选线用于选择与中央处理单元通信的存储器设备。
在优选的实施例中，参照图4，所述调试口通过JTAG接口与所述中央处理单元的相应接口连接，JTAG是一种常用的调试和测试接口标准，用于连接和控制集成电路中的调试和测试功能。
在JTAG接口中，所述中央处理单元被配置为调试主机，而调试口则被配置为调试目标，JTAG接口通常由多个引脚组成，包括时钟线(TCK)、数据输入线(TDI)、数据输出线(TDO)和测试模式选择线(TMS)等。
所述中央处理单元通过JTAG接口与调试口进行通信，可以进行诸如程序调试、性能分析、内存访问和寄存器读写等操作，调试主机可以通过JTAG接口向调试目标发送控制和指令，读取和写入目标设备的内部状态和寄存器值。
在优选的实施例中，进一步参照图4，所述中央处理单元通过IIC接口与所述驱动单元连接，IIC是一种串行通信协议，用于在集成电路之间进行简单而有效的通信。
在IIC接口中，所述中央处理单元被配置为主设备，而驱动单元则被配置为从设备，IIC接口使用两根线进行通信，包括串行数据线(SDA)和串行时钟线(SCL)。
所述中央处理单元通过所述IIC接口向驱动单元发送命令和数据,数据通过SDA线传输，而时钟信号则通过SCL线控制，中央处理单元可以向驱动单元发送读取或写入数据的命令，并在时钟信号的同步下进行数据传输，用于控制和管理电源的供给。
在优选的实施例中，如图5所示为所述中央处理单元芯片的封装图，所述中央处理单元为SOC：5CSXFC6U23芯片，如图6和图7所示为5CSXFC6U23芯片外围电路图，SOC芯片是一种集成了多个主要功能模块的芯片，包括内部处理单元、内存、外设接口等，以实现完整的系统功能，5CSXFC6U23芯片是基于Intel的Stratix V系列FPGA架构，它采用了28纳米工艺制造，该芯片具备高度灵活性和可编程性，可以通过编程自定义实现不同的逻辑功能和外设接口，5CSXFC6U23芯片集成了多个硬核模块，包括ARM Cortex-A9双核处理器，以及可编程逻辑单元(FPGA)和外设接口，如USB、Ethernet、SPI、UART等，这使得5CSXFC6U23芯片可以在同一片芯片上实现复杂的系统功能和高度的定制化，SOC芯片的优点包括集成度高、功耗较低、性能可配置、适应性强等，它们广泛应用于各种领域。
在优选的实施例中，如图8所示，所述第一类型接口由SPI_CS引脚、SPI_SCK引脚、SPI_MISO引脚和SPI_MOSI引脚构成，在5CSXFC6U23芯片上，引脚AH7被配置为SPI1_CS，引脚AF13被配置为SPI1_SCK，引脚AG8被配置为SPI1_MISO，引脚AG13被配置为SPI1_MOSI，引脚U14被配置为SPI2_CS，引脚AG9被配置为SPI2_SCK，引脚AH9被配置为SPI2_MISO，引脚AE15被配置为SPI2_MOSI，所述第二类型接口由TX引脚和RX引脚构成，在5CSXFC6U23芯片上，引脚U13被配置为TX,引脚AH8被配置为RX；
引脚AG10被配置为TX,引脚AF15被配置为RX。
更具体的，参照图8，在5CSXFC6U23芯片上，引脚AA13被配置为SPI3_CS，引脚AH11被配置为SPI3_SCK，引脚Y13被配置为SPI3_MISO，引脚AG11被配置为SPI3_MOSI，引脚AF17被配置为SPI4_CS，引脚V13被配置为SPI4_SCK，引脚AH13被配置为SPI4_MISO，引脚W14被配置为SPI4_MOSI，所述第二类型接口由TX引脚和RX引脚构成，在5CSXFC6U23芯片上，引脚AG16被配置为TX,引脚AH12被配置为RX，引脚AG14被配置为TX,引脚AH14被配置为RX。
其他更具体的引脚配置关系还请参阅图8，根据以上所述可以进行推理，在此不作更具体的说明。
第一类型接口包括以下引脚：
(1)SPI_CS引脚：SPI_CS引脚是片选引脚，用于选择SPI总线上的从器件，当SPI_CS引脚被拉低时，表示选中该从器件进行通信。
(2)SCK引脚：SCK引脚是SPI时钟引脚，用于同步数据传输，主设备通过产生时钟脉冲来驱动数据传输。
(3)MISO引脚：MISO引脚是SPI主设备到从设备的数据输出引脚，用于从设备向主设备传输数据，即从所述采集板卡向所述中央处理单元传输数据。
(4)MOSI引脚：MOSI引脚是SPI主设备到从设备的数据输入引脚，用于主设备向从设备传输数据，即从所述中央处理单元向所述采集板卡传输数据。
第二类型接口包括以下引脚：
(1)TX引脚：TX引脚是串行通信中的发送引脚，用于将数据发送给其他设备，由所述中央处理单元驱动。
(2)RX引脚：RX引脚是串行通信中的接收引脚，用于接收其他设备发送的数据，由所述中央处理单元接收。
值得注意的是，具体引脚的分配和使用方式可能因芯片厂商和具体应用而有所不同，在使用本实施例中提出的5CSXFC6U23芯片时，需要参考其技术手册和引脚映射表来进行正确的引脚定义和配置。
进一步参阅图5和图8，将举例说明5CSXFC6U23芯片上管脚所对应的接口，在所述图5中，A点对应SPI1_CS引脚，B点对应SPI1_SCK引脚，C点对应SPI1_MISO引脚，D点对应SPI1_MOSI引脚，E点和F点分别对应TX引脚与RX引脚，以上仅举例说明采集板卡1与采集板卡2与所述5CSXFC6U23芯片上接口的对应关系，其余采集板卡也可据此类推，所述5CSXFC6U23芯片的具体使用方法在本实施例中不作更具体的说明。
实施例2
在实施例1中提出了一种兼容多种接口的转换设备，如图9所示，在本实施例中将进一步介绍所述转换设备的实际应用基本原理以及其他有益效果，本实用新型基于所述实施例1，具有以下有益效果，包括：
1.协议转换且实现透传：如图9所示，本实用新型以SOC：5CSXFC6U23中控单元为中转，外围布局以太网控制单元，USB单元，最终可实现SPI和UART协议转TCP/IP和USB协议，可同时支持SPI和UART通信协议设备，且基于C语言，实现协议之间透传，原外接板卡设备通信命令格式无需变更，仅通信接口变更为网口或者USB口，其中，关于协议转换且实现透传的具体实现方式为现有技术，在5CSXFC6U23芯片上集成了相应的功能，使用该5CSXFC6U23芯片可以实现协议转换与透传，在此不做具体说明。
2.支持同时在线多路通信板卡设备：本实用新型针对目前一台上位机连接多路数据采集板卡场景需求，设计中转通信设备，多路板卡可直连到通信设备上，设备可为板卡供电，完成通信协议转换，只需一路电源线，一根网线或者USB线，一台上位机可实现多路板卡设备的控制和数据采集功能，简化硬件连接方式，且TCP/IP和USB协议的抗干扰性强，可实现长距离数据传输。
3.支持多台板卡设备同时通信，可做到无时延且不丢数据：给每个板卡接口预设特定的编码方式和编排顺序，多台板卡设备同时通信时，SOC信息编码处理单元会对每台板卡设备通信信号进行编码且采用队列方式进行排序，而后存储在SOC的收发缓存区，最后通信设备的中转平台以队列方式处理缓存区中的通信信息，这种队列栈的处理方式可以保证不丢信息，且中转平台的时钟速率一般为板卡设备时钟的30倍以上，在30左右模块同时通信时，能确保无时延，其中，SOC对所述板卡设备编码的具体实现方式为现有技术，在此不做具体说明。
4.基于SPI和UART转TCP/IP在线升级含MCU，FPGA或者SOC外置的flash的板卡设备：如图9所示，板卡设备与中转通信设备间通信协议为SPI和UART，通信设备与上位机可通过TCP/IP协议通信，板卡升级时，上位机通过TCP/IP协议逐步快速地把升级文件传输到通信设备中的flash存储器中，再通过板卡设备的SPI或者UART将升级文件写入板卡设备中，完成板卡设备升级，全过程中板卡设备工作不受干扰，值得注意的是，板卡设备升级技术为现有技术，在此不做过多的说明。
本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种兼容多种接口的转换设备，其特征在于，包括：多个采集板卡、中控模块、转换模块和电源模块，所述电源模块分别与所述采集板卡、所述中控模块和所述转换模块连接；
所述中控模块包括多个第一类型接口、多个第二类型接口、以及至少一个第三类型接口和至少一个第四类型接口；
其中一部分采集板卡通过所述第一类型接口与所述中控模块连接，另一部分采集板卡通过所述第二类型接口与所述中控模块连接；
所述第三类型接口与所述转换模块连接，所述第四类型接口与所述转换模块连接。
2.根据权利要求1所述的兼容多种接口的转换设备，其特征在于，所述转换模块包括以太网控制单元和USB单元；
所述以太网控制单元与所述第三类型接口连接，所述USB单元与所述第四类型接口连接。
3.根据权利要求2所述的兼容多种接口的转换设备，其特征在于，所述第三类型接口为MII接口，所述第四类型接口为USB接口。
4.根据权利要求1所述的兼容多种接口的转换设备，其特征在于，所述第一类型接口为SPI接口，所述第二类型接口为UART接口。
5.根据权利要求4所述的兼容多种接口的转换设备，其特征在于，在所述中控模块上所述第一类型接口和所述第二类型接口交错分布。
6.根据权利要求1-5任一项所述的兼容多种接口的转换设备，其特征在于，所述中控模块包括中央处理单元、存储器、调试口和驱动单元；
所述驱动单元与所述电源模块连接，所述驱动单元、所述存储器、所述调试口分别与所述中央处理单元连接。
7.根据权利要求6所述的兼容多种接口的转换设备，其特征在于，所述存储器通过SPI接口与所述中央处理单元的相应接口连接；
所述调试口通过JTAG接口与所述中央处理单元的相应接口连接。
8.根据权利要求6所述的兼容多种接口的转换设备，其特征在于，所述中央处理单元通过IIC接口与所述驱动单元连接。
9.根据权利要求6所述的兼容多种接口的转换设备，其特征在于，所述中央处理单元为5CSXFC6U23芯片。
10.根据权利要求9所述的兼容多种接口的转换设备，其特征在于，所述第一类型接口由SPI_CS引脚、SPI_SCK引脚、SPI_MISO引脚和SPI_MOSI引脚构成；
在5CSXFC6U23芯片上，引脚AH7被配置为SPI1_CS，引脚AF13被配置为SPI1_SCK，引脚AG8被配置为SPI1_MISO，引脚AG13被配置为SPI1_MOSI；
引脚U14被配置为SPI2_CS，引脚AG9被配置为SPI2_SCK，引脚AH9被配置为SPI2_MISO，引脚AE15被配置为SPI2_MOSI；
所述第二类型接口由TX引脚和RX引脚构成；
在5CSXFC6U23芯片上，引脚U13被配置为TX,引脚AH8被配置为RX；引脚AG10被配置为TX,引脚AF15被配置为RX。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321802140.1U CN220526213U (zh) | 2023-07-10 | 2023-07-10 | 一种兼容多种接口的转换设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321802140.1U CN220526213U (zh) | 2023-07-10 | 2023-07-10 | 一种兼容多种接口的转换设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220526213U true CN220526213U (zh) | 2024-02-23 |
Family
ID=89932611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321802140.1U Active CN220526213U (zh) | 2023-07-10 | 2023-07-10 | 一种兼容多种接口的转换设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220526213U (zh) |
-
2023
- 2023-07-10 CN CN202321802140.1U patent/CN220526213U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103136138B (zh) | 一种芯片、芯片调试方法以及芯片与外部设备通信的方法 | |
| US7979745B2 (en) | On-chip debug emulator, debugging method, and microcomputer | |
| CN101706552B (zh) | 支持芯片不同引脚封装的可配置式片上测试模块 | |
| US7810004B2 (en) | Integrated circuit having a subordinate test interface | |
| US10693568B2 (en) | Adapting serdes receivers to a UFS receiver protocol | |
| US7177965B2 (en) | Linking addressable shadow port and protocol for serial bus networks | |
| CN102087606A (zh) | 一种fpga配置文件更新装置 | |
| EP1266236A2 (en) | System and method for testing signal interconnections using built-in self test | |
| CN103699112B (zh) | 基于io信号故障仿真的航电自检测验证设备及其验证方法 | |
| CN102122156B (zh) | 一种新型i/o总线 | |
| CN101963948A (zh) | 基于cpci总线的bmch协议数据收发模块 | |
| CN103248537A (zh) | 基于fc-ae-1553的混合航电系统测试仪 | |
| CN114564428B (zh) | 机载电子设备i/o端口扩展系统 | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| CN105335548A (zh) | 一种用于ice的mcu仿真方法 | |
| CN115033444A (zh) | 基于8051core在线调试电路控制装置及控制方法 | |
| CN220526213U (zh) | 一种兼容多种接口的转换设备 | |
| CN109359082B (zh) | 一种基于fpga的usb数据实时监听系统及方法 | |
| CN107239423A (zh) | 一种基于扩展iic接口的装置 | |
| CN103926846B (zh) | 航空弹药模拟与故障生成的系统 | |
| CN201955776U (zh) | 一种新型i/o总线 | |
| CN116340220A (zh) | Usb通信接口适配器 | |
| US7103703B1 (en) | Back to back connection of PCI host bridges on a single PCI bus | |
| CN112098740A (zh) | 一种智能综合测试仪器 | |
| CN113849444B (zh) | 一种用于工控系统的pci总线系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |