KR101139135B1 - Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트 - Google Patents

Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트 Download PDF

Info

Publication number
KR101139135B1
KR101139135B1 KR1020077023953A KR20077023953A KR101139135B1 KR 101139135 B1 KR101139135 B1 KR 101139135B1 KR 1020077023953 A KR1020077023953 A KR 1020077023953A KR 20077023953 A KR20077023953 A KR 20077023953A KR 101139135 B1 KR101139135 B1 KR 101139135B1
Authority
KR
South Korea
Prior art keywords
interface
communication
external device
single wire
level
Prior art date
Application number
KR1020077023953A
Other languages
English (en)
Other versions
KR20080015393A (ko
Inventor
즈쫑 호우
로버트 로렌 레이
제임스 헤어
Original Assignee
리니어 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리니어 테크놀러지 코포레이션 filed Critical 리니어 테크놀러지 코포레이션
Publication of KR20080015393A publication Critical patent/KR20080015393A/ko
Application granted granted Critical
Publication of KR101139135B1 publication Critical patent/KR101139135B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Dc Digital Transmission (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)
  • Structure Of Telephone Exchanges (AREA)
  • Telephonic Communication Services (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

외부 장치의 신호 레벨과는 상이한 신호 레벨을 가지는 장치는 상기 외부 장치와의 통신을 제공하기 위한 I2C 인터페이스와 같은 인터페이스를 포함한다. 상기 인터페이스는 복수 개의 와이어 또는 단일 와이어를 통해 상기 외부 장치와의 통신을 지원하도록 구성 가능하다.
Figure R1020077023953
I2C 인터페이스, 핫스왑TM 장치, 시스템 제어부, 광커플러

Description

Ｉ２Ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한 구성 가능한 데이터 포트{Configurable data port for I2C or single-wire broadcast interface}
본 발명은 데이터 통신에 관한 것으로, 더욱 상세하게는, 단일 와이어 브로드캐스트 모드(single-wire broadcast mode)에서 데이터 통신을 지원하도록 I2C 인터페이스를 구성하는 회로 및 방법에 관한 것이다.
고가용성 시스템(high-availability system)은 보통 섀시(chassie) 또는 후면(backplane)에 평행한 슬롯으로 배열되는 복수 개의 보드(board) 또는 카드(card)를 구비한다. 이러한 형태의 방법을 이용하면, 보드 또는 카드가 사용자 마음대로 라이브 후면으로부터 제거 또는 라이브 후면으로 삽입될 수 있다. 보드는 대용량(large capacitance)을 가질 수 있고, 후면은 전력 공급(power supply) 및 보드 커넥터(board connector)간 약간의 인덕턴스(inductance)를 가질 수 있다. 대량의 용량성 부하(large capacitive load)를 충전(charge)하기 위한 보드 및 후면간의 스위치를 통한 전류의 빠른 변화는 후면 인덕턴스를 통한 전류의 빠른 변화로 인하여 후면 상의 진동(ringing) 또는 전력 처짐(power droop)을 유발 할 수 있다. 이것은 결과적으로 후면 전력 공급 라인(backplane power supply line) 상에 장착 되는 보드, 카드, 또는 칩들에서의 부족전압(undervoltage) 및 고전압(overvoltage)를 유발 할 수 있다.
일반적으로, 각각의 플러그 인 모듈(plug-in module)은 정밀한 핫스왑 이벤트(hot-swap event) 및 스테디 상태 조건(steady-state condition) 동안 전력이 보드에 안전하게 적용되는 것을 보증하는 로컬 핫스왑TM 제어부(Hot SwapTM controller)를 구비한다. 핫스왑TM 제어부는 보드가 안전하게 라이브 후면으로 삽입되거나 라이브 후면으로부터 제거될 수 있도록 한다. 핫스왑TM 제어부는 대량의 돌입 전류(inrush current), 과전압 및 부족전압 결함(fault), 및 후면 전압 과도현상(backplane voltage transient)으로부터 보호해야 한다.
회로판(circuit board)이 라이브 후면으로 삽입되는 경우, 전력 공급 바이패스 커패시터(power supply bypass capacitor)는 자신들이 충전됨에 따라 전력 버스(power bus)로부터 대량의 과도 전류(transient current) 또는 돌입 전류를 인출(draw)할 수 있다. 핫스왑TM 제어부는 이러한 돌입 전류를 수용 가능한 레벨로 제한한다. 상기 레벨에서 작업자는 시스템의 전력을 다운(power-down) 시킬 필요 없이 빨리 그리고 쉽게 보드를 삽입하게 된다. 부하 전류(load current)의 이러한 순서적 적용(orderly application) 없이는, 보드 및 커넥터들이 심하게 손상될 수 있고, 후면 전압은 강하(pull down) 또는 진동(ring)할 수 있다.
핫스왑TM 장치(Hot SwapTM device)는 보통 자신의 시스템 제어부(system controller)와 통신하여, I2C 인터페이스와 같은 멀티 와이어 빌트인 인터페이스(multi-wire built-in interface)를 이용하여 전력 공급 상태 정보(power supply status information)를 제공한다. 상기 시스템 제어부는 후면에 장착될 수 있고, 핫스왑TM 장치와는 상이한 그라운드 레벨(ground level)을 가질 수 있다.
그러한 시스템 제어부와의 데이터 통신을 지원하기 위하여, I2C 인터페이스는 두 개의 포트로 나뉘는 양방향 데이터 포트(bi-directional data port)(SDA) 및 입력만 가능한 클락 포트(input-only clock port)(SCL)를 포함한다. 이때, 두 개의 포트는 입력 데이터 포트(SDAI) 및 출력 데이터 포트(SDAO)를 포함한다. I2C 버스는 시스템 제어부에 의해서 제어되는데, 상기 시스템 제어부는 버스 마스터 장치(bus master device)의 기능을 하고, 자신이 상기 버스에 접속 가능한 경우, 슬레이브 장치(slave device)에게 명령을 내린다. 각각의 슬레이브 장치는 고유한 어드레스(address)를 가진다. 마스터 장치가 슬레이브 장치에 접속하는 경우, 상기 마스터 장치는 어드레스 및 읽기/쓰기 비트(read/write bit)를 전송한다. 다음, 호출된(addressed) 슬레이브 장치는 상기 연결(connection)을 승인하고, 마스터 장치는 상기 슬레이브 장치와 데이터를 송수신할 수 있다.
서로 다른 그라운드 레벨을 가지는 장치들간의 통신을 지원하기 위한 I2C 버스는 일반적으로 레벨 시프팅(level shifting)을 제공하기 위해 세 개의 라인들(SCL)(SDAI)(SDAO) 각각에 대하여 광커플러(optocoupler)를 요구한다. 이러한 광 커플러는 시스템의 다른 구성요소들에 비하여 상대적으로 비싸고, 시스템 비용을 증가시킨다. 따라서, 시스템 제어부의 인터페이스를 지원하는데 요구되는 광커플러의 수를 줄이기 위하여 고객(customer)이 시스템 제어부의 인터페이스를 구성하는 것이 가능하도록 하는 것이 바람직할 것이다.
본 발명은 단일 와이어 모드(single-wire mode)에서 데이터 통신을 지원하도록 멀티 와이어 인터페이스(multi-wire interface)를 구성하는 새로운 회로 및 방법을 제공하는 것을 목적으로 한다.
본 발명의 일측에 따르면, 시스템 제어부(system controller)와 같은 외부 장치(external device)의 신호 레벨과 상이한 신호 레벨을 가지는 핫스왑TM 장치(Hot SwapTM device)와 같은 장치는 상기 외부 장치와의 통신을 제공하는 인터페이스를 포함한다. 예를 들어, 상기 장치는 상기 외부 장치와는 상이한 그라운드 레벨(ground level) 또는 공급 레벨(supply level)을 가질 수 있다. 이러한 인터페이스는 복수 개의 와이어 또는 단일 와이어를 통한 상기 외부 장치와의 통신을 지원하도록 구성 가능하다.
본 발명의 일실시예에 따르면, 상기 인터페이스는 단일 와이어를 통해 상기 외부 장치와의 통신을 제공하도록 구성 가능한 I2C 인터페이스를 포함한다. 따라서, 하나의 광커플러만이 상기 외부 장치로 인터페이스를 제공하는데 요구된다.
상기 인터페이스는 복수 개의 와이어 또는 단일 와이어를 통해 데이터 통신을 제공하도록 구성 가능한 적어도 하나의 핀을 포함한다. 예를 들어, 어드레스 핀 세트(set of address pins)는 데이터 통신 모드를 선택하도록 구성될 수 있다. 상기 어드레스 핀들이 미리 결정된 상태로 설정되는 경우, 단일 와이어를 통한 데이터 통신은 가능해질 수 있다.
본 발명의 다른 일측에 따르면, 외부 장치의 신호 레벨과 상이한 신호 레벨을 가지는 장치는 복수 개의 와이어를 통해 상기 외부 장치와의 통신을 제공하는 제1 인터페이스(first interface), 및 단일 와이어를 통해 상기 외부 장치와의 통신을 제공하는 제2 인터페이스(second interface)를 포함한다.
상기 제1 인터페이스는 하나의 광커플러(optocoupler)를 이용하여 상기 제2 인터페이스를 통한 통신을 지원하도록 구성 가능한 I2C 인터페이스를 포함한다. 상기 제2 인터페이스는 단일 방향 모드(single-direction mode)에서 상기 외부 장치로의 데이터 전송을 제공할 수 있다.
본 발명의 방법에 따르면, 아래의 단계들이 서로 다른 신호 레벨을 가지는 제1 장치(first device) 및 제2 장치(second device)를 포함하는 시스템에서 수행된다:
- 복수 개의 와이어를 통해 상기 제1 장치 및 상기 제2 장치간의 통신을 위한 인터페이스를 제공하는 단계; 및
- 단일 와이어 모드에서 상기 제1 장치 및 상기 제2 장치간의 통신을 제공하기 위한 상기 인터페이스를 구성하는 단계.
본 발명의 추가적인 장점들 및 측면들은 아래의 상세한 기재를 통해서 당업자라면 분명히 알 수 있을 것이다. 상기 상세한 기재에는 본 발명의 실시예들이 본 발명을 실시하기 위한 소기의 실시예를 통해서 보여지고 설명되어 있다. 후술되겠지만, 본 발명의 사상을 벗어나지 않는 범위 내에서 본 발명은 다른 실시예들을 실시할 수 있으며, 이에 대한 몇 가지 상세한 사항들이 다양한 분명한 측면들에서 변형이 가능하다. 따라서 도면 및 기재는 한정적인 것이 아닌(not as limitative) 사실상 예시적인(illustrative in nature) 것으로 간주되어야 할 것이다.
본 발명의 실시예들에 대한 아래의 상세한 설명은 첨부된 도면들과 연관하여 독해되었을 때 가장 잘 이해될 수 있으며, 상기 첨부된 도면들에서 특징들은 관련된 특징들을 비교하기 위해서라기 보다는 가장 잘 설명하기 위해서 도시되었다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 서로 다른 그라운드 레벨을 가지는 핫스왑TM 장치 및 시스템 제어부 사이에 배치되는 I2C 인터페이스를 도시한 도면이다.
도 2는 핫스왑TM 장치 및 시스템 제어부간의 데이터 통신의 단일 와이어 브로드캐스트 모드를 지원하도록 구성되는 I2C 인터페이스를 도시한 도면이다.
도 3은 단일 와이어 브로드캐스트 모드에서의 데이터 통신을 도시한 도면이다.
도 4A는 단일 와이어 브로드캐스트 모드에서의 데이터 통신을 지원하는 내부 클락 신호를 도시한 타이밍도이다.
도 4B 및 4C는 단일 와이어 브로드캐스트 모드에서 수행되는 데이터 전송 포맷을 도시한 타이밍도이다.
본 발명은 시스템 제어부(system controller)와 통신하기 위해 디폴트 I2C 인터페이스(default I2C interface)를 구비하는 핫스왑TM 장치(Hot SwapTM device)의 예를 이용하여 설명될 것이다. 그러한 핫스왑 장치의 예는 본 발명의 양수인인, 리니어 테크놀러지 코퍼레이션(Linear Technology Corporation)사에서 개발한 LTC?4261 네거티브 전압 핫스왑TM 제어부(Negative Voltage Hot SwapTM controller)이다. 그러나, 당업자라면 본 명세서에 기재되는 개념들이 그라운드 레벨 또는 공급 레벨과 같이 서로 다른 신호 레벨을 가지는 또 다른 장치와 통신할 필요가 있는 장치라면 적용 가능하다는 것을 이해할 것이다.
도 1은 서로 다른 그라운드 레벨을 가지는 핫스왑TM 장치(10) 및 시스템 제어부(system controller)(12) 사이에 배치되는 I2C 인터페이스를 도시하고 있다. 예를 들어, 핫스왑TM 장치(10)가 -48V와 동일한 VEE 레벨로 설정된 그라운드 레벨을 가지는 반면, 시스템 제어부(12)는 0V의 그라운드 레벨을 가질 수 있다. 핫스왑TM 장치(10)는 후면(backplane)에 삽입 가능한, 회로판(circuit board) 또는 카드(card)와 같은, 플러그 인 모듈(plug-in module) 상에 장착될 수 있다. 시스템 제어부(12)는 후면 상에 배치되는 마이크로 컨트롤러(micro controller)일 수 있다.
핫스왑TM 장치(10)는 상기 I2C 인터페이스에서 호스트 기능을 하는, I2C 버스에 연결가능한 I2C 클락 입력 핀(SCL), I2C 데이터 입력 핀(SDAI), 및 I2C 데이터 출력 핀(SDAO)을 포함한다. 특히, 핫스왑TM 장치(10) 및 시스템 제어부(12)간의 데이터 통신을 제공하기 위하여, 입력 핀(SDAI)은 광커플러(optocoupler)(14)를 통해 시스템 제어부(12)의 출력 데이터 핀(SDAO)에 연결될 수 있고, 출력 핀(SDAO)은 다른 광커플러(16)를 통해 제어부(12)의 입력 데이터 핀(SDAI)에 연결될 수 있고, 클락 입력 핀(SCL)은 또 다른 광커플러(18)를 통해 제어부(12)의 클락 출력 핀(SCL)에 연결될 수 있다. 광커플러들(14)(16)(18)은 서로 다른 그라운들 레벨을 가지는 인터페이싱 장치들에 레벨 시프팅(level shifting)을 제공한다. 저항 R10 및 R13을 통해 광커플러(14)에는 전압 Vcc 및 VDD가 공급된다. 저항 R5 및 R11을 통해 광커플러(16)에는 전압 VIN 및 VDD가 공급된다. 저항 R9 및 R12를 통해 광커플러(18)에는 전압 Vcc 및 VDD가 공급된다. 예를 들어, 전압 VIN은 핫스왑TM 장치(10)의 그라운드 레벨보다 11V 높은 -37V로 설정될 수 있고, 전압 Vcc는 핫스왑TM 장치(10)의 그라운드 레벨보다 5V 높은 -43V로 설정될 수 있고, 전압 VDD는 제어부(12)의 그라 운드 레벨보다 5V 높은 +5V로 설정될 수 있다.
나아가,핫스왑TM 장치(10)는 I2C 슬레이브 어드레스를 선택하기 위한 쓰리-상태 어드레스 핀(three-state address pins)(ADDR0)(ADDR1)을 포함한다. 또한, 후술하는 바와 같이, 9개의 이용 가능한 어드레스 상태들 가운데 하나의 상태는 단일 와이어 브로드캐스트 모드(single-wire broadcast mode)를 선택하는데 이용된다. 핫스왑TM 장치(10)는 VEE 전위(potential)를 상기 핀들(ADDR0)(ADDR1)로 설정함으로써 I2C 인터페이스 모드에서 시스템 제어부(12)와의 데이터 통신을 제공하도록 구성될 수 있다. I2C 인터페이스 모드는 SDAI 데이터 입력 핀 및 SDAO 데이터 출력 핀을 통한 양방향(bi-directional) 데이터 통신을 지원한다. 클락 입력 핀(SCL)은 I2C 버스로부터의 클락 입력을 제공한다.
또한, 핫스왑TM 장치(10)는 부족전압 조건 및 과전압 조건을 검출하는데 요구되는 저전압 임계값 및 고전압 임계값을 설정하기 위한 부족전압 입력핀(undervoltage input pin)(UHV)(UVL) 및 과전압 입력핀(overvoltage input pin)(OV)을 구비한다. 저항 R1, R2, 및 R3는 이러한 핀들을 -48V 입력 전압 라인(input voltage line)에 연결한다.
아날로그/디지털 입력핀(ADIN)(ADIN2)은 다양한 전류값 및 전압값을 모니터하기 위하여 핫스왑TM 장치(10)에 장착되는 A/D 컨버터(analog-to-digital converter)(ADC)의 아날로그 입력으로 데이터를 공급하는데 이용된다. 예를 들어, 입력 전압 라인(input voltage line) 및 출력 전압 노드(output voltage node)(VOUT) 사이에서 전압 분배기(voltage divider) R7 및 R8을 통해 연결되는 ADIN 핀은 핫스왑TM 장치(10)의 출력 전압(VOUT)을 모니터하는데 이용될 수 있고, ADIN2는 핫스왑TM 장치(10)의 입력 전압을 감지하는데 이용될 수 있다.
입력 핀(SENSE)은 돌입 전류를 모니터하여, 과전류 조건을 검출하도록 제공된다. 돌입 전류는 -48V 입력 및 출력 전압 노드(VOUT) 사이에서 연결되는 N 채널 MOSFET 전력 트랜지스터(N-channel MOSFET power transistor)(20)로 공급된다. 저항 R6은 돌입 전류의 값을 SENSE 핀에 의해서 모니터되는 해당 전압값으로 변환하도록 제공된다. 과전류 조건이 검출되는 경우, 출력 핀(GATE)은 전력 트랜지스터(20)의 게이트를 구동하여 전력 트랜지스터(20)를 턴 오프(turn off)한다. 바이패스 커패시터(bypass capacitor)(Cout)는 출력 전압 노드(VOUT)에 연결될 수 있다.
저항 R4를 통한 전력 공급 입력 핀(VIN)은 -48V 리턴 라인(return line)(RTN)으로 연결된다. VIN 핀은 VEE 레벨보다 +11V 높게 설정될 수 있다. 출력핀(Vcc)는 핫스왑TM 장치(10)에서 생성되는 전압 Vcc를 제공한다. Vcc 전압은 VEE 레벨보다 +5V 높게 설정될 수 있다.
도 2는 단일 와이어 브로드캐스트 모드(single-wire broadcast mode)에서 동 작하도록 구성되는 핫스왑TM 장치(10) 및 시스템 제어부(12)간의 인터페이스를 도시하고 있다. 디폴트(default)로, 상기 인터페이스는 상술한 I2C 인터페이스 모드에서 데이터 통신을 제공하도록 구성될 수 있다. 그러나, 서로 다른 그라운드 레벨을 가지는 장치들간의 I2C 인터페이스를 지원하기 위해서는 세 개의 광커플러가 요구된다. 시스템의 다른 구성요소에 비하여 광커플러는 상대적으로 비싸기 때문에, 결과적으로 시스템 가격이 증가하게 된다. 본 발명에 따르면, 사용자는 핫스왑TM 장치(10)를 I2C 인터페이스로부터 단일 와이어 브로드캐스트 인터페이스로 재구성하여 요구되는 광커플러의 수를 세 개에서 하나로 줄일 수 있다.
특히, 쓰리-상태 어드레스 핀(three-state address pin)(ADR0)(ADR1)을 미리 결정된 상태로 설정하기 위하여, 핫스왑TM 장치(10) 상에 상기 핀들을 구성함으로써 핫스왑TM 장치(10) 및 시스템 제어부(12)간의 인터페이스는 I2C 인터페이스 모드에서 단일 와이어 브로드캐스트 모드로 스위치될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 핀(ADRO)을 VEE 전압 소스(voltage source)에 연결하고, 다른 핀(ADR1)은 Vcc 전압 소스에 연결함으로써, 상기 핀(ADR0)은 낮은 레벨로 설정될 수 있고, 다른 핀(ADR1)은 높은 레벨로 설정될 수 있다. 저항 R14는 핀(ADR1)에서 적절한 전위를 설정하도록 선택될 수 있다.
단일 와이어 브로드캐스트 모드는 SDAO 데이터 출력 핀을 이용하여 단일 방 향으로의 핫스왑TM 장치(10)에서 시스템 제어부(12)로의 데이터 전송을 지원하다. 이 모드에서는, 서로 다른 그라운드 레벨들을 가지는 두 개의 장치들 사이에서의 레벨 시프팅을 하는데 하나의 광커플러만이 요구된다.
단일 와이어 브로드캐스트 인터페이스를 도시하고 있는 도 3에서, AND 게이트(32)는 핫스왑TM 장치(10)에 장착되어, 핀(ADR0)(ADR1)이 미리 결정된 레벨에 설정되는 경우 인에이블링 신호(enabling signal)(EN)를 생성한다. 예를 들어, ADRO 핀이 높은 레벨로 설정되고, ADR1 핀이 낮은 레벨로 설정되는 경우, 상기 인에이블링 신호(EN)가 생성된다.
인에이블링 신호(EN)는 핫스왑TM 장치(10) 내부에 배열되는 시프트 레지스터(shift register)(34)로 공급된다. 상기 인에이블링 신호(EN)에 응답하여, 시프트 레지스터(34)에 저장되는 데이터는 데이터 출력(SDAO)를 통해 밖으로 시프트(shift)된다. 시프트 레지스터(34)로부터의 데이터의 시프트는 내부 클락 신호(internal clock signal)(CLK)에 의해서 제어된다 (도 4A).
시프트 레지스터(34)로부터 시프트되는 출력 데이터(SOUT)는 내부 클락 신호(CLK)에 의해서 제어되는 배타적 NOR 게이트(exclusive-NOR gate)(36)로 공급되어, 상기 데이터의 맨체스터 인코딩(Manchester encoding)시 내부 클락(CLK)을 제공한다. 도 4B의 타이밍도는 출력 데이터(SOUT)를 도시하고 있다. 맨체스터 인코딩 데이터(Manchester-encoded data)는 데이터 출력 핀(SDAO)에 연결되는 오픈-드레인 NMOS 트랜지스터(open-drain NMOS transistor)(38)의 게이트를 구동한다. 저항 R15 를 통해, 트랜지스터(38)에는 Vcc 전압이 제공된다. 도 4C의 타이밍도는 데이터 출력핀(SDAO)을 통해 핫스왑TM 장치(10)로부터 시프트되는 데이터를 도시하고 있다.
시프트 레지스터(34)는 타이밍 교정(timing calibration)을 위해 제공되는, 도 4B에 도시된, 스타트 비트(start bit)(START) 및 더미 비트(dummy bit)(DMY)를 포함할 수 있다. 비트 0으로 나타낼 수 있는 이러한 비트들은 시프트 레지스터(34)로부터 시프트되는 제1 비트(first bit)들이다.
더미 비트(DMY) 다음에는 채널 레벨 비트(channel label bit)(CH1)(CH0)가 온다. 상기 채널 레벨 비트(CH1)(CH0)는 다양한 전류값 및 전압값을 모니터하기 위한 핫스왑 장치(10)에 배치되는 A/D 컨버터(ADC)의 세 개의 채널 가운데 하나를 식별한다. 예를 들어, ADC의 하나의 채널은 핫스왑TM 장치(10)에 의해서 모니터되는 돌입 전류에 대한 정보일 수 있으며, 다른 두 개의 채널은 핫스왑TM 장치(10)의 입력 전압 및 출력 전압과 같이, 모니터된 전압들에 대한 정보 일 수 있다.
채널 레벨 비트(CH1)(CH0) 다음에는 ADC를 이용하여 모니터되는 정보를 나타내는 10개의 ADC 데이터 비트(ADC[9:0])가 온다. ADC 데이터 비트들 다음에는 핫스왑TM 장치(10)에 의해서 검출되는 과전류, 부족 전압, 그리고 과전압 조건을 각각 나타낼 수 있는 세 개의 폴트 비트(falut bit)(OC)(UV)(OV)가 온다. 마지막으로, 데이터 출력 핀(SDAO)을 통해 시프트되는 데이터 시퀀스(data sequence)는 시스템 제어부(12)가 데이터 보전(data integrity)을 확인할 수 있도록 제공되는 패리티 비트(parity bit)(PRTY)를 포함한다. 상술한 데이터 시퀀스는 ADC의 각 변환 사이클(conversion cycle)의 끝에 시프트 레지스터(34)로부터 시프트될 수 있다.
따라서, 단일 와이어 브로드캐스트 모드에서, 핫스왑TM 장치(10)는 시스템 제어부(12)에 요구되는 전력 공급 상태 정보(power supply status information)를 제공할 수 있다. 본 발명의 핫스왑TM 장치(10)는 시스템 제어부(12)와의 데이터 통신을 위한 I2C 인터페이스 모드를 지원하는 한편, 시스템 비용을 줄이기 위하여 고객이 I2C 인터페이스를 재구성하여 단일 와이어 브로드캐스트 모드에서 시스템 제어부(12)와 통신할 수 있게 한다.
상술한 기재에서 본 발명의 측면들을 도시하고 설명하였다. 부가적으로, 본 발명은 소기의 실시예들만을 도시하고 설명하고 있지만, 상술한 바와 같이, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 범위를 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다.
특히, 본 발명은 I2C 인터페이스에 한정되지 않는다. 또한, 본 발명은 다른 인터페이스들을 재구성하여 단일 와이어 통신 모드를 지원하도록 실행될 수 있다. 예를 들어, SPI 인터페이스에서, 칩 선택 바 핀(chip select bar pin)(CS/)은 단일 와이어 모드를 선택하는데 이용될 수 있다.
나아가, 맨체스터 인코딩이 아닌, 다른 인코딩 방법이 단일 와이어 인터페이스를 통해 전달되는 데이터 시퀀스를 인코딩하는데 이용될 수 있다.
또한, 본 발명은 집적 회로 칩(integrated circuit chip)에서 또는 보드 상의 개별 구성소자(discrete component)를 이용하여 실행될 수 있다.
상술한 실시예들은 본 발명을 실행하는데 있어서 알려진 소기의 실시예들을 설명하고, 당업자라면 본 발명의 특정한 적용 또는 사용들에 의해서 요구되는 그러한 또는 다른 실시예들을 포함하며 다양한 변형이 가능한 발명을 이용하도록 의도된다.
따라서, 상기 기재는 본 발명을 본 명세서에서 설명되어 있는 형태에 한정하려고 의도되지 않는다. 또한, 후술되는 청구범위는 대안적 실시예들을 포함하도록 해석될 수 있다.

Claims (20)

  1. 외부 장치의 신호 레벨과는 상이한 신호 레벨을 가지는 장치에 있어서 - 상기 신호 레벨은 그라운드 레벨(ground level) 또는 공급 레벨(supply level) 중 어느 하나임 - ,
    상기 외부 장치와의 통신을 제공하는 인터페이스를 포함하고,
    상기 인터페이스는 복수 개의 와이어 또는 단일 와이어를 통해 상기 외부 장치와의 통신을 지원하도록 선택적으로 구성 가능한 것
    을 특징으로 하는 데이터 통신 장치.
  2. 제1항에 있어서,
    상기 인터페이스는 단일 와이어를 통해 상기 외부 장치와의 통신을 제공하도록 구성 가능한 I2C 인터페이스를 포함하는 것을 특징으로 하는 데이터 통신 장치.
  3. 제1항에 있어서,
    상기 인터페이스는 단일 광커플러(optocoupler)를 통해 상기 외부 장치와의 통신을 제공하도록 구성 가능한 것을 특징으로 하는 데이터 통신 장치.
  4. 제1항에 있어서,
    상기 외부 장치는 시스템 제어부(system controller)를 포함하는 것을 특징으로 하는 데이터 통신 장치.
  5. 제1항에 있어서,
    상기 인터페이스는 상기 복수 개의 와이어 또는 상기 단일 와이어를 통해 데이터 통신을 제공하도록 구성 가능한 적어도 하나의 핀을 포함하는 것을 특징으로 하는 데이터 통신 장치.
  6. 제1항에 있어서,
    상기 인터페이스는 어드레스 핀 세트(set of address pins)를 포함하는 것을 특징으로 하는 데이터 통신 장치.
  7. 제6항에 있어서,
    상기 어드레스 핀들은 상기 복수 개의 와이어 또는 상기 단일 와이어를 통해 데이터 통신을 제공하도록 구성 가능한 것을 특징으로 하는 데이터 통신 장치.
  8. 제7항에 있어서,
    상기 단일 와이어를 통한 상기 데이터 통신은 상기 어드레스 핀들이 미리 결정된 상태로 설정되는 경우 가능해 지는 것을 특징으로 하는 데이터 통신 장치.
  9. 외부 장치의 신호 레벨과는 상이한 신호 레벨을 가지는 장치에 있어서 - 상기 신호 레벨은 그라운드 레벨(ground level) 또는 공급 레벨(supply level) 중 어느 하나임 - ,
    복수 개의 와이어를 통해 상기 외부 장치와의 통신을 제공하는 제1 인터페이스; 및
    단일 와이어를 통해 상기 외부 장치와의 통신을 제공하는 제2 인터페이스
    를 포함하는 것을 특징으로 하는 데이터 통신 장치.
  10. 제9항에 있어서,
    상기 제1 인터페이스는 I2C 인터페이스를 포함하는 것을 특징으로 하는 데이터 통신 장치.
  11. 제9항에 있어서,
    상기 제1 인터페이스는 상기 제2 인터페이스를 통한 통신을 지원하도록 구성 가능한 것을 특징으로 하는 데이터 통신 장치.
  12. 제9항에 있어서,
    상기 제2 인터페이스는 단일 광커플러를 통해 상기 외부 장치와의 통신을 제공하도록 구성되는 것을 특징으로 하는 데이터 통신 장치.
  13. 제9항에 있어서,
    상기 제2 인터페이스는 단일 방향으로의 상기 외부 장치로의 데이터 전송을 지원하도록 구성되는 것을 특징으로 하는 데이터 통신 장치.
  14. 제9항에 있어서,
    상기 제1 인터페이스는 어드레스 핀 세트를 포함하는 것을 특징으로 하는 데이터 통신 장치.
  15. 제14항에 있어서,
    상기 어드레스 핀들은 상기 제2 인터페이스를 통한 데이터 통신을 제공하도록 구성 가능한 것을 특징으로 하는 데이터 통신 장치.
  16. 제15항에 있어서,
    상기 제2 인터페이스를 통한 데이터 통신은 상기 어드레스 핀들이 미리 결정된 상태로 설정되는 경우 가능해지는 것을 특징으로 하는 데이터 통신 장치.
  17. 서로 다른 신호 레벨을 가지는 제1 장치 및 제2 장치를 구비하는 시스템에서의 상기 제1 장치 및 상기 제2 장치간의 데이터 통신 방법에 있어서 - 상기 신호 레벨은 그라운드 레벨(ground level) 또는 공급 레벨(supply level) 중 어느 하나임 - ,
    복수 개의 와이어를 통해 상기 제1 장치 및 상기 제2 장치간의 통신을 위한 인터페이스를 제공하는 단계; 및
    단일 와이어 모드(single-wire mode)에서 상기 제1 장치 및 상기 제2 장치간의 통신을 제공하기 위한 상기 인터페이스를 구성하는 단계
    를 포함하는 것을 특징으로 하는 데이터 통신 방법.
  18. 제17항에 있어서,
    I2C 인터페이스는 상기 단일 와이어 모드에서 상기 제1 장치 및 상기 제2 장치간의 통신을 제공하도록 구성되는 것을 특징으로 하는 데이터 통신 방법.
  19. 제18항에 있어서,
    상기 I2C 인터페이스의 어드레스 핀들은 미리 결정된 상태로 설정되어, 상기 제1 장치 및 상기 제2 장치간의 통신의 상기 단일 와이어 모드를 가능하게 하는 것을 특징으로 하는 데이터 통신 방법.
  20. 제17항에 있어서,
    상기 제1 장치는 상기 제2 장치를 제어하는 제어부를 포함하는 것을 특징으로 하는 데이터 통신 방법.
KR1020077023953A 2005-04-11 2005-04-11 Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트 KR101139135B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2005/011959 WO2006110138A1 (en) 2005-04-11 2005-04-11 Configurable data port for i2c or single-wire broadcast interface

Publications (2)

Publication Number Publication Date
KR20080015393A KR20080015393A (ko) 2008-02-19
KR101139135B1 true KR101139135B1 (ko) 2012-05-24

Family

ID=34965224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023953A KR101139135B1 (ko) 2005-04-11 2005-04-11 Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트

Country Status (6)

Country Link
EP (1) EP1869563B1 (ko)
KR (1) KR101139135B1 (ko)
CN (1) CN101164052B (ko)
AT (1) ATE442628T1 (ko)
DE (1) DE602005016606D1 (ko)
WO (1) WO2006110138A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567415B2 (en) * 2006-07-11 2009-07-28 Honeywell International Inc. Separable transient voltage suppression device
CN103078290B (zh) * 2013-01-23 2015-05-20 迈普通信技术股份有限公司 业务板卡欠压保护的方法和装置
CN103593319B (zh) * 2013-11-06 2016-04-13 苏州泰思特电子科技有限公司 一种支持热拔插和自动识别外部配件的串口应用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317367B1 (en) 1997-07-16 2001-11-13 Altera Corporation FPGA with on-chip multiport memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514824A (en) * 1982-03-05 1985-04-30 Burroughs Corporation Byte-oriented line adapter system
EP0619548B1 (en) * 1993-04-06 1998-12-02 STMicroelectronics S.r.l. Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards
US6330635B1 (en) * 1999-04-16 2001-12-11 Intel Corporation Multiple user interfaces for an integrated flash device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317367B1 (en) 1997-07-16 2001-11-13 Altera Corporation FPGA with on-chip multiport memory

Also Published As

Publication number Publication date
WO2006110138A8 (en) 2007-12-13
WO2006110138A1 (en) 2006-10-19
EP1869563B1 (en) 2009-09-09
CN101164052A (zh) 2008-04-16
CN101164052B (zh) 2013-10-30
KR20080015393A (ko) 2008-02-19
ATE442628T1 (de) 2009-09-15
EP1869563A1 (en) 2007-12-26
DE602005016606D1 (de) 2009-10-22

Similar Documents

Publication Publication Date Title
US8230151B2 (en) Configurable data port for I2C or single-wire broadcast interface
TWI441399B (zh) 過電壓保護電路、提供過電壓保護的介面系統及在資料匯流介面中的過電壓保護方法
WO2009022301A2 (en) 12c-bus interface with parallel operational mode
CN113704157B (zh) 一种基于总线控制多路不同电平复位信号的系统
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN101539900A (zh) 解决具有相同定址地址的两i2c从属装置间产生冲突的装置
US9411771B2 (en) Server system for switching master and slave devices
KR101139135B1 (ko) Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트
CN101336514B (zh) 使用可选择信号电压的通信电路
CN102882261B (zh) 充电系统、数字接口电路及其控制方法
CN216561773U (zh) 自动跳线装置及通信设备
CN112953221B (zh) 一种电压转换装置
CN217360779U (zh) Otg检测电路及电子设备
CN201955776U (zh) 一种新型i/o总线
CN220570347U (zh) 一种一拖多快充电路及线材
CN217037163U (zh) 电平转换电路
CN218920551U (zh) 串口隔离模块
CN217386350U (zh) 一种i2c总线隔离电路
CN103970074A (zh) 电子设备
CN220933447U (zh) 一种基于COM-Express的多功能扩展板
CN218122640U (zh) 一种匹配电路
CN109739158B (zh) 一种m.2连接器供电控制电路
CN109542822B (zh) 一种usb otg接口隔离电路
CN101799714B (zh) 一种插槽电源控制方法及装置
CN106844276B (zh) Usb电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160407

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170410

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8