CN101539900A - 解决具有相同定址地址的两i2c从属装置间产生冲突的装置 - Google Patents
解决具有相同定址地址的两i2c从属装置间产生冲突的装置 Download PDFInfo
- Publication number
- CN101539900A CN101539900A CN200810083696A CN200810083696A CN101539900A CN 101539900 A CN101539900 A CN 101539900A CN 200810083696 A CN200810083696 A CN 200810083696A CN 200810083696 A CN200810083696 A CN 200810083696A CN 101539900 A CN101539900 A CN 101539900A
- Authority
- CN
- China
- Prior art keywords
- npn transistor
- slave unit
- master control
- coupled
- control set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种能解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其主要是以价格低廉的电子元件所组成，所以可以达到设计成本低廉的目的。另外，本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置会在BIOS未完成其开机自我测试之前，由I2C主控装置来对所有I2C从属装置进行定址，藉以进行后续数据传输，但在BIOS完成其开机自我测试之后，便改由另一系统芯片(例如BMC)来对所有I2C从属装置进行定址，藉以进行后续数据传输，如此就可以达到对所有I2C从属装置进行即时数据传输的目的。
Description
技术领域
本发明是有关于一种数据传输系统，且特别是有关于一种能解决具有相同定址地址的两I2C从属装置间产生冲突的装置。
背景技术
内部集成电路(inter-integrated circuit，以下简称为I2C)总线为传统的一种工业标准串行总线，其常应用于现今的电脑系统之中，用以当作电脑系统的多个集成电路或芯片间的连结与数据传输的媒介。一般而言，当多个I2C集成电路或I2C芯片间欲利用I2C总线来进行数据传输时，多个I2C集成电路或I2C芯片之其一必定为I2C主控装置(master device)，例如南桥芯片，而其余则隶属所述I2C主控装置的I2C从属装置(slave device)。
也亦因如此，被定址到的I2C从属装置才能透过I2C总线来与所述I2C主控装置进行数据传输。而众所周知的是，所述I2C总线通常包含有一条串行数据(serialdata，SDA)信号线与一条串行时脉(serial clock，SCL)信号线，其中串行数据信号线(SDA)常用以传输开始、地址、数据、控制、确认及停止等信号，而串行时脉信号线(SCL)则用以传输时脉之用。当然，以本领域技术人员对此技术应已熟识，故在此并不再加以赘述之。
于此先值得一提的是，传统利用I2C总线来传输数据的缺点是，当所述多个I2C从属装置中具有相同的定址地址时，亦即同一时间至少有两个I2C从属装置被定址到，如此将会造成所述I2C主控装置无法准确地与具有相同定址地址的I2C从属装置进行数据传输。
而为了要能有效地解决此问题，传统便有人发展出利用缓冲器(buffer)来区隔具有相同定址地址的I2C从属装置被所述I2C主控装置定址的时间，如此同一时间被定址的I2C从属装置就只会有一个，所以传统利用I2C总线来传输数据所造成的缺点便可解决，但衍生出的缺点就是设计成本的提升。
另外，更值得一提的是，有些I2C从属装置必须在基本输入输出系统(basicinput/output system，以下简称为BIOS)未完成其开机自我测试(power-on self-test，POST)时，才能被所述I2C主控装置定址到，藉以进行后续数据传输，但是当BIOS完成其开机自我测试之后，这些I2C从属装置便不再受所述I2C主控装置定址，从而导致所述I2C主控装置不能对所有I2C从属装置进行即时数据传输。
发明内容
有鉴于此，本发明的目的在于提供一种能解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其主要是以价格低廉的电子元件所组成，所以可以达到设计成本低廉的目的。
另外，本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置会在BIOS未完成其开机自我测试之前，由I2C主控装置来对所有I2C从属装置进行定址，藉以进行后续数据传输，但在BIOS完成其开机自我测试之后，便改由另一系统芯片(例如BMC)来对所有I2C从属装置进行定址，藉以进行后续数据传输，如此就可以达到对所有I2C从属装置进行即时数据传输的目的。
基于上述及其所欲成的目的，本发明提出一种解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于其包括切换电路与选择电路。其中，切换电路耦接所述两I2C从属装置，用以当I2C主控装置欲对所述两I2C从属装置进行数据传输时，依据第一选择信号与第二选择信号，而决定所述两I2C从属装置中的何者能与所述I2C主控装置进行数据传输。选择电路耦接切换电路，根据基本输入输出系统的开机自我测试完成与否，而受控于所述I2C主控装置与系统芯片至少其一，藉以来产生所述第一选择信号与所述第二选择信号。
于本发明的一实施例中，当所述基本输入输出系统未完成开机自我测试时，所述选择电路受控于所述I2C主控装置；而当所述基本输入输出系统已完成开机自我测试时，所述选择电路受控于所述系统芯片。
于本发明的一实施例中，所述切换电路包括第一传输元件、第二传输元件、第一NMOS晶体管，以及第二NMOS晶体管。其中，所述第一传输元件的一端会透过I2C总线的串行时脉(SCL)信号线而与所述I2C主控装置耦接，而其另一端会耦接至所述两I2C从属装置中之一者。所述第二传输元件的一端会透过所述串行时脉信号线而与所述I2C主控装置耦接，而其另一端会耦接至所述两I2C从属装置中之另一者。
所述第一NMOS晶体管的栅极用以接收所述第一选择信号，所述第一NMOS晶体管的源极会透过所述I2C总线的一串行数据信号线(SDA)而与所述I2C主控装置耦接，而所述第一NMOS晶体管的漏极则耦接至与所述第一传输元件的另一端耦接的I2C从属装置。所述第二NMOS晶体管的栅极用以接收所述第二选择信号，所述第二NMOS晶体管的源极会透过所述串行数据信号线而与所述I2C主控装置耦接，而所述第二NMOS晶体管的漏极则耦接至与所述第二传输元件的另一端耦接的I2C从属装置。
于本发明的一实施例中，所述第一传输元件的另一端、所述第二传输元件的另一端、所述第一NMOS晶体管的漏极，以及所述第二NMOS晶体管的漏极更会各别透过一上拉电阻而耦接至一第一系统电压。另外，所述第一传输元件与所述第二传输元件为导线与零欧姆电阻至少其一。
于本发明的一实施例中，所述选择电路包括第一NPN晶体管、第二NPN晶体管，以及第三NPN晶体管。其中，所述第一NPN晶体管的基极用以接收所述I2C主控装置的一状态接脚所输出的一状态信号，所述第一NPN晶体管的发射极耦接所述I2C主控装置的一通用输入输出接脚，而所述第一NPN晶体管的集电极则用以产生所述第一选择信号，并且耦接至一第二系统电源。
所述第二NPN晶体管的基极用以接收一转移信号，所述第二NPN晶体管的发射极耦接所述系统芯片的一通用输入输出接脚，而所述第二NPN晶体管的集电极则耦接至所述第一NPN晶体管的集电极。所述第三NPN晶体管的基极耦接所述第二NPN晶体管的集电极，所述第三NPN晶体管的发射极耦接至一接地电位，而所述第三NPN晶体管的集电极则用以产生所述第二选择信号，并且耦接至所述第二系统电源。其中，所述I2C主控装置会透过所述状态信号而得知所述基本输入输出系统的开机自我测试是否已完成，且所述转移信号与所述状态信号互为反相。
于本发明的一实施例中，当所述基本输入输出系统未完成开机自我测试时，所述状态信号会为高电压，而所述转移信号会为低电压，藉以使得所述第一NPN晶体管导通，而所述第二NPN晶体管截止，以至于当所述I2C主控装置的所述通用输入输出接脚输出高电压时，所述第一选择信号会为高电压，而所述第二选择信号会为低电压，并当所述I2C主控装置的所述通用输入输出接脚输出低电压时，所述第一选择信号会为低电压，而所述第二选择信号会为高电压。
于本发明的一实施例中，当所述I2C主控装置的所述通用输入输出接脚输出高电压时，所述I2C主控装置会与所述第一传输元件的另一端所耦接的I2C从属装置进行数据传输；而当所述I2C主控装置的所述通用输入输出接脚输出低电压时，所述I2C主控装置会与所述第二传输元件的另一端所耦接的I2C从属装置进行数据传输。
于本发明的一实施例中，当所述基本输入输出系统已完成开机自我测试时，所述状态信号会为低电压，而所述转移信号会为高电压，藉以使得所述第一NPN晶体管截止，而所述第二NPN晶体管导通，以至于当所述系统芯片的所述通用输入输出接脚输出高电压时，所述第一选择信号会为高电压，而所述第二选择信号会为低电压，并当所述系统芯片的所述通用输入输出接脚输出低电压时，所述第一选择信号会为低电压，而所述第二选择信号会为高电压。
于本发明的一实施例中，当所述系统芯片的所述通用输入输出接脚输出高电压时，所述I2C主控装置会与所述第一传输元件的另一端所耦接的I2C从属装置进行数据传输；而当所述系统芯片的所述通用输入输出接脚输出低电压时，所述I2C主控装置会与所述第二传输元件的另一端所耦接的I2C从属装置进行数据传输。
于本发明的一实施例中，本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置还包括一转移电路，耦接所述I2C主控装置与所述选择电路，用以反相所述状态信号，并据以产生所述转移信号。
于本发明的一实施例中，所述转移电路包括一第四NPN晶体管，其中所述第四NPN晶体管的基极用以接收所述状态信号，所述第四NPN晶体管的发射极耦接至所述接地电位，而所述第四NPN晶体管的集电极则用以产生所述转移信号，并耦接至所述第一系统电压与所述第二系统电压至少其一。
于本发明的一实施例中，所述转移电路还包括第一电阻与第二电阻。其中，第一电阻会耦接于所述状态接脚与所述第四NPN晶体管的基极之间，而第二电阻会耦接于所述第四NPN晶体管的集电极与所述第四NPN晶体管的集电极所耦接的所述第一系统电压或所述第二系统电压者之间。
于本发明的一实施例中，所述选择电路还包括第一电阻、第二电阻、第三电阻、第四电阻，以及第五电阻。其中，第一电阻耦接于所述状态接脚与所述第一NPN晶体管的基极之间。第二电阻耦接于所述第二NPN晶体管的基极与所述第四NPN晶体管的集电极之间。第三电阻耦接于所述第一NPN晶体管的集电极与所述第二系统电源之间。第四电阻耦接于所述第一NPN晶体管的集电极与所述第三NPN晶体管的基极之间。第五电阻耦接于所述第三NPN晶体管的集电极与所述第二系统电源之间。
于本发明的一实施例中，所述I2C主控装置为一南桥芯片(south bridge)，而所述系统芯片为一基板管理控制器(BMC)。
本发明所提出的能解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其主要是以价格低廉的电子元件所组成，所以可以达到设计成本低廉的目的。另外，本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置会在BIOS未完成其开机自我测试之前，由I2C主控装置来对所有I2C从属装置进行定址，藉以进行后续数据传输，但在BIOS完成其开机自我测试之后，便改由另一系统芯片(例如BMC)来对所有I2C从属装置进行定址，藉以进行后续数据传输，如此就可以达到对所有I2C从属装置进行即时数据传输的目的。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明几个实施例，并配合附图，作详细说明如下。
附图说明
图1绘示为具有本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置的电脑系统100架构图。
图2绘示为图1的切换电路105的内部电路图。
图3绘示为图1的选择电路107的内部电路图。
图4绘示为图1的转换电路109的内部电路图。
具体实施方式
本发明所欲达成的技术功效主要是为了要达到设计成本低廉以及对所有I2C从属装置进行即时数据传输的目的。而以下内容将针对本案之技术特征来做一详加描述，以提供给本发明领域具有通常知识者参详。
图1绘示为具有本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置的电脑系统100架构图。请参照图1，电脑系统100包括有I2C主控装置(以南桥芯片为例来做说明)101、系统芯片(以BMC为例来做说明)103、切换电路105、选择电路107、转换电路109，以及两个I2C从属装置111与113，其中I2C从属装置111与113具有相同的定址地址，而本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置主要由切换电路105、选择电路107，以及转换电路109所构成。
切换电路105会耦接I2C从属装置111与113，用以当I2C主控装置101欲对所述两I2C从属装置111与113进行数据传输时，依据第一选择信号SEL1与第二选择信号SEL2，而决定所述两I2C从属装置111与113中之何者能与所述I2C主控装置101进行数据传输。
选择电路107耦接切换电路105，根据基本输入输出系统(BIOS，未绘示)的开机自我测试(power-on self-test，POST)完成与否，而受控于所述I2C主控装置101与系统芯片103至少其一，藉以来产生第一选择信号SEL1与第二选择信号SEL2。于本实施例中，当BIOS未完成开机自我测试时，选择电路107受控于所述I2C主控装置101，亦即南桥芯片，而当BIOS已完成开机自我测试时，选择电路107受控于系统芯片103，亦即BMC。
转移电路109耦接所述I2C主控装置101与选择电路107，用以反相由I2C主控装置101的一状态接脚ST所产生的一状态信号STS，并据以产生一转移信号/STS。其中，所述I2C主控装置101会透过此状态信号STS，而得知BIOS的开机自我测试是否已完成，且转移信号/STS与状态信号STS互为反相。
为何本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置可以达到设计成本低廉以及对所有I2C从属装置进行即时数据传输的目的。以下将搭配几张相关图示来解释，藉以让本发明领域技术人员能够轻易地了解本发明所欲阐述的精神。
图2绘示为图1的切换电路105的内部电路图。请合并参照图1及图2，切换电路105包括第一传输元件L1、第二传输元件L2、第一NMOS晶体管N1，以及第二NMOS晶体管N2。其中，第一传输元件L1的一端会透过I2C总线115的串行时脉信号线SCL而与所述I2C主控装置101耦接，而第一传输元件L1的另一端则会耦接至I2C从属装置111。第二传输元件L2的一端会透过所述串行时脉信号线SCL而与所述I2C主控装置101耦接，而第二传输元件L2的另一端则会耦接至I2C从属装置113。
第一NMOS晶体管N1的栅极(gate)用以接收第一选择信号SEL1，第一NMOS晶体管N1的源极(source)会透过所述I2C总线115的一串行数据信号线SDA而与所述I2C主控装置101耦接，而第一NMOS晶体管N1的漏极(drain)则耦接至I2C从属装置111。第二NMOS晶体管N2的栅极用以接收第二选择信号SEL2，第二NMOS晶体管N2的源极会透过所述串行数据信号线SDA而与所述I2C主控装置101耦接，而第二NMOS晶体管N2的漏极则耦接至I2C从属装置113。
上述串行数据信号线SDA常用以传输开始、地址、数据、控制、确认及停止等信号，而串行时脉信号线SCL则用以传输时脉之用。然而，以本领域技术人员对此技术应已熟识，故在此并不再加以赘述之。
于本实施例中，第一传输元件L1的另一端、第二传输元件L2的另一端、第一NMOS晶体管N1的漏极，以及第二NMOS晶体管N2的漏极更会各别透过一上拉电阻(pull-up resistor)RPU而耦接至一第一系统电压P3V3，亦即电脑系统100的3.3V系统电源。而且，第一传输元件L1与第二传输元件L2可以为一般传输导线，或者为零欧姆(0Ω)电阻，但皆不受制于此。
图3绘示为图1的选择电路107的内部电路图。请合并参照图1～图3，选择电路107包括第一NPN晶体管B1、第二NPN晶体管B2、第三NPN晶体管B3，以及第一至第五电阻R1～R5。其中，第一NPN晶体管B1的基极(base)会透过第一电阻R1来接收所述I2C主控装置101的状态接脚ST所输出的状态信号STS，第一NPN晶体管B1的发射极(emitter)会耦接至所述I2C主控装置101(亦即南桥芯片)的通用输入输出接脚GPIO’，而第一NPN晶体管B1的集电极(collector)则用以产生第一选择信号SEL1，并且透过第三电阻R3而耦接至一第二系统电源P5V，亦即电脑系统100的5V系统电源。
第二NPN晶体管B2的基极会透过第二电阻R2来接收转移信号/STS，第二NPN晶体管B2的发射极会耦接至系统芯片103(亦即BMC)的通用输入输出接脚GPIO”，而第二NPN晶体管B2的集电极则耦接至第一NPN晶体管B1的集电极。第三NPN晶体管B3的基极会透过第四电阻R4而耦接至第二NPN晶体管B2的集电极，第三NPN晶体管B3的发射极会耦接至一接地电位GND(亦即0V)，而第三NPN晶体管B3的集电极则用以产生第二选择信号SEL2，并且透过第五电阻R5而耦接至第二系统电源P5V。
图4绘示为图1的转换电路109的内部电路图。请合并参照图1～图4，转换电路109包括第四NPN晶体管B4以及电阻R11与R12。其中，第四NPN晶体管B4的基极会透过电阻R11来接收状态信号STS，第四NPN晶体管B4的发射极会耦接至接地电位GND，而第四NPN晶体管B4的集电极则用以产生转移信号/STS，并且透过电阻R12而耦接至第一系统电压P3V3或第二系统电压P5V。
基于上述可知，当BIOS未完成开机自我测试时，状态信号STS一般会为高电压，所以此时第四NPN晶体管B4会被导通，以至于转移信号/STS为低电压，如此而使得第一NPN晶体管B1导通，第二NPN晶体管B2截止，以至于当所述I2C主控装置101的通用输入输出接脚GPIO’输出高电压时，第一选择信号SEL1会为高电压，且由于此时第三NPN晶体管B3会导通，所以第二选择信号SEL2会为低电压。故在此条件下，第一NMOS晶体管N1会被导通，而第二NMOS晶体管N2会被截止，如此所述I2C主控装置101便可向I2C从属装置111定址以进行数据传输。
相似地，当BIOS未完成开机自我测试时，状态信号STS为高电压，而转移信号/STS为低电压，藉以使得第一NPN晶体管B1导通，而第二NPN晶体管B2截止，以至于当所述I2C主控装置101的通用输入输出接脚GPIO’输出低电压时，第一选择信号SEL1会为低电压，且由于此时第三NPN晶体管B3并不会导通，所以第二选择信号SEL2会受第五电阻R5的影响而被拉升到高电压。故在此条件下，第一NMOS晶体管N1会被截止，而第二NMOS晶体管N2会被导通，如此所述I2C主控装置101便可向I2C从属装置113定址以进行数据传输。
至此可知的是，在BIOS未完成开机自我测试时，本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置是透过所述I2C主控装置101(亦即南桥芯片)的通用输入输出接脚GPIO’来对I2C从属装置111与113定址，进而被定址到的I2C从属装置111或113才能与所述I2C主控装置101进行数据传输。
然而，当BIOS已完成开机自我测试时，状态信号STS此时会由高电压转为低电压，而转移信号/STS会由低电压转为高电压，藉以使得第一NPN晶体管B1截止，而第二NPN晶体管B2导通，以至于当系统芯片103的通用输入输出接脚GPIO”输出高电压时，第一选择信号SEL1会为高电压，且由于此时第三NPN晶体管B3会导通，所以第二选择信号SEL2会为低电压。故在此条件下，第一NMOS晶体管N1会被导通，而第二NMOS晶体管N2会被截止，如此所述I2C主控装置101便可向I2C从属装置111定址以进行数据传输。
相似地，当BIOS已完成开机自我测试时，状态信号STS此时亦为低电压，而转移信号/STS亦为高电压，藉以使得第一NPN晶体管B1截止，而第二NPN晶体管B2导通，以至于当系统芯片103的通用输入输出接脚GPIO”输出低电压时，第一选择信号SEL1会为低电压，且由于此时第三NPN晶体管B3并不会导通，所以第二选择信号SEL2会受第五电阻R5的影响而被拉升到高电压。故在此条件下，第一NMOS晶体管N1会被截止，而第二NMOS晶体管N2会被导通，如此所述I2C主控装置101便可向I2C从属装置113定址以进行数据传输。
至此可知的是，在BIOS已完成开机自我测试时，本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置会转由透过系统芯片103(亦即BMC)的通用输入输出接脚GPIO”来对I2C从属装置111与113定址，进而被定址到的I2C从属装置111或113才能与所述I2C主控装置101进行数据传输。
综上所述，本发明所提出的能解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其主要是以价格低廉的电子元件所组成，所以可以达到设计成本低廉的目的。另外，本发明所提出的解决具有相同定址地址的两I2C从属装置间产生冲突的装置会在BIOS未完成其开机自我测试之前，由I2C主控装置来对所有I2C从属装置进行定址，藉以进行后续数据传输，但在BIOS完成其开机自我测试之后，便改由另一系统芯片(例如BMC)来对所有I2C从属装置进行定址，藉以进行后续数据传输，如此就可以达到对所有I2C从属装置进行即时数据传输的目的。
虽然本发明已以多个实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。
Claims (18)
1.一种解决具有相同定址地址的两I2C从属装置间产生冲突的装置，包括：
一切换电路，耦接所述两I2C从属装置，用以当一I2C主控装置欲对所述两I2C从属装置进行数据传输时，依据一第一选择信号与一第二选择信号，而决定所述两I2C从属装置中的何者能与该I2C主控装置进行数据传输；以及
一选择电路，耦接该切换电路，根据一基本输入输出系统的开机自我测试完成与否，而受控于该I2C主控装置与一系统芯片至少其一，藉以来产生该第一选择信号与该第二选择信号。
2.如权利要求1所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，当该基本输入输出系统未完成开机自我测试时，该选择电路受控于该I2C主控装置；而当该基本输入输出系统已完成开机自我测试时，该选择电路受控于该系统芯片。
3.如权利要求2所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，该切换电路包括：
一第一传输元件，其一端会透过一I2C总线的一串行时脉信号线而与该I2C主控装置耦接，而其另一端会耦接至所述两I2C从属装置中之一者；
一第二传输元件，其一端会透过该串行时脉信号线而与该I2C主控装置耦接，而其另一端会耦接至所述两I2C从属装置中之另一者；
一第一NMOS晶体管，其中所述第一NMOS晶体管的栅极用以接收该第一选择信号，所述第一NMOS晶体管的源极会透过该I2C总线的一串行数据信号线而与该I2C主控装置耦接，而所述第一NMOS晶体管的漏极则耦接至与该第一传输元件的另一端耦接的I2C从属装置；以及
一第二NMOS晶体管，其中所述第二NMOS晶体管的栅极用以接收该第二选择信号，所述第二NMOS晶体管的源极会透过该串行数据信号线而与该I2C主控装置耦接，而所述第二NMOS晶体管的漏极则耦接至与该第二传输元件的另一端耦接的I2C从属装置。
4.如权利要求3所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，所述第一传输元件的另一端、所述第二传输元件的另一端、所述第一NMOS晶体管的漏极，以及所述第二NMOS晶体管的漏极还会各别透过一上拉电阻而耦接至一第一系统电压。
5.如权利要求3所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，该第一传输元件与该第二传输元件为导线与零欧姆电阻至少其一。
6.如权利要求4所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，该选择电路包括：
一第一NPN晶体管，其中所述第一NPN晶体管的基极用以接收该I2C主控装置的一状态接脚所输出的一状态信号，所述第一NPN晶体管的发射极耦接该I2C主控装置的一通用输入输出接脚，而所述第一NPN晶体管的集电极则用以产生该第一选择信号，并且耦接至一第二系统电源；
一第二NPN晶体管，其中所述第二NPN晶体管的基极用以接收一转移信号，所述第二NPN晶体管的发射极耦接该系统芯片的一通用输入输出接脚，而所述第二NPN晶体管的集电极则耦接至所述第一NPN晶体管的集电极；以及
一第三NPN晶体管，其中所述第三NPN晶体管的基极耦接所述第二NPN晶体管的集电极，所述第三NPN晶体管的发射极耦接至一接地电位，而所述第三NPN晶体管的集电极则用以产生该第二选择信号，并且耦接至该第二系统电源；
其中，该I2C主控装置会透过该状态信号而得知该基本输入输出系统的开机自我测试是否已完成，且该转移信号与该状态信号互为反相。
7.如权利要求6所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，当该基本输入输出系统未完成开机自我测试时，该状态信号会为高电压，而该转移信号会为低电压，藉以使得所述第一NPN晶体管导通，而所述第二NPN晶体管截止，以至于当该I2C主控装置的该通用输入输出接脚输出高电压时，该第一选择信号会为高电压，而该第二选择信号会为低电压，并当该I2C主控装置的该通用输入输出接脚输出低电压时，该第一选择信号会为低电压，而该第二选择信号会为高电压。
8.如权利要求7所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，当该I2C主控装置的该通用输入输出接脚输出高电压时，该I2C主控装置会与该第一传输元件的另一端所耦接的I2C从属装置进行数据传输。
9.如权利要求7所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，当该I2C主控装置的该通用输入输出接脚输出低电压时，该I2C主控装置会与该第二传输元件的另一端所耦接的I2C从属装置进行数据传输。
10.如权利要求6所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，当该基本输入输出系统已完成开机自我测试时，该状态信号会为低电压，而该转移信号会为高电压，藉以使得所述第一NPN晶体管截止，而所述第二NPN晶体管导通，以至于当该系统芯片的该通用输入输出接脚输出高电压时，该第一选择信号会为高电压，而该第二选择信号会为低电压，并当该系统芯片的该通用输入输出接脚输出低电压时，该第一选择信号会为低电压，而该第二选择信号会为高电压。
11.如权利要求10所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，当该系统芯片的该通用输入输出接脚输出高电压时，该I2C主控装置会与该第一传输元件的另一端所耦接的I2C从属装置进行数据传输。
12.如权利要求10所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，当该系统芯片的该通用输入输出接脚输出低电压时，该I2C主控装置会与该第二传输元件的另一端所耦接的I2C从属装置进行数据传输。
13.如权利要求6所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，还包括一转移电路，耦接该I2C主控装置与该选择电路，用以反相该状态信号，并据以产生该转移信号。
14.如权利要求13所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，该转移电路包括一第四NPN晶体管，其中所述第四NPN晶体管的基极用以接收该状态信号，所述第四NPN晶体管的发射极耦接至该接地电位，而所述第四NPN晶体管的集电极则用以产生该转移信号，并耦接至该第一系统电压与该第二系统电压至少其一。
15.如权利要求14所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，该转移电路还包括：
一第一电阻，耦接于该状态接脚与所述第四NPN晶体管的基极之间；以及
一第二电阻，耦接于所述第四NPN晶体管的集电极与所述第四NPN晶体管的集电极所耦接的该第一系统电压或该第二系统电压之间。
16.如权利要求14所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，该选择电路还包括：
一第一电阻，耦接于该状态接脚与所述第一NPN晶体管的基极之间；
一第二电阻，耦接于所述第二NPN晶体管的基极与所述第四NPN晶体管的集电极之间；
一第三电阻，耦接于所述第一NPN晶体管的集电极与该第二系统电源之间；
一第四电阻，耦接于所述第一NPN晶体管的集电极与所述第三NPN晶体管的基极之间；以及
一第五电阻，耦接于所述第三NPN晶体管的集电极与该第二系统电源之间。
17.如权利要求1所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置，其特征在于，该I2C主控装置为一南桥芯片，而该系统芯片为一基板管理控制器。
18.一种具有如权利要求1所述的解决具有相同定址地址的两I2C从属装置间产生冲突的装置的电脑系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100836963A CN101539900B (zh) | 2008-03-18 | 2008-03-18 | 解决具有相同定址地址的两i2c从属装置间产生冲突的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100836963A CN101539900B (zh) | 2008-03-18 | 2008-03-18 | 解决具有相同定址地址的两i2c从属装置间产生冲突的装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101539900A true CN101539900A (zh) | 2009-09-23 |
| CN101539900B CN101539900B (zh) | 2011-08-24 |
Family
ID=41123092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100836963A Expired - Fee Related CN101539900B (zh) | 2008-03-18 | 2008-03-18 | 解决具有相同定址地址的两i2c从属装置间产生冲突的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101539900B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102033845A (zh) * | 2010-12-13 | 2011-04-27 | 天津光电通信技术有限公司 | 插卡式结构i2c总线地址的电路 |
| CN103577356A (zh) * | 2013-11-06 | 2014-02-12 | 杭州华三通信技术有限公司 | 实现iic接口地址扩展的设备及方法 |
| CN103793352A (zh) * | 2012-10-30 | 2014-05-14 | 苏州工业园区新宏博通讯科技有限公司 | 可防止i2c总线地址冲突的通讯设备 |
| CN104216850A (zh) * | 2013-05-31 | 2014-12-17 | 鸿富锦精密电子(天津)有限公司 | 接口传输设备 |
| CN104571294A (zh) * | 2013-10-22 | 2015-04-29 | 英业达科技有限公司 | 服务器系统 |
| CN107632917A (zh) * | 2017-08-09 | 2018-01-26 | 英业达科技有限公司 | 服务器系统及其温度监控方法 |
| CN108494889A (zh) * | 2018-02-07 | 2018-09-04 | 广州视源电子科技股份有限公司 | 基于i2c总线的通信电路及调试方法 |
| CN108920401A (zh) * | 2018-06-04 | 2018-11-30 | 深圳柴火创客教育服务有限公司 | 多主多从的i2c通信方法、系统及节点设备 |
| CN109410824A (zh) * | 2018-12-28 | 2019-03-01 | 深圳市华星光电技术有限公司 | 显示装置驱动系统及显示装置驱动方法 |
| CN109509422A (zh) * | 2018-12-27 | 2019-03-22 | 惠科股份有限公司 | 显示面板驱动电路及显示装置 |
| WO2020077857A1 (zh) * | 2018-10-15 | 2020-04-23 | 深圳市华星光电技术有限公司 | 液晶显示器电路及显示器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6745270B1 (en) * | 2001-01-31 | 2004-06-01 | International Business Machines Corporation | Dynamically allocating I2C addresses using self bus switching device |
| CN100353350C (zh) * | 2003-07-06 | 2007-12-05 | 华为技术有限公司 | 内部集成电路总线访问控制系统 |
| CN100412837C (zh) * | 2003-11-22 | 2008-08-20 | 鸿富锦精密工业（深圳）有限公司 | 多通道内部集成电路 |
-
2008
- 2008-03-18 CN CN2008100836963A patent/CN101539900B/zh not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102033845A (zh) * | 2010-12-13 | 2011-04-27 | 天津光电通信技术有限公司 | 插卡式结构i2c总线地址的电路 |
| CN102033845B (zh) * | 2010-12-13 | 2012-10-03 | 天津光电通信技术有限公司 | 插卡式结构i2c总线地址的电路 |
| CN103793352A (zh) * | 2012-10-30 | 2014-05-14 | 苏州工业园区新宏博通讯科技有限公司 | 可防止i2c总线地址冲突的通讯设备 |
| CN104216850B (zh) * | 2013-05-31 | 2018-06-19 | 鸿富锦精密电子(天津)有限公司 | 接口传输设备 |
| CN104216850A (zh) * | 2013-05-31 | 2014-12-17 | 鸿富锦精密电子(天津)有限公司 | 接口传输设备 |
| CN104571294A (zh) * | 2013-10-22 | 2015-04-29 | 英业达科技有限公司 | 服务器系统 |
| CN103577356B (zh) * | 2013-11-06 | 2016-07-06 | 杭州华三通信技术有限公司 | 实现iic接口地址扩展的设备及方法 |
| CN103577356A (zh) * | 2013-11-06 | 2014-02-12 | 杭州华三通信技术有限公司 | 实现iic接口地址扩展的设备及方法 |
| CN107632917A (zh) * | 2017-08-09 | 2018-01-26 | 英业达科技有限公司 | 服务器系统及其温度监控方法 |
| CN108494889A (zh) * | 2018-02-07 | 2018-09-04 | 广州视源电子科技股份有限公司 | 基于i2c总线的通信电路及调试方法 |
| CN108920401A (zh) * | 2018-06-04 | 2018-11-30 | 深圳柴火创客教育服务有限公司 | 多主多从的i2c通信方法、系统及节点设备 |
| WO2020077857A1 (zh) * | 2018-10-15 | 2020-04-23 | 深圳市华星光电技术有限公司 | 液晶显示器电路及显示器 |
| CN109509422A (zh) * | 2018-12-27 | 2019-03-22 | 惠科股份有限公司 | 显示面板驱动电路及显示装置 |
| US11114012B2 (en) | 2018-12-27 | 2021-09-07 | HKC Corporation Limited | Display panel driving circuit and display device |
| CN109410824A (zh) * | 2018-12-28 | 2019-03-01 | 深圳市华星光电技术有限公司 | 显示装置驱动系统及显示装置驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101539900B (zh) | 2011-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101539900B (zh) | 解决具有相同定址地址的两i2c从属装置间产生冲突的装置 | |
| US7849244B2 (en) | Apparatus for resolving conflicts happened between two I2C slave devices with the same addressed address in computer system | |
| US8230151B2 (en) | Configurable data port for I2C or single-wire broadcast interface | |
| CN103186441B (zh) | 切换电路 | |
| CN109509422B (zh) | 显示面板驱动电路及显示装置 | |
| TWI582601B (zh) | 可配置式串列介面 | |
| US20100064083A1 (en) | Communications device without passive pullup components | |
| CN104239169A (zh) | 信号测试卡及方法 | |
| CN108205393A (zh) | 用于半导体设备中的通信的系统和方法 | |
| WO2007124304A2 (en) | Serial communications bus with active pullup | |
| US9197394B2 (en) | Clock for serial communication device | |
| CN102081586A (zh) | 多i2c插槽电路系统及传送i2c信号的方法 | |
| US20070136497A1 (en) | System and method of communicating with portable devices | |
| CN110781130A (zh) | 一种片上系统 | |
| CN111352879A (zh) | 一种基于多路选通的同地址从机扩展电路及方法 | |
| CN113342726B (zh) | 一种i2c总线系统、具有外加电压工作模式的芯片和方法 | |
| CN205608716U (zh) | 一种多组光模块通信接口切换电路 | |
| CN105573950B (zh) | 一种基于门电路芯片设定vr芯片地址的方法 | |
| KR101139135B1 (ko) | Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트 | |
| CN203733110U (zh) | 内部整合电路与其控制电路 | |
| CN209015139U (zh) | 一种i2c总线电路、芯片及系统 | |
| TWI709851B (zh) | Ｕｓｂ連接埠測試系統及動態測試ｕｓｂ連接埠之方法 | |
| CN218446655U (zh) | 一种总线通讯接口电路 | |
| TWI396356B (zh) | 電源適配電路 | |
| CN107368444A (zh) | 电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Xu Wenping Inventor after: Xu Zhongnan Inventor after: Yao Yuanliang Inventor after: Yin Xiuhua Inventor after: Lu Ping Inventor before: Huang Lihong Inventor before: Liu Shihao |
|
| CB03 | Change of inventor or designer information | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170915 Address after: Liang Gang village in Shandong Province, Jining city Zoucheng City Fushan Subdistrict Office Xing Gang No. 13 Lane three Co-patentee after: Xu Zhongnan Patentee after: Xu Wenping Co-patentee after: Yao Yuanliang Co-patentee after: Yin Xiuhua Co-patentee after: Lu Ping Address before: Taipei City, Taiwan Chinese Shilin District Hougang Street No. 66 Patentee before: Inventec Corporation |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110824 Termination date: 20180318 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |