CN105573950B - 一种基于门电路芯片设定vr芯片地址的方法 - Google Patents

一种基于门电路芯片设定vr芯片地址的方法 Download PDF

Info

Publication number
CN105573950B
CN105573950B CN201510987728.2A CN201510987728A CN105573950B CN 105573950 B CN105573950 B CN 105573950B CN 201510987728 A CN201510987728 A CN 201510987728A CN 105573950 B CN105573950 B CN 105573950B
Authority
CN
China
Prior art keywords
resistance
address
board
chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510987728.2A
Other languages
English (en)
Other versions
CN105573950A (zh
Inventor
李纪伟
薛广营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Mass Institute Of Information Technology
Original Assignee
Shandong Mass Institute Of Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Mass Institute Of Information Technology filed Critical Shandong Mass Institute Of Information Technology
Priority to CN201510987728.2A priority Critical patent/CN105573950B/zh
Publication of CN105573950A publication Critical patent/CN105573950A/zh
Application granted granted Critical
Publication of CN105573950B publication Critical patent/CN105573950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种基于门电路芯片设定VR芯片地址的方法，其具体实现过程为：首先在CPU板上顺序经过电阻、高速连接器连接到内存板，在内存板上使用反相器和与门实现译码器，其输出与电阻共同作用，作为VR芯片的I2C Address输入。该一种基于门电路芯片设定VR芯片地址的方法与现有技术相比，应用于CPU板连接多个内存板时，BMC用同一路I2C无冲突地访问各内存板上同型号的VR芯片，有利于实现内存板卡复用，降低硬件开发成本，简化硬件原理设计，实用性强，易于推广。

Description

一种基于门电路芯片设定VR芯片地址的方法
技术领域
本发明涉及计算机服务器技术领域，具体地说是一种实用性强、基于门电路芯片设定VR芯片地址的方法。
背景技术
服务器开发设计中，通常，一个CPU板同时连接多个内存板，各内存板中包含同型号的VR芯片；前期开发中，BMC使用一路I2C访问各内存板上同型号的VR芯片，为简化硬件原理设计以及实现内存板卡复用而只设计单个内存硬件工程文件。
系统工作过程中，BMC通过确定的I2C Address访问内存板VR芯片，而VR芯片的I2CAddress由不同阻值的电阻被设定为不同值；基于此，现提供一种基于门电路芯片设定VR芯片地址的方法。该方法的硬件原理设计中，通过使用反相器、与门、MOS芯片以及不同阻值的电阻设定VR芯片 I2C Address，实现上述访问机制。
发明内容
本发明的技术任务是针对以上不足之处，提供一种实用性强、基于门电路芯片设定VR芯片地址的方法。
一种基于门电路芯片设定VR芯片地址的方法，其具体实现过程为：
首先在CPU板上顺序经过电阻、高速连接器连接到内存板，在内存板上使用反相器和与门实现译码器，其输出与电阻共同作用，作为VR芯片的I2C Address输入。
在CPU板上，通过对电阻进行处理后，得到2bit地址信号[addr1:addr0]，地址信号经高速连接器分别连接到对应的内存板。
所述处理包括上拉/下拉处理以及是否上件处理，所述上件处理即为是否接通对应电阻。
在内存板上，addr0、Addr1经过由反相器和与门芯片构成的译码器后得到不同地址参数；同一时刻，地址信号只有一个为逻辑高电平“1”，其他三个均为逻辑低电平“0”。
所有地址信号各分别连接一个MOS芯片的Gate端，因同一时刻只有一个地址信号为逻辑“1”，此时只有一个MOS导通；各MOS芯片的Drain端口连接阻值不同的电阻作为VR芯片的I2C Address输入，确定其I2C Address。
所述CPU板上的电阻设置有N个，相对应的，其连接的内存板设置有N个，MOS芯片设置有N个，MOS芯片的Drain端口连接的电阻设置有N个且该N个电阻的阻值互不相同，这里的N为≥2的自然数。
所述CPU板上的电阻设置有4个R1、R2、R3、R4，其中电阻R1、R3的输入端连接到电压输入端，电阻R1的输出端分成两路，一路经过电阻R2后接地，另一路作为addr0信号连接到高速连接器；电阻R3的输出端分成两路，一路经过电阻R4后接地，另一路作为addr1信号连接到高速连接器；相对应的，其得到的2bit地址信号分别为[00]、[01]、[10]、[11]，然后地址信号经高速连接器连接到四个内存板；
内存板上，addr0、Addr1经过由反相器和与门芯片构成的2-4译码器后得到四个不同地址参数G0_ADDR、G1_ADDR、G2_ADDR与G3_ADDR；
四个地址信号各分别连接四个MOS芯片的Gate端，各MOS芯片的Drain端口连接阻值不同的电阻R5、R6、R7、R8作为VR芯片的I2C Address输入。
本发明的一种基于门电路芯片设定VR芯片地址的方法，具有以下优点：
本发明的一种基于门电路芯片设定VR芯片地址的方法应用于CPU板连接多个内存板时，BMC用同一路I2C无冲突地访问各内存板上同型号的VR芯片，有利于实现内存板卡复用，降低硬件开发成本，简化硬件原理设计，实用性强，易于推广。
附图说明
附图1为CPU板中上/下拉电阻示意图。
附图2为反相器和与门构成的2-4译码器示意图。
附图3为VR I2C Address Resistor Offset bit示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
本发明提供一种基于门电路芯片设定VR芯片地址的方法，如附图1、图2、图3所示，其具体实现过程为：
首先在CPU板上顺序经过电阻、高速连接器连接到内存板，在内存板上使用反相器和与门实现译码器，其输出与电阻共同作用，作为VR芯片的I2C Address输入。
在CPU板上，通过对电阻进行处理后，得到2bit地址信号[addr1:addr0]，地址信号经高速连接器分别连接到对应的内存板。
所述处理包括上拉/下拉处理以及是否上件处理，所述上件处理即为是否接通对应电阻。
上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,下拉同理。上拉是对器件注入电流，下拉是输出电流,即为高电平，就加上拉电阻，为低电平就加下拉电阻。
所述上件处理用于后期测试和调试用，在上述四个连接的电阻R1、R2、R3和R4中，上件处理过程为：如果是Addr0电平为低电平，那么在实际的电路板中，只会看到R2电阻含在板卡上，而电阻板中有R1的位置，但是没有R1这个电阻，即在板卡中至看得到R2位置有电阻，而R1位置是没有电阻的。
在内存板上，addr0、Addr1经过由反相器和与门芯片构成的译码器后得到不同地址参数；同一时刻，地址信号只有一个为逻辑高电平“1”，其他三个均为逻辑低电平“0”。
所有地址信号各分别连接一个MOS芯片的Gate端，因同一时刻只有一个地址信号为逻辑“1”，此时只有一个MOS导通；各MOS芯片的Drain端口连接阻值不同的电阻作为VR芯片的I2C Address输入，确定其I2C Address。
所述CPU板上的电阻设置有N个，相对应的，其连接的内存板设置有N个，MOS芯片设置有N个，MOS芯片的Drain端口连接的电阻设置有N个且该N个电阻的阻值互不相同，这里的N为≥2的自然数。
所述CPU板上的电阻设置有4个R1、R2、R3、R4，其中电阻R1、R3的输入端连接到电压输入端，电阻R1的输出端分成两路，一路经过电阻R2后接地，另一路作为addr0信号连接到高速连接器；电阻R3的输出端分成两路，一路经过电阻R4后接地，另一路作为addr1信号连接到高速连接器；相对应的，其得到的2bit地址信号分别为[00]、[01]、[10]、[11]，然后地址信号经高速连接器连接到四个内存板；
内存板上，addr0、Addr1经过由反相器和与门芯片构成的2-4译码器后得到四个不同地址参数G0_ADDR、G1_ADDR、G2_ADDR与G3_ADDR；
四个地址信号各分别连接四个MOS芯片的Gate端，各MOS芯片的Drain端口连接阻值不同的电阻R5、R6、R7、R8作为VR芯片的Resistor offset bit输入。
所述CPU板上的电阻设置有4个R1、R2、R3、R4，其中电阻R1、R3的输入端连接到电压输入端，电阻R1的输出端分成两路，一路经过电阻R2后接地，另一路作为addr0信号连接到高速连接器；电阻R3的输出端分成两路，一路经过电阻R4后接地，另一路作为addr1信号连接到高速连接器；相对应的，其得到的2bit地址信号分别为[00]、[01]、[10]、[11]，然后地址信号经高速连接器连接到四个内存板；
内存板上，addr0、Addr1经过由反相器和与门芯片构成的2-4译码器后得到四个不同地址参数G0_ADDR、G1_ADDR、G2_ADDR与G3_ADDR；同一时刻，四个地址信号只有一个为逻辑高电平“1”，其他三个均为逻辑低电平“0”；
四个地址信号各分别连接四个MOS芯片的Gate端，因同一时刻只有一个地址信号为逻辑“1”，所以只有一个MOS导通；各MOS芯片的Drain端口连接阻值不同的电阻R5、R6、R7、R8作为VR芯片的Resistor offset bit输入，根据VR芯片SPEC确定其I2C Address=I2C_Addr（基地址）+Offset；
I2C是一种芯片之间的通信标准，由两部分组成，Master和Slave；master作为访问者，slave作为被访问者，访问是对Slave设置不同的I2C Address（地址），Master根据设备的地址访问设备，所以挂载在同一Master下的多个slave的I2C address是不能相同的，否则会出现访问冲突，I2C地址由Slave芯片的Address pin设置，并存放在芯片内部寄存器中，本发明中的IR（电源芯片）的I2C address可在其Address pin下拉不同阻值的电阻，而得到不同的I2C address，比如，放置0Ω电阻，有一个I2C address；放置1Ω电阻，那么I2Caddress=I2C address（0Ω对应的I2C地址）+1H（十六进制）；放置2Ω电阻，那么I2Caddress=I2C address（0Ω对应的I2C地址）+2H（十六进制）；这样同样的Slave，就可以分配成不同的I2C address；同一个master就可以访问了。
系统上电后整个模块工作过程为，
CPU板对应的内存板0，Addr1、Addr0为[00]，G0_ADDR为“1”，Q0导通，VR的I2CAddress由R5确定；
CPU板对应的内存板1，Addr1、Addr0为[01]，G1_ADDR为“1”，Q1导通，VR的I2CAddress由R6确定；
CPU板对应的内存板2，Addr1、Addr0为[10]，G2_ADDR为“1”，Q2导通，VR的I2CAddress由R7确定；
CPU板对应的内存板3，Addr1、Addr0为[11]，G3_ADDR为“1”，Q3导通，VR的I2CAddress由R8确定；
四个内存板上同型号的VR芯片地址因MOS芯片Drain端口不同阻值的电阻而各不相同，系统工作时，BMC可同时访问四个内存板中VR芯片而不发生冲突。
addr0、Addr1的值由R1、R2、R3、R4是否上件确定。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的一种基于门电路芯片设定VR芯片地址的方法的权利要求书的且任何所述技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims (3)

1.一种基于门电路芯片设定VR芯片地址的方法，其特征在于，其具体实现过程为：首先在CPU板上顺序经过电阻、连接器连接到内存板，在内存板上使用反相器和与门实现译码器，其输出与电阻共同作用，作为VR芯片的I2C Address输入；
在CPU板上，通过对电阻进行处理后，得到2bit地址信号[addr1:addr0]，地址信号经连接器分别连接到对应的内存板；
所述CPU板上的电阻设置有4个R1、R2、R3、R4，其中电阻R1、R3的输入端连接到电压输入端，电阻R1的输出端分成两路，一路经过电阻R2后接地，另一路作为addr0信号连接到连接器；电阻R3的输出端分成两路，一路经过电阻R4后接地，另一路作为addr1信号连接到连接器；相对应的，其得到的2bit地址信号分别为[00]、[01]、[10]、[11]，然后地址信号经连接器连接到四个内存板；
内存板上，addr0、Addr1经过由反相器和与门芯片构成的2-4译码器后得到四个不同地址参数G0_ADDR、G1_ADDR、G2_ADDR与G3_ADDR，同一时刻，地址信号只有一个为逻辑高电平“1”，其他三个均为逻辑低电平“0”；
四个地址信号各分别连接四个MOS芯片的Gate端，各MOS芯片的Drain端口连接阻值不同的电阻R5、R6、R7、R8作为VR芯片的I2C Address输入。
2.根据权利要求1所述的一种基于门电路芯片设定VR芯片地址的方法，其特征在于，所述处理包括上拉/下拉处理以及是否上件处理，所述上件处理即为是否接通对应电阻。
3.根据权利要求1所述的一种基于门电路芯片设定VR芯片地址的方法，其特征在于，所述CPU板上的电阻设置有N个，相对应的，其连接的内存板设置有N个，MOS芯片设置有N个，MOS芯片的Drain端口连接的电阻设置有N个且该N个电阻的阻值互不相同，这里的N为≥2的自然数。
CN201510987728.2A 2015-12-25 2015-12-25 一种基于门电路芯片设定vr芯片地址的方法 Active CN105573950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510987728.2A CN105573950B (zh) 2015-12-25 2015-12-25 一种基于门电路芯片设定vr芯片地址的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510987728.2A CN105573950B (zh) 2015-12-25 2015-12-25 一种基于门电路芯片设定vr芯片地址的方法

Publications (2)

Publication Number Publication Date
CN105573950A CN105573950A (zh) 2016-05-11
CN105573950B true CN105573950B (zh) 2018-06-01

Family

ID=55884106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510987728.2A Active CN105573950B (zh) 2015-12-25 2015-12-25 一种基于门电路芯片设定vr芯片地址的方法

Country Status (1)

Country Link
CN (1) CN105573950B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106940587B (zh) * 2017-03-10 2019-09-27 郑州云海信息技术有限公司 一种基于OpenPower平台的内存板上电方法及系统
CN107247655A (zh) * 2017-06-16 2017-10-13 郑州云海信息技术有限公司 一种可以监控vr状态的主板及其设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103792923A (zh) * 2014-02-14 2014-05-14 浪潮电子信息产业股份有限公司 一种采用数字芯片侦测和控制主板各组电源的方法
CN102592683B (zh) * 2012-02-23 2014-12-10 苏州华芯微电子股份有限公司 一种芯片测试模式的进入方法及相关装置
CN104899123A (zh) * 2015-04-24 2015-09-09 英业达科技有限公司 一种主板上dimm插槽的地址设置信号的连接测试装置与方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7634596B2 (en) * 2006-06-02 2009-12-15 Microchip Technology Incorporated Dynamic peripheral function remapping to external input-output connections of an integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592683B (zh) * 2012-02-23 2014-12-10 苏州华芯微电子股份有限公司 一种芯片测试模式的进入方法及相关装置
CN103792923A (zh) * 2014-02-14 2014-05-14 浪潮电子信息产业股份有限公司 一种采用数字芯片侦测和控制主板各组电源的方法
CN104899123A (zh) * 2015-04-24 2015-09-09 英业达科技有限公司 一种主板上dimm插槽的地址设置信号的连接测试装置与方法

Also Published As

Publication number Publication date
CN105573950A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
US10216678B2 (en) Serial peripheral interface daisy chain communication with an in-frame response
US20210182236A1 (en) Peripheral module validation for modular digital optical gunsight systems
CN101539900B (zh) 解决具有相同定址地址的两i2c从属装置间产生冲突的装置
AU2017223094B2 (en) Bus bridge for translating requests between a module bus and an axi bus
CN204537117U (zh) 一种基于微处理器的fpga远程在线升级系统
KR20180029347A (ko) 캘리브레이션 동작을 수행하는 반도체 장치 및 시스템
CN104424154A (zh) 通用串行外围接口
CN207752467U (zh) 一种fpga芯片的加载设备
CN105573950B (zh) 一种基于门电路芯片设定vr芯片地址的方法
CN210983400U (zh) 片上系统和微控制器
US8645897B1 (en) Integrated circuit design verification system
US20150163046A1 (en) Clock for serial communication device
Gaikwad et al. Verification of AMBA AXI on-chip communication protocol
WO2016078357A1 (zh) 主机、主机管理从机的方法及系统
CN203250312U (zh) 一种接口形式可扩展的通用核心处理子板
TW201435600A (zh) Tbt晶片集成系統及方法
CN106815163A (zh) 具热插拔功能的系统芯片及其pci-e根端口控制器
CN106326172B (zh) 一种APB总线slave接口扩展电路及其使用方法
CN105260335B (zh) 扩展光接口的数据处理系统及方法
TWI761624B (zh) 積體電路晶片的定址方法與系統
CN103559159A (zh) 一种信息处理方法以及电子设备
CN204066106U (zh) 一种pci总线转本地总线通用电路
CN102981918B (zh) 实现嵌套式的看门狗电路及其喂狗信号的传送方法
US20160328306A1 (en) Interface test device
TWI648636B (zh) C型通用序列匯流排傳輸線及傳輸裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant