TWI582601B - 可配置式串列介面 - Google Patents
可配置式串列介面 Download PDFInfo
- Publication number
- TWI582601B TWI582601B TW102135874A TW102135874A TWI582601B TW I582601 B TWI582601 B TW I582601B TW 102135874 A TW102135874 A TW 102135874A TW 102135874 A TW102135874 A TW 102135874A TW I582601 B TWI582601 B TW I582601B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- serial
- node
- input
- pin
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Description
本發明一般而言相關於電子領域,且更詳言之為相關於串列介面。
近年來,存在對於提升積體電路使用彈性的努力,而使積體電路能被使用在不同的系統中。例如,可在複雜的訊號處理系統中使用可配置式串列介面,例如核發給Cassis等人的歐洲專利EP0619548號(「Cassis案」)所示。Cassis案使用模式配置接腳,模式配置接腳在串列周邊介面(SPI)模式中被連接至SPI的晶片選擇訊號(為低態有效)。因此,在接腳為高時,沒有SPI周邊被致動。在Cassis案中,使模式配置接腳浮接或將模式配置接腳連接至地,選擇I2C模式,I2C模式一般稱為「雙線介面(two-wire interface)」,其中存在對於兩個I2C位址的選擇。
在另一範例中,來自Analog Devices公司的AD5161裝置亦具有由配置接腳(亦即在規格表中所稱的DIS)切換的可配置式串列介面。例如,在DIS接腳被連接為低時,串列介面位於SPI模式中。在DIS接腳被連接為高時,串列介面
位於I2C模式中。可使用四個額外串列介面接腳來提供SPI模式中的串列資料輸出(SDO)、串列資料輸入(SDI)、時脈(CLK)以及晶片選擇(/CS)功能性。這些接腳中的三個接腳被使用於I2C模式中,以提供串列資料輸入/輸出(SDA)與串列時脈輸入(SCL)功能性以及位址選擇(AD0)。例如,在I2C模式中,第四個串列介面接腳不具有功能性。總和而言,對可配置式串列介面使用了五個接腳,而這五個接腳僅允許對於兩個I2C位址的選擇。
在又另一範例中,由NXP公司製造的PCA9502裝置具有由配置接腳(亦即規格表中所稱的I2C/SPI)切換的可配置式串列介面。在I2C/SPI接腳被連接為低時,串列介面位於SPI模式中。在I2C/SPI接腳被連接為高時,串列介面位於I2C模式中。例如,使用四個額外串列介面接腳以提供SPI模式中的SO、SI、SCLK、/CS功能性。在I2C模式中使用這些接腳以提供SDA與SCL功能性以及兩個位址選擇接腳(例如A0與A1)。總和而言,對可配置式串列介面使用了五個接腳,而藉由將A0與A1連接至各種其他接腳,這五個接腳允許對於十六個I2C模式位址的選擇。
在連接至一匯流排的裝置由實質上不同的獨立電壓源來供電時,可產生困難(例如引入不相容的邏輯位準)。例如,若周邊裝置為以12V源執行的電壓供應控制器,同時匯流排主控器為由3.3V供應的微控制器或特定應用積體電路(ASIC),則可產生困難且解決方案需要相當多的電路設計支出。有鑑於此,核發給Cheng的美國專利第7,804,339號討
論這些關於不相容邏輯位準的困難中的一些。
前述的先前技術作法具有數個缺點。例如在Cassis案中,配置系統在系統電力開啟(power up)可為功能性危害,其中在一短暫時間週期內晶片選擇線可為未定義。再者,Cassis案未提供任何處理不相容匯流排電壓情境的解決方案,在不相容匯流排電壓情境中積體電路具有可配置式串列介面,且可配置式串列介面以與匯流排主控器供應電壓實質上不同的供應電壓來執行。
對於上文討論的AD5161裝置,即使AD5161裝置中在SDO/SDA接腳上的開集極輸出驅動器可緩解獨立供應電壓情境中的一些議題,但卻花費相當大的成本。例如在SPI配置中,需要外部上拉(pull-up)電阻器(例如,上拉電阻器經受額外的功率消耗,並裝載連接至匯流排的所有裝置的輸出驅動器)。再者,外部上拉電阻器帶來已知存在於I2C通訊中的速度損失(或速度/功率權衡)。因此,此作法僅提供了有缺陷的SPI介面。另外,先前技術(諸如AD5161)的傳統可配置式串列介面浪費了一個接腳以容納I2C模式。此接腳若被用於提升I2C位址數量,則為較佳的。
對於上文討論的PCA9502裝置,PCA9502裝置使用基於將A1與A0接腳以多種方式連接至兩個供應(VDD與VSS)的或串列通訊接腳(SCL/SDA)的任意者的I2C模式位址選擇方案,來提供對於上至十六個I2C位址的選擇。然而在許多應用中,將位址選擇接腳連接至串列通訊接腳,產生潛在的功能性危害。
再者,PCA9502裝置藉由提供全推/拉驅動器級,避免SPI模式中串列輸出減慢。「高」訊號係由裝置的VDD接腳來供應。有鑑於此,PCA9502在SPI模式中可無法在PCA9502的串列輸出上,驅動較PCA9502自身供應電壓VDD高或低的「高」訊號。
AD5161裝置與PCA9502裝置兩者,在他們的串列介面連接至另一裝置(諸如作為匯流排主控器的微控制器或特定應用積體電路(ASIC)),且該另一裝置的供應電壓實質上不同於AD5161或PCA9502各別的供應電壓時,可遭遇到困難。例如,雜訊容忍限度(noise margin)可下降到損害串列匯流排通訊的程度。在PCA9502的供應電壓相當高於此種ASIC的供應電壓時(且若使用在期望最高速度的SPI模式中時),可在ASIC中致動可造成超量電流與毀滅性閂鎖效應(latch-up)的寄生二極體。
因此,如演示於AD5161與PCA9502中之實施可配置式串列介面的現存做法,具有許多缺點。有鑑於此,Cheng案甚至不嘗試使用可配置式串列介面。更確切而言,Cheng案甚至強調在此種系統中不相容電力供應所帶來的挑戰。
有鑑於上文所述,將期望具有完全與I2C及SPI串列匯流排系統相容的可配置式串列介面。亦將期望具有容納數種積體電路供應電壓組合的可配置式串列介面。亦將期望具有容納可連接至串列匯流排之其他裝置的可能實質上不同的供應電壓,同時保持最佳的雜訊抗擾性(noise immunity)。將進一步期望具有使用低接腳數並在數種配置(例如諸如SPI
與I2C)中有效率地使用所有這些接腳的可配置式串列介面。所期望的這些特徵對於具有用於數位電路、但由高於數位電路之供應電壓供電的串列介面的積體電路(IC)而言特別有用。例如,一些應用包含不同的智慧型切換模式電力供應IC、電力與能源計量IC、以及供應監測或排序IC。
從一個態樣來看,本發明提供一種可配置式串列介面,可配置式串列介面包含:配置節點;一或更多個輸入節點,一或更多個輸入節點之每一者耦接至各別的串列匯流排;一或更多個輸出節點,一或更多個輸出節點之每一者耦接至各別的串列匯流排;至少一個驅動器,至少一個驅動器經配置以驅動各別的輸出節點;電壓偵測電路,電壓偵測電路耦接至配置節點,且電壓偵測電路可操作以偵測在配置節點處的電壓,其中:可配置式串列介面可操作以基於在配置節點處偵測到的電壓來設定串列匯流排作業模式;且在至少一個串列匯流排作業模式中,配置節點經配置為模式選擇輸入以及對於輸出節點之至少一個驅動器的電力源兩者。
從另一個態樣來看,本發明提供一種配置串列介面的方法,串列介面具有至少一個輸出驅動器,方法包含以下步驟:決定在配置接腳處的電壓;在所決定的電壓位於第一範圍內時,進入第一串列匯流排作業模式,第一串列匯流排作業模式包含:使用在配置接腳處的電壓作為模式選擇輸入;以及使用在配置接腳處的電壓作為對於至少一個輸出驅動器的電力供應;以及在所決定的電壓位於第二範圍內時,
進入第二串列匯流排作業模式中,第二串列匯流排作業模式包含:配置輸出驅動器為開汲極。
102‧‧‧積體電路
104‧‧‧接地接腳
106‧‧‧電力供應接腳
108‧‧‧數位控制電路
110‧‧‧串列匯流排驅動器
112‧‧‧輸入緩衝器電路
114‧‧‧配置節點
116A‧‧‧接腳
118B‧‧‧接腳
120‧‧‧電力供應
122‧‧‧供應電壓
109‧‧‧電壓偵測電路
126‧‧‧匯流排主控器
118C‧‧‧接腳
118D‧‧‧接腳
112B‧‧‧輸入緩衝器電路
112C‧‧‧輸入緩衝器電路
112D‧‧‧輸入緩衝器電路
210‧‧‧電阻器
212‧‧‧電阻器
220‧‧‧跳線
224‧‧‧跳線
圖式圖示說明性具體實施例。圖式未說明所有的具體實施例。可額外地(或替代地)使用其他具體實施例。可省略可為顯然或非必要的細節,以節省空間或更有效率的說明。可使用額外部件或步驟及/或不使用所有所說明的部件或步驟來實施一些具體實施例。在不同圖式中出現相同的編號時,編號代表相同或類似的部件或步驟。
第1a圖圖示說明與本發明之具體實施例一致之具有可配置式串列介面的積體電路,可配置式串列介面在第一串列匯流排作業模式中耦接至匯流排主控器。
第1b圖圖示說明與本發明之具體實施例一致之具有可配置式串列介面的積體電路,可配置式串列介面在第二串列匯流排作業模式中耦接至匯流排主控器。
第2a圖圖示說明具有四個控制接腳的積體電路,四個控制接腳在與本發明之具體實施例一致之一配置中耦接至匯流排主控器。
第2b圖圖示說明具有兩個控制接腳的積體電路,兩個控制接腳在與本發明之具體實施例一致之一配置中耦接至匯流排主控器。
第3圖圖示說明與本發明之具體實施例一致之電晶體階層可配置式串列介面。
在下文的詳細說明中,由示例之方式揭示數種特定的細節,以幫助通透瞭解相關揭示內容。然而,應顯然瞭解可不使用此種細節來實施本發明。在其他實例中,已由相對高的階層說明了習知方法、程序、部件及/或電路系統,而未說明其細節,以避免不必要地遮蔽本發明的態樣。
下文所討論的各種範例,相關於可被配置的串列介面。在一個態樣中,串列介面可藉由以兩或更多種不同的方式連接配置接腳,而容納兩或更多種串列協定。在一些具體實施例中,在配置接腳(CONF)處的電壓被連接至供應輸出驅動器電晶體的內部電力供應線,輸出驅動器電晶體用以驅動「高」邏輯位準至至少一個串列輸出接腳。在其他具體實施例中,配置接腳可為浮接或作為邏輯輸入。
現在詳細參照圖示說明於附加圖式中並於下文討論的範例。第1a圖圖示說明在與本發明之具體實施例一致之配置中的積體電路102。積體電路102具有可容納數種串列通訊協定的可配置式串列介面。例如,積體電路102可被耦接至不同的匯流排主控器電路(由方塊126代表)。可配置式串列介面102包含一或更多個輸入節點(例如118B),輸入節點之每一者耦接至對應的串列匯流排。一或更多個輸出節點(例如116A)耦接至個別的串列匯流排,每一輸出節點(例如116A)具有各別的輸出驅動器(例如110)。可配置式串列介面102包含配置節點114,配置節點114可同時作為對於串列匯流排作業的模式選擇,以及對於至少一個輸出驅動器110的電力源。電壓偵測電路109經配置以偵測在配置接腳
114(CONF)處的匯流排供應電壓的存在與否。例如,電壓偵測電路109偵測配置接腳處的電壓位準是否位於一或更多個預定電壓範圍內。基於此決定,電壓偵測電路109提供模式訊號至內部數位控制電路108,從而指示要在哪個串列匯流排模式下操作。數位控制電路108基於串列匯流排作業來控制串列匯流排驅動器(例如110)與輸入緩衝器電路(例如112)。下文更詳細討論每一方塊。
在第1a圖的範例中,配置接腳114(CONF)被連接至串列匯流排供應電壓122(例如VDDLOGIC)以選擇第一串列匯流排協定(亦即串列匯流排作業模式)。例如,協定可為SPI,或任何使用在串列輸出或狀態線上之經界定高電壓位準的主動驅動的其他串列匯流排協定。另一方面,第1b圖圖示說明在與本發明之另一具體實施例一致之配置中的積體電路102。在第1b圖的範例中,配置接腳114不被連接至第1a圖配置中的串列匯流排供應電壓。相反的,配置接腳114被連接至相當低的電壓。例如,相當低的電壓可為低電壓接腳(VSS),如第1b圖所示。配置接腳114(CONF)亦可被連接至相同積體電路的另一接腳,或為浮接。例如,藉由將配置接腳連接至不同的電壓,選擇第二串列協定。在一個範例中,第二串列協定可為在串列輸出或狀態線處僅使用開汲極驅動器(例如諸如在I2C協定中)。
獨立於配置接腳114(或除了配置接腳114之外),可基於所支持的串列匯流排協定(串列匯流排作業模式),提供複數個串列輸入接腳、串列輸出接腳、或串列匯流排控
制或狀態接腳(例如由串列匯流排輸出接腳116A與串列匯流排輸入接腳118B集合地代表)。例如,電力供應接腳106(例如VDD)與接地接腳104(例如VSS)被提供以供應積體電路102的內部數位邏輯電路108。
在一個具體實施例中,存在經配置以偵測在配置接腳114(CONF)處的匯流排供應電壓存在與否的匯流排供應電壓偵測電路109。匯流排供應電壓偵測電路109亦可提供模式選擇邏輯訊號(MODE)至內部數位控制電路108。在一個具體實施例中,模式選擇訊號具有至少兩個狀態,例如邏輯「低」或邏輯「高」。
在一個具體實施例中,提供至少一個輸出驅動器電路110。例如在模式選擇邏輯訊號的第一狀態中,輸出節點116A的驅動器電路110可使用施加至配置接腳144的供應電壓(例如在第1a圖範例中的VDDLOGIC),以驅動「高」邏輯位準至接腳(例如輸出節點116A)。輸出驅動器電路110可藉由提供低歐姆路徑至低供應接腳104(例如VSS或地)以驅動「低」邏輯位準。
在一個具體實施例中,積體電路102包含至少一個輸入緩衝器電路112。例如,輸入緩衝器電路112可識別接腳118B處的邏輯位準,並提供對應的邏輯訊號至內部數位控制電路102。
為了更佳瞭解,第1a圖與第1b圖亦圖示電力供應120(可為直流(DC)電力供應)以提供用於積體電路102的供應電壓。再者,圖示說明在串列協定(例如諸如SPI或
I2C)下操作的匯流排主控器電路126。在一個具體實施例中,匯流排主控器電路126為主機系統的部分。例如,匯流排主控器電路126可為由主機系統電力供應122(可為DC電力供應)供電的另一積體電路(諸如微控制器或ASIC)。在一個具體實施例中,電力供應120與122的電壓可為實質上不同。在支援兩個常見匯流排協定(諸如SPI與I2C)的一個具體實施例中,可提供至少四個額外的接腳A(116A)、接腳B(118B)以及接腳C與D(未圖示)。在一個範例中,可根據下列的表一來配置接腳A至D:
現參照第2a圖,第2a圖圖示說明在與本發明之具體實施例一致之配置中的具有四個控制接腳的積體電路102。在第2a圖範例中,在SPI模式中配置接腳114(CONF)被連接至供應電壓VDDLOGIC,供應電壓VDDLOGIC可為來自供應主機系統的連接至SPI匯流排的微控制器或ASIC 126的相同的供應電壓源122。在一個具體實施例中,匯流排供應電壓偵測電路109偵測接腳114(CONF)處VDDLOGIC的存在。例如,內部邏輯電路102可經由MODE訊號來配置,而使接腳116A作為串列資料輸出(SO)、接腳118B作為串列時脈輸入(SCK)、接腳118C作為串列資料輸入(SI)、且接腳118D作為晶片選擇輸入(/CS)(晶片選擇輸入在SPI系統
中可為低態有效)。在第2a圖的範例中,所有在接腳116A至118D上的線被連接至匯流排主控器126。然而,在一些於匯流排上具有多於一個裝置(例如除了主控器之外)的SPI系統中,SO與SI線可與其他SPI裝置菊鏈連接(daisy chained)。
例如在SPI模式中,除了作為配置輸入以配置串列介面的數位電路108之外,配置接腳114(CONF)亦可作為電力供應接腳。例如,相關聯於串列匯流排的至少一個輸出驅動器電路110可由配置接腳114來供電。在SPI模式的情況中,至少在接腳116A處之用於串列資料輸出訊號(SO)的接腳驅動器是由連接至配置接腳114的電壓VDDLOGIC來供電。配置接腳的雙重用途(例如做為電力源與模式選擇),有益地減少了接腳數目(或釋放接腳,以供其他目的來使用)。
可選地(未圖示於第2a圖),輸入緩衝器電路112B、112C以及112D(例如在第2a圖範例中於接腳118B、118C以及118D上所見)亦可由連接至配置接腳114的電壓VDDLOGIC來供電。在一個具體實施例中,藉由適當地縮放輸入緩衝器電路112B至112D中使用的電子部件,可設定輸入邏輯臨限電壓,而在串列匯流排上得到最佳的雜訊抗擾性。在一個具體實施例中,類似於施密特觸發器(Schmitt Trigger)的電路可做為輸入緩衝器電路。
由連接至配置接腳114的電壓供電經適當縮放的輸入緩衝器電路(或施密特觸發器),有益地允許輸入緩衝器電路(或施密特觸發器)的邏輯臨限電壓位準自動追蹤配置
接腳114上的供應電壓。考慮到此,在本發明領域中具有通常知識者將輕易瞭解如何適當縮放CMOS反相器的PMOS與NMOS的寬度與長度比(W/L),以得到最佳的雜訊抗擾性。
第2b圖圖示說明與本發明之具體實施例一致之具有四個控制接腳並能容納I2C模式的積體電路102。在第2b圖範例中,在I2C模式中配置接腳114(CONF)可被連接至相當低於VDDLOGIC的電壓(諸如在負供應電壓或地接腳104(例如VSS)上的電位),或為浮接。例如,跳線方塊220可提供兩種可能性:接地(安裝跳線)或浮接(無跳線)。
在一個具體實施例中,匯流排供應電壓偵測電路109偵測到在配置接腳114處不存在VDDLOGIC。在匯流排供應電壓偵測電路109的輸出處的MODE訊號,可用於實施數種功能。例如,藉由使用MODE訊號,內部數位邏輯電路108可經配置,而使接腳116A作為串列資料輸入與輸出(SDA)、接腳118B作為串列時脈輸入(SCL)、接腳118C作為第一位址選擇輸入AS1、且接腳118D作為第二位址選擇輸入AS2。接腳116A的雙向功能性,可由輸入緩衝器112A來達成,輸入緩衝器112A為了簡潔說明而未圖示於第2a圖中但可存在於積體電路102上。例如,於在接腳116A或另一接腳處不需要雙向資料傳輸能力的作業模式中,不使用輸入緩衝器112A。在一個範例中,位址選擇輸入AS1與AS2可由第二跳線方塊224連接至VDD或VSS。例如,第二跳線方塊224允許僅由使用這兩個接腳,來選擇上至四個I2C位址。可選地,若輸入AS1與AS2被提供了「浮接」偵測電路,則此種
接頭(例如AS1與AS2)亦可為浮接(例如不安裝跳線),從而允許僅由兩個接腳選擇許多(例如上至九個)I2C位址。例如,基於符號{0,F,1}在三元邏輯中使用浮接狀態「F」,可識別九個組合00、0F、01、F0、FF、F1、10、1F、11並映射至九個I2C位址。
再看到第2b圖,在又另一具體實施例中,配置接腳114亦可被提供「浮接」偵測電路。例如,加入「浮接」偵測電路,允許兩個跳線方塊220設定(亦即浮接與接地)。這些跳線設定可用以提升可選擇I2C位址的數量至十八個,而不需提升接腳數目。第2b圖的電阻器210與212為習知的上拉電阻器並可從I2C規格書中得知。在一個具體實施例中(例如在I2C模式中),輸出驅動器電路110操作如開汲極輸出。可由控制電路108得到開汲極輸出。例如,在期望在SDA匯流排線上的邏輯「高」位準時,耦接在輸出驅動器電路110的接腳116A與接腳114之間的驅動器電晶體(未圖示於第2b圖中)不由控制電路108致動。在此情況中,輸出驅動器電路110不從配置接腳114汲取任何電力,且邏輯「高」位準由電阻器212來提供。
現參照第3圖,第3圖圖示說明與本發明之具體實施例一致的電晶體層級介面。在第3圖範例中,匯流排供應電壓偵測電路109包含下拉電晶體M1、限流電阻器R1、經配置以偵測「高」與「低」電位的位準偵測器306、以及狀態機312。下拉電晶體M1的源極耦接至低電壓節點(例如Vss、接地、或其他電流汲取節點)。在一個範例中,若下拉電晶
體M1被製為弱(例如藉由具有低W/L比而具有低下拉強度),則甚至可省略限流電阻器R1。下文說明介面的示例性作業。
例如,狀態機312的第一狀態致動電晶體M1,並將邏輯位準記錄在位準偵測器306的輸出上。狀態機312的第二狀態停用電晶體M1,並將邏輯位準記錄在位準偵測器306的輸出上。若兩個記錄顯示「高」邏輯位準,則狀態機312進入指示在狀態機312輸出處的MODE訊號處的匯流排供應電壓存在的狀態。或者,狀態機312進入指示匯流排供應電壓不存在的狀態。在一個具體實施例中,位準偵測器306為反相器,反相器的PMOS與NMOS比例經過設計,而使跳脫位準(trip level)位於欲在配置接腳114處偵測之有效匯流排供應電壓的最低期望值之下。在另一具體實施例中(未圖示於第3圖中),位準偵測器306可為比較器,比較器的第一輸入耦接至配置接腳114,且比較器的第二輸入耦接至參考電壓。在又另一具體實施例中,第二比較器輸入耦接至電晶體M1的汲極,而使得在電晶體M1被致動時,比較器偵測跨電晶體R1的電壓降。例如,電壓偵測電路109的決策,可基於流動通過電晶體R1的實際電流,而不基於在配置接腳114上的任何特定電壓位準。
例如,輸出驅動器電路110A可包含兩個NMOS電晶體M2與M3。電晶體M2可做為下拉電晶體,且M3可做為上拉電晶體。電晶體M3可直接耦接至配置接腳114以接收所供應的VDDLOGIC電壓(例如在第一作業模式中時)。在一
個具體實施例中,若M3的閘極被驅動得夠高(可由習知於本發明領域中的閘極升壓(gate boost)電路來執行),則上至VDDLOGIC的完整擺幅是可能的。例如,此對於實施用於多供應電壓域的推拉接腳驅動器的解決方案,可比使用PMOS上拉要簡單,PMOS上拉可增加由寄生雙極性效應所帶來的困難(例如在PMOS汲極或源極超過基極電壓時)。然而,若積體電路300具有大於或等於匯流排上的最高期望電壓的內部電壓源,則電晶體M3可替代性地為PMOS(例如,其中PMOS的基極連接至內部電壓源)。
輸入緩衝器電路112A至112C之每一者,可包含至少一個反相器。在一個範例中,每一反相器包含NMOS電晶體M4與PMOS電晶體M5。輸入緩衝器電路112A至112C的供應電壓(亦即在網路314處),可藉由使用電子控制切換器304,而在配置接腳114電壓位準或內部電壓320(VINT)之間切換。在一個具體實施例中,內部電壓320(VINT)為供應電壓322(VDD)(例如由供應電壓322(VDD)與切換器304之間的虛線連結所指示)。或者,內部電壓320(VINT)可為適合設定輸入緩衝器電路112A至112C的所需跳脫點的跳脫位準設定電壓。在一個具體實施例中,NMOS源極隨耦器(未圖示)可從供應電壓VDD導出此跳脫位準設定電壓。在一個具體實施例中,可由內部穩壓器提供跳脫位準設定。例如,邏輯電壓跳脫位準可根據I2C匯流排標準來設定。
在一個具體實施例中,具有位準偵測器306或輸入緩衝器電路112A至112C耦接至其上的接腳(諸如配置接腳
114),可被提供浮接狀態偵測電路。例如,可將弱推拉驅動器級315耦接至此種接腳。在一個具體實施例中,藉由在電晶體M6與M7輸出處包含串連電阻器R2,或藉由使電晶體M6與M7自身為弱(例如藉由配置小的W/L比),而使推拉驅動器級(例如315)為弱。
在一個具體實施例中,內部數位邏輯電路108(例如數位控制電路)包含一或更多個狀態機,狀態機交替地致動耦接至接腳(例如118C或114)的電晶體M6與M7,並回應於由輸入緩衝器電路112C或位準偵測器306所偵測之在接腳上的邏輯狀態。例如,電晶體M6與M7被切換以決定輸出對此種刺激如何反應。在一個具體實施例中,回應於切換,若接腳上的兩邏輯狀態保持為「高」,則指示接腳耦接至高邏輯位準。回應於切換,若接腳上的兩邏輯狀態保持為「低」,則指示接腳耦接至低邏輯位準。然而,若偵測到在電晶體M6為開啟時接腳上的邏輯狀態為「高」,且在電晶體M7為開啟時接腳上的邏輯狀態為「低」,則指示接腳為浮接。其他的狀況是無效的且不應發生。在此情況中,可重複偵測程序,直到找到有效狀況,或直到一些錯誤處理程序被輸入。
在一個具體實施例中,匯流排供應電壓偵測電路109被耦接至(或包含)浮接狀態偵測電路(例如類似於315的電路)。例如,可由此種弱推拉驅動器級代替電晶體M1,並施加如上文所討論的類似偵測程序。例如,先啟動上述匯流排電壓偵測序列,並僅在不存在匯流排電壓時進行浮接狀態偵測序列是有益的。
在一個具體實施例中,使用內部供應電壓穩壓器(未圖示),以從VDD供應產生內部供應電壓VINT。換言之,配置接腳114不需提供內部輸入緩衝器供應電壓VINT。有鑑於此,應瞭解可使用額外的類比電路系統與外部電容器,以提供經穩壓的VINT。在又另一具體實施例中,亦可由VINT替代供應電壓接腳322處的VDD,來供電內部數位控制電路108。
本文所討論的部件、步驟、特徵、物件、益處與優點僅為說明性。這些部件、步驟、特徵、物件、益處與優點,以及相關的討論,全不意為以任何方式限制保護範圍。亦思量了數種其他的具體實施例。這些其他的具體實施例,包含具有較少的、額外的、及/或不同的部件、步驟、特徵、物件、益處與優點的具體實施例。這些其他的具體實施例,亦包含其中部件及/或步驟被不同地設置及/或排序的具體實施例。例如,可使用雙極性電晶體(例如PNP或NPN)來代替MOS電晶體。可使用PNP代替NPN,且可使用PMOS代替NMOS。因此,本發明僅由附加申請專利範圍來限制。
102‧‧‧積體電路
104‧‧‧接地接腳
106‧‧‧電力供應接腳
108‧‧‧數位控制電路
110‧‧‧串列匯流排驅動器
112‧‧‧輸入緩衝器電路
114‧‧‧配置節點
116A‧‧‧接腳
118B‧‧‧接腳
120‧‧‧電力供應
122‧‧‧供應電壓
109‧‧‧電壓偵測電路
126‧‧‧匯流排主控器
Claims (19)
- 一種可配置式串列介面,包含:一配置節點;一或更多個輸入節點,該一或更多個輸入節點之每一者耦接至一各別的串列匯流排;一或更多個輸出節點,該一或更多個輸出節點之每一者耦接至一各別的串列匯流排;至少一個驅動器,該至少一個驅動器經配置以驅動一各別的輸出節點;一電壓偵測電路,該電壓偵測電路耦接至該配置節點,且該電壓偵測電路可操作以偵測在該配置節點處的一電壓,其中:該可配置式串列介面可操作以基於在該配置節點處偵測到的該電壓來設定一串列匯流排作業模式;且在至少一個串列匯流排作業模式中,該配置節點經配置為一模式選擇輸入以及對於一輸出節點之至少一個驅動器的一電力源兩者。
- 如請求項1所述之可配置式串列介面,其中該配置節點為:(i)耦接至一接地;(ii)耦接至一供應電壓位準(VDDLOGIC);或(iii)浮接。
- 如請求項1所述之可配置式串列介面,其中:在一第一串列匯流排作業模式中,一輸出節點的該至少一個輸出驅動器經配置以提供一輸出電壓,該輸出電壓實質上等於在該配置節點處的該電壓;且在一第二串列匯流排作業模式中,一輸出節點的該至少一個輸出驅動器經配置為一開汲極。
- 如請求項3所述之可配置式串列介面,其中:該第一串列匯流排作業模式為串列周邊介面(SPI),且該第二串列匯流排作業模式為雙線介面(I2C)。
- 如請求項3所述之可配置式串列介面,其中在一第二串列匯流排作業模式中:一第一輸出節點係操作為一串列資料輸入/輸出(SDA)接腳;一第一輸入節點係操作為一串列時脈輸入(SCL)接腳;一第二輸入節點係操作為一第一位址選擇輸入(AS1);且一第三輸入節點係操作為一第二位址選擇輸入(AS2)。
- 如請求項1所述之可配置式串列介面,其中一邏輯臨限位準係基於該配置節點處的該電壓。
- 如請求項1所述之可配置式串列介面,該可配置式串列 介面進一步包含至少一個輸入緩衝器,每一輸入緩衝器具有一輸入,該輸入耦接至一各別的輸入節點。
- 如請求項7所述之可配置式串列介面,其中該至少一個輸入緩衝器係配置為一施密特觸發器(Schmitt Trigger)。
- 如請求項1所述之可配置式串列介面,該可配置式串列介面進一步包含一浮接偵測電路,該浮接偵測電路耦接至至少一個輸入節點。
- 如請求項1所述之可配置式串列介面,該可配置式串列介面進一步包含一浮接偵測電路,該浮接偵測電路耦接至該配置節點。
- 如請求項1所述之可配置式串列介面,其中該電壓偵測電路包含:一下拉電晶體,該下拉電晶體的汲極耦接至該配置節點,且該下拉電晶體的源極耦接至一第一電壓節點;一狀態機,該狀態機耦接至該下拉電晶體的一閘極;以及一位準偵測器,該位準偵測器耦接於該下拉電晶體的該汲極與該狀態機之間。
- 如請求項11所述之可配置式串列介面,其中該位準偵測 器包含一反相器,該反相器具有一PMOS與一NMOS。
- 如請求項1所述之可配置式串列介面,該可配置式串列介面進一步包含一數位邏輯電路,該數位邏輯電路具有一或更多個狀態機。
- 一種配置一串列介面的方法,該串列介面具有至少一個輸出驅動器,該方法包含以下步驟:決定在一配置接腳處的一電壓;在所決定的該電壓位於一第一範圍內時,進入一第一串列匯流排作業模式,該第一串列匯流排作業模式包含:使用在該配置接腳處的該電壓作為一模式選擇輸入;以及使用在該配置接腳處的該電壓作為對於該至少一個輸出驅動器的一電力供應;以及在所決定的該電壓位於一第二範圍內時,進入一第二串列匯流排作業模式中,該第二串列匯流排作業模式包含:配置該輸出驅動器為一開汲極。
- 如請求項14所述之方法,其中:該第一串列匯流排作業模式為串列周邊介面(SPI),且該第二串列匯流排作業模式為雙線介面(I2C)。
- 如請求項14所述之方法,其中進入一第二串列匯流排作業模式包含以下步驟:配置一第一輸出節點為一串列資料輸入/輸出(SDA)接腳;配置一第一輸入節點為一串列時脈輸入(SCL)接腳;配置一第二輸入節點為一第一位址選擇輸入(AS1);且配置一第三輸入節點為一第二位址選擇輸入(AS2)。
- 如請求項14所述之方法,該方法進一步包含以下步驟:基於該配置接腳的該電壓來調整一邏輯臨限位準。
- 如請求項14所述之方法,該方法進一步包含以下步驟:決定該配置接腳是否為浮接。
- 如請求項14所述之方法,該方法進一步包含以下步驟:決定一位址選擇輸入是否為浮接。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/645,322 US8909841B2 (en) | 2012-10-04 | 2012-10-04 | Configurable serial interface |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201428501A TW201428501A (zh) | 2014-07-16 |
TWI582601B true TWI582601B (zh) | 2017-05-11 |
Family
ID=50433673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102135874A TWI582601B (zh) | 2012-10-04 | 2013-10-03 | 可配置式串列介面 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8909841B2 (zh) |
TW (1) | TWI582601B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001950B2 (en) * | 2012-03-09 | 2015-04-07 | Canon Kabushiki Kaisha | Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus |
US9210015B2 (en) * | 2014-03-20 | 2015-12-08 | Infineon Technologies Ag | Edge-based communication |
US9509444B2 (en) | 2014-03-20 | 2016-11-29 | Infineon Technologies Ag | Efficient checksum communication between devices |
US9762419B2 (en) | 2014-08-13 | 2017-09-12 | Infineon Technologies Ag | Edge-based communication with a plurality of slave devices |
US9846672B2 (en) | 2015-02-02 | 2017-12-19 | Atmel Corporation | Serial device with configuration mode for changing device behavior |
US10365833B2 (en) | 2016-01-22 | 2019-07-30 | Micron Technology, Inc. | Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures |
US10283187B2 (en) * | 2017-07-19 | 2019-05-07 | Micron Technology, Inc. | Apparatuses and methods for providing additional drive to multilevel signals representing data |
TWI687815B (zh) * | 2018-12-10 | 2020-03-11 | 大陸商北京集創北方科技股份有限公司 | 資料發送方法、具有序列周邊介面之從屬裝置及資訊處理裝置 |
US11256652B2 (en) * | 2019-06-20 | 2022-02-22 | Analog Devices International Unlimited Company | Multi-I/O serial peripheral interface for precision converters |
US11308023B2 (en) * | 2020-03-24 | 2022-04-19 | Microchip Technology Incorporated | Method and system for enhanced SPI communication |
CN115033520B (zh) * | 2022-07-11 | 2023-08-08 | 深圳市金科泰通信设备有限公司 | Iic数据传输方法、装置、单片机设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020108011A1 (en) * | 2000-12-11 | 2002-08-08 | Reza Tanha | Dual interface serial bus |
US20110264834A1 (en) * | 2010-04-27 | 2011-10-27 | Honeywell International Inc. | Re-configurable multipurpose digital interface |
US20110320853A1 (en) * | 2010-06-28 | 2011-12-29 | Oki Semiconductor Co., Ltd. | Communication interface device and communication method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69322372T2 (de) | 1993-04-06 | 1999-04-29 | Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano | Für zwei verschiedene Protokollstandards geeignete Schnittstellenschaltung zwischen einem Steuerbus und einer integrierten Schaltung |
US6253268B1 (en) * | 1999-01-15 | 2001-06-26 | Telefonaktiebolaget L M Ericsson (Publ) | Method and system for multiplexing a second interface on an I2C interface |
TWI363267B (en) | 2008-07-18 | 2012-05-01 | Novatek Microelectronics Corp | Serial bus interface circuit |
-
2012
- 2012-10-04 US US13/645,322 patent/US8909841B2/en active Active
-
2013
- 2013-10-03 TW TW102135874A patent/TWI582601B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020108011A1 (en) * | 2000-12-11 | 2002-08-08 | Reza Tanha | Dual interface serial bus |
US20110264834A1 (en) * | 2010-04-27 | 2011-10-27 | Honeywell International Inc. | Re-configurable multipurpose digital interface |
US20110320853A1 (en) * | 2010-06-28 | 2011-12-29 | Oki Semiconductor Co., Ltd. | Communication interface device and communication method |
Also Published As
Publication number | Publication date |
---|---|
US20140101349A1 (en) | 2014-04-10 |
US8909841B2 (en) | 2014-12-09 |
TW201428501A (zh) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI582601B (zh) | 可配置式串列介面 | |
US7849244B2 (en) | Apparatus for resolving conflicts happened between two I2C slave devices with the same addressed address in computer system | |
US9916272B2 (en) | Serial bus electrical termination control | |
JP6813392B2 (ja) | USB電力供給且つType−C SoC用の設定可能な及び電力最適化された集積化ゲートドライバ | |
JP4169806B2 (ja) | 自動感知回路および信号バスとインターフェースするための方法 | |
CN112074996A (zh) | 用于通用串行总线c型(usb-c)连接器系统的过电压保护 | |
TW201939298A (zh) | 通用序列匯流排功率遞送中的可程式閘極驅動器控制 | |
US10657088B2 (en) | Integrated circuit, bus system and control method thereof | |
US10841071B2 (en) | Data communication system, data communication apparatus, and sensor apparatus | |
CN101430589B (zh) | 风扇转速控制装置 | |
CN101539900A (zh) | 解决具有相同定址地址的两i2c从属装置间产生冲突的装置 | |
US9819518B2 (en) | Semiconductor device, semiconductor system including the same, and control method of semiconductor device | |
US12095520B2 (en) | Bidirectional bypass mode | |
JPH09232940A (ja) | 可変電圧可変インピーダンスcmosオフチップ・ドライバおよびレシーバ・インタフェースおよび回路 | |
TW201308058A (zh) | 電腦主機板及其電壓調節電路 | |
CN110275852B (zh) | 电子装置和热插保护电路 | |
US20200177183A1 (en) | Failsafe device | |
JP2008219388A (ja) | オープンドレイン出力回路 | |
US10235324B2 (en) | Interconnect sharing with integrated control for reduced pinout | |
CN111045973A (zh) | 集成电路、汇流排系统以及其控制方法 | |
KR20080015393A (ko) | I2c 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트 | |
CN117081372B (zh) | 智能功率模块ipm及其控制方法、芯片及电子设备 | |
CN217546077U (zh) | 改善iic通讯电路emc性能的电路 | |
TWI792840B (zh) | Usb晶片及其操作方法 | |
US20160335213A1 (en) | Motherboard with multiple interfaces |