DE69322372T2

DE69322372T2 - Für zwei verschiedene Protokollstandards geeignete Schnittstellenschaltung zwischen einem Steuerbus und einer integrierten Schaltung

Info

Publication number: DE69322372T2
Application number: DE69322372T
Authority: DE
Inventors: Marco I-21100 Varese Cassis; Giorgio 27100 Pavia Pedrazzini
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1993-04-06
Filing date: 1993-04-06
Publication date: 1999-04-29
Anticipated expiration: 2013-04-07
Also published as: EP0619548A1; JPH07135517A; EP0619548B1; US5592633A; DE69322372D1

Description

In komplexen Signalverarbeitungssystemen, die gewöhnlich mehrere integrierte Schaltungen (ICs) umfassen, die funktionale Signalverarbeitungsschaltungen enthalten, wird die Praxis der Steuerung der Operation des Systems durch einen Mikroprozessor mehr und mehr üblich. Der Mikroprozessor kann Befehle für die Freigabe/Sperrung gewisser Funktionen und/oder zum Einstellen gewisser Betriebsparameter empfangen und ausführen und kann Befehle an die verschiedenen integrierten Schaltungen für die Signalverarbeitung über einen Verbindungsbus senden. Tonsignalverarbeitungssysteme in Fernsehempfängern, Autoradios und ähnlichen Geräten nutzen im großen Umfang ein solches Mikroprozessorsteuersystem zum Auswählen der Betriebsmodi zum Einstellen der Balance, des Tons, der Lautstärke und dergleichen.
Das Dokument EP-A-0 225 720-A2 beschreibt eine integrierte Schaltung, die eine Schnittstelle zu einem 4-Leitungs- oder einem 2-Leitungs-Bus bietet, um formatierte Eingangsdaten zu empfangen und formatierte Daten in einem wählbaren Format auszugeben. Die Decodierungsfunktion wird ausgewählt mittels eines extern erzeugten Chip-Auswahlsignals.
Die Übertragung unterschiedlicher Steuersignale über den Bus von den Mikroprozessoren zu den verschiedenen integrierten Schaltungen des Systems findet entsprechend einem bestimmten Übertragungsprotokoll statt. Die Übertragungsprotokolle die für diese Zwecke am weitesten verbreitet sind sind das sogenannte SPI-Protokoll, das als Norm in den Vereinigten Staaten weit verbreitet ist, und das I2CBUS-Protokoll, das in den Europäischen Ländern die am meisten verbreitete Norm ist. Die SPI-Norm erfordert drei Drähte zur Übertragung von drei unterschiedlichen Signalen zu einer Schnittstelle einer integrierten Schaltung, die gewöhnlich mit den acronymen CL (Takt), DA (Daten) und CE (Chip-Freigabe) bezeichnet sind, und erfordert keine Auswahl einer Adresse. Im Gegensatz hierzu erfordert die I2CBUS-Norm zwei Drähte zum Übertragen der Signale CL bzw. DA, plus der Auswahl einer internen Adresse (d. h. einer Adresse, die innerhalb eines gesteuerten IC vorhanden ist).
Industrielle ICs werden speziell produziert, um mit dem einen oder dem anderen der Normprotokolle verwendet zu werden.
In jedem Fall sind die Vorrichtungen mit drei dedizierten Anschlußstiften versehen. Im Fall des ICs, der für die Verwendung in einer SPI-Umgebung bestimmt ist, ist der IC mit den Anschlußstiften CE, DA und C1 versehen. Im Fall von Vorrichtungen, die in einer I2CBUS-Umgebung arbeiten sollen, ist jeder IC mit drei dedizierten Anschlußstiften versehen, nämlich DA, CL bzw. ADDR. Der dritte Anschlußstift ADDR dieser Vorrichtungen ist für die Adressenauswahl vorgesehen. Gewöhnlich fordern die Benutzer dieser ICs die Verfügbarkeit von wenigstens zwei Adressen innerhalb jedes IC, die mittels des dritten Stiftes ADDR ausgewählt werden können.
Der Aufwand hinsichtlich des Produktionsmanagements seitens der IC- Hersteller, der aus der Notwendigkeit der Herstellung spezieller Vorrichtungen rührt, die dazu bestimmt sind, mit dem einen oder dem anderen der zwei weit verbreiteten Übertragungsprotokolle für die Steuerung der Daten eines Überwachungsmikroprozessors zu arbeiten, ist offensichtlich. Ferner ergibt sich für einen Benutzer, wie z. B. einen Hersteller von Audiogeräten, ein Aufwand aufgrund des Managements der unterschiedlichen Inhalte der ICs bei der Herstellung der Geräte gemäß der einen oder anderen Protokollnorm.
Es hat sich nun gezeigt, daß dieser Managementaufwand und die Nachteile beseitigt werden können, indem ICs mit einer Busschnittstellenschaltung für die Übertragung von Befehlen von einem Überwachungsmikroprozessor zu der funktionellen Schaltung für die in der Vorrichtung integrierte Signalverarbeitung ausgestattet werden, die sich selbst automatisch an die eine oder die andere der beiden Übertragungsprotokollnormen anpassen kann, ohne daß irgendein Konfigurierungsbefehl erforderlich ist. Die Schnittstellenschaltung der vorliegenden Erfindung kann beurteilen, ob sich der Typ des verwendeten Übertragungsprotokolls von einem "Basis"-Norm-Protokoll unterscheidet, und kann somit eine Operation gemäß dem "Basis"-Norm-Protokoll in dem Fall simulieren, in dem die ankommenden Steuersignale gemäß einem Protokoll gesendet werden, das sich vom Normprotokoll unterscheidet.
Eine solche Fähigkeit des Schnittstellenschaltungsobjekts der vorliegenden Erfindung, sich selbst in der Funktion der Steuersignale, die über drei Anschlußstifte des IC empfangen werden, anzupassen, wird erreicht durch Anlegen des Signals CE (z. B. durch Verbinden des Anschlußstiftes ADDR mit einem dritten Draht des Übertragungsbusses) an den dritten der drei dedizierten Anschlußstifte (z. B. an den Anschlußstift ADDR) der integrierten Schaltung, um ein Funktionieren der Schnittstellenschaltung entsprechend einem SPI-Protokoll zu ermöglichen. Alternativ kann der IC entsprechend einem I2CBUS-Protokoll funktionieren, indem der dritte Anschlußstift ADDR schwebend gehalten oder mit einem Massepotential verbunden wird, wodurch die eine oder die andere der beiden internen Adressen ausgewählt wird.
Eine korrekte Operation der Schnittstellenschaltung in jedem Fall und somit die Möglichkeit des Verwendens des gleichen IC in der einen oder der anderen Umgebung wird sichergestellt, indem entweder das CE-Signal, das im Fall einer SPI-Umgebung über den dritten Anschlußstift ADDR empfangen wird, oder ein "virtuelles" CE-Signal, das in dem Fall, daß der IC in einer I2CBUS- Umgebung verwendet werden muß, zweckmäßig von der Schnittstellenschaltung selbst erzeugt wird, über einen Multiplexer zu einem inneren Schnittstellenblock gesendet wird, der im wesentlichen eine SPI-Schnittstellenschaltung ist.
Die Erfindung wird mit Bezug auf die beigefügten Zeichnungen besser verstanden, die eine wichtige Ausführungsform zeigen, die in der vorliegenden Beschreibung durch ausdrückliche Bezugnahme aufgenommen ist.
Fig. 1 zeigt die Form der drei Signale: CL, CE und DA, die in einem SPI- System verwendet werden.
Fig. 2 zeigt die Form der zwei Signale CE und DA, die in einem I2CBUS- System verwendet werden.
Fig. 3 ist ein funktionelles Blockschaltbild einer Schnittstellenschaltung gemäß der vorliegenden Erfindung.
Fig. 4 zeigt, wie ein Pseudosignal oder ein virtuelles Signal CE von der Schaltung der Erfindung in dem Fall selbst erzeugt wird, indem nur zwei Signale gemäß der I2CBUS-Norm empfangen werden.
Die Fig. 1 und 2 zeigen einen deutlichen Vergleich zwischen den unterschiedlichen Zeitsteuersignalen, die gemäß den zwei unterschiedlichen Normprotokollen SPI und I2CBUS verwendet werden. Wie gezeigt, ist im Fall eines I2CBUS-Protokolls das Signal CE (Chip-Freigabe) nicht vorhanden, wobei über einen dritten dedizierten Anschlußstift ADDR des IC die eine oder die andere von zwei internen Adressen des Chips ausgewählt werden kann.
Eine Schnittstellenschaltung der Erfindung ist im Blockschaltbild der Fig. 3 gezeigt. Ein Schnittstellenschaltungsblock des SPI-Typs (SPI-Schnittstelle) bildet eine "innere Ebene" der selbst konfigurierbaren Schnittstellenschaltung der Erfindung und empfängt über drei Eingänge: ein Taktsignal CL, ein Datensignal DA und ein drittes Signal zum Freigeben des gesteuerten IC (Chip-Freigabe) CE. Gemäß der Erfindung kann dieses letzte Signal CE entweder ein Signal sein, das vom externen Bus stammt, d. h. von einem dritten Draht des Busses, der im Fall einer SPI-Anwendung mit dem Anschlußstift ADDR verbunden sein kann, oder kann ein virtuelles CE-Signal sein, das von der Schaltung im Fall einer I2CBUS-Anwendung intern erzeugt wird.
Dieser letzte Fall wird zuerst analysiert.
In der Praxis werden die Signale CL und CA, die die in den Schaubildern der Fig. 4 gezeigte Form besitzen, in die dedizierten Anschlußstifte CL und DA eingegeben.
Im Gegensatz hierzu kann entsprechend einer I2CBUS-Norm der dritte Anschlußstift ADDR des IC schwebend (unverbunden) gelassen werden, so daß der Ausgang des Komparators COMP einen Hochpegelzustand (VCC) annimmt (z. B. kann dies die Auswahl einer ersten Adresse darstellen). Alternativ kann der dritte Anschlußstift ADDR mit Masse verbunden sein, so daß der Ausgang des Komparators COMP veranlaßt wird, einen Niedrigpegel zustand anzunehmen (z. B. kann dies die Auswahl einer zweiten Adresse darstellen).
In beiden Fällen unterliegt der Ausgang des Komparators COMP, der das Eingangssignal für den I2CBUS/SPI-Decodiererblock bildet, keinen Übergängen, d. h. es treten keine Umschaltungen des Signals auf, das in den Eingang des I2CBUS/SPI-Decodierers eingespeist wird, der die Funktion des Erfassens des Auftretens eines Umschaltens des Eingangssignals hat, indem er eine schließlich fallende Flanke erfaßt. In jedem Fall besitzt das Busauswahlsignal, das vom I2CBUS/SPI-Decodiererblock erzeugt wird, einen bestimmten Wert, wie z. B. Hochpegel.
Ein Hochpegelzustand des Busauswahlsignals gibt die Operation eines Bestätigungssignalerzeugungsblocks (Bestätigungsgenerator) frei, der das Startsignal und das Stoppsignal detektiert und nach einem Startsignal die ausgewählte Adresse des IC decodiert (die Auswahl, die durch den Zustand des Ausgangssignals des Komparators COMP bestimmt wird), und der somit ein Bestätigungssignal (1) erzeugt, wie im dritten Schaubild der Fig. 4 gezeigt ist.
Das so erzeugte Bestätigungssignal (1) wird in einen Eingang einer Schaltung eingegeben, die ein virtuelles CE-Signal erzeugt (falscher CE-Generator). Das Schaubild (2) der Fig. 4 zeigt, wie der Block, der falsche CE-Generator, ein Pseudo-CE-(Chip-Freigabe)-Signal (2) erzeugt, indem er dieses aus dem Bestätigungssignal (1) ableitet.
Durch einen Multiplexer MUX, der vom Busauswahlsignal gesteuert wird, wird somit das falsche (virtuelle) CE-Signal, das von der Schaltung selbst erzeugt worden ist, in den CE-Eingang des "inneren" Schnittstellenblocks des SPI-Typs eingegeben.
Im Fall eines Betriebes in einem SPI-Modus wird in den Anschlußstift ADDR, der in diesem Fall mit einem dritten Draht des Busses verbunden ist, ein CE- Signal eingegeben, das beim ersten Übergang vom Hochpegel zum Niedrigpegel oder vom Niedrigpegel zum Hochpegel eine Änderung des Zustands des Busauswahlsignals bestimmt, das vom I2CBUS/SPI-Decodiererblock erzeugt wird. Der Übergang des Busauswahlsignals vom Hochpegel zum Niedrigpegel sperrt die Operation des Bestätigungsgeneratorblocks. Somit wartet die Auswahl einer Adresse nicht mehr darauf, daß die Start- und Stopp-Signale wie oben beschrieben interpretiert werden, wobei der gesamte obere Abschnitt des Blockschaltbilds der Fig. 3 praktisch deaktiviert wird.
Der Multiplexer MUX wird durch den neuen Zustand des Busauswahlsignals freigegeben, um eine Übertragung des "wahren" CE-Signals, das durch eine Operation gemäß einem SPI-Protokoll erwartet wird, vom Anschlußstift ADDR des IC zum entsprechenden Eingangsanschluß des "inneren" Schnittstellenblocks des SPI-Typs (SPI-Schnittstelle) zu erlauben.
Wie beobachtet werden kann, werden in beiden Fällen der Operation mit einem I2CBUS-Protokoll und der Operation mit einem SPI-Protokoll diese Signale (DA, CL und CE) möglicherweise in die entsprechenden Eingänge des inneren Schnittstellenblocks, der SPI-Schnittstelle, eingegeben, wodurch dem Schnittstellenschaltung ermöglicht wird, entweder in einem I2CBUS-Modus oder in einem SPI-Modus zufriedenstellend zu funktionieren.

Claims

1. Schnittstellenschaltung zwischen einem Bus für die Übertragung von Steuersignalen in Übereinstimmung mit einem bestimmten Protokoll, das zwischen einem ersten Standard (SPI), der drei Drähte für die Übertragung eines Taktsignals (CL), eines Datensignals (DA) bzw. eines Chipfreigabesignals (CE) erfordert, und einem zweiten Standard (I2CBUS), der zwei Drähte für die Übertragung eines Taktsignals (CL) bzw. eines Datensignals (DA) und für die Wahl einer in einer gesteuerten integrierten Schaltung vorhandenen Adresse erfordert, gewählt wird, und der gesteuerten integrierten Schaltung,

wobei die Schnittstellenschaltung versehen ist mit wenigstens einem ersten Anschlußstift, der an einen Taktübertragungsdraht (CL) des Busses angeschlossen ist, einem zweiten Anschlußstift, der an einen Datenübertragungsdraht (DA) des Busses angeschlossen ist, und einem dritten Anschlußstift (ADDR),

einem inneren Schnittstellenblock, der in Übereinstimmung mit dem ersten Standard (SPI) arbeiten kann und einen ersten Eingang, der an den ersten Anschlußstift (CL) angeschlossen ist, einen zweiten Eingang, der an den zweiten Anschlußstift (DA) angeschlossen ist, sowie einen dritten Eingang, über den ein virtuelles oder reales Chipfreigabesignal (CE) empfangen wird, enthält;

einer Decodiereinrichtung, die ein am dritten Anschlußstift (ADDR) anliegendes Signal lesen kann und den Zustand eines Wählsignals (buschoice), das von der Decodiereinrichtung erzeugt wird, entsprechend für den einen (SPI) oder den anderen (I2CBUS) der Standards modifizieren kann;

gekennzeichnet durch

eine Einrichtung zum Decodieren einer Adresse und zum Erzeugen eines Quittierungssignals, die vom Wählsignal (buschoice) freigegeben und gesperrt werden kann und einen Eingang, der an den ersten Anschlußstift (CL) angeschlossen ist, einen zweiten Eingang, der an den zweiten Anschlußstift (DA) angeschlossen ist, und einen dritten Eingang, an den ein Signal geliefert wird, dessen Zustand von dem am dritten Anschlußstift (ADDR) anliegenden Potential abhängt, besitzt, wobei ein Zustand des Wählsignals (buschoice), der einer Wahl des zweiten Standards (I2CBUS) entspricht, die Einrichtung zum Erzeugen eines Quittierungssignals freigibt;

einen Generator für virtuelles Chipfreigabesignal, der das von der Einrichtung erzeugte Quittierungssignal empfängt und ein virtuelles Chipfreigabesignal erzeugt;

einen Multiplexer (MUX), der an den dritten Eingang des inneren Schnittstellenblocks in Abhängigkeit vom Zustand des Wählsignals (buschoice), das an einen Steuereingang des Multiplexers (MUX) geliefert wird, bei einem Betrieb in Übereinstimmung mit dem ersten Standard (SPI) ein Chipfreigabesignal liefert, das an den dritten Anschlußstift (ADDR) der Schaltung geliefert wird, oder bei einem Betrieb in Übereinstimmung mit dem zweiten Standard (I2CBUS) das erzeugte virtuelle Chipfreigabesignal liefert;

wobei der dritte Anschlußstift (ADDR) bei einem Betrieb in Übereinstimmung mit dem ersten Standard (SPI) ein Chipfreigabesignal über einen entsprechenden Draht des Busses empfängt oder bei einem Betrieb in Übereinstimmung mit dem zweiten Standard (I2CBUS) schwebend gehalten wird oder an Massepotential angeschlossen ist, um entweder eine erste oder eine zweite Adresse zu wählen.

2. Schnittstellenschaltung nach Anspruch 1, wobei der dritte Anschlußstift (ADDR) an einen nicht invertierenden Eingang eines Komparators und über eine Impedanz an einen Versorgungsknoten angeschlossen ist, wobei der Ausgang des Komparators an einen Eingang der Decodiereinrichtung (I2CBUS/SPI-Decodierer), an einen Eingang des Multiplexers (MUX) und an einen Eingang der Einrichtung zum Decodieren einer Adresse und zum Erzeugen eines Quittierungssignals angeschlossen ist.