DE3688972T2 - Programmierbare Datenübertragungsmodule. - Google Patents

Description

• Die Erfindung betrifft Datenübertragung im allgemeinen und insbesondere eine Datenübertragungs-Adaptereinrichtung mit Multiprotokoll zum Anschließen von Rechnern an eine Übertragungsvielfachleitung.
• Die digitale Datenübertragung zwischen Personalcomputern und einem entfernten Hauptrechner findet weitverbreitete Anwendung. Ein typisches Nachrichtennetz, das die digitale Datenübertragung erleichtert, besteht im allgemeinen aus einer Protokollkonvertierungsschaltung, einer EIA-Schnittstellenschaltung und einem Modem. Die Protokollkonvertierungsschaltung formt die digitalen Daten in eines der wohlbekannten Steuerungsprotokolle um, nämlich SDLC (Synchronous Data Link Control), Asynchronous (Async), High Level Data Link Control (HLDLC), (Bisync), Advanced Data Communications Control Procedure (ADCCP), usw. Die EIA-Schnittstellenschaltung formt Signale, die von dem Protokollkonverter ausgegeben werden, und überträgt die Signale zu dem Modem, von dem die Signale über Telefonleitungen und/oder entsprechende Schmalband-Übertragungskanäle übertragen werden.
• Der Stand der Technik hat sowohl Protokollkonverter vom Einfachals auch vom Mehrfachtyp zur Verfügung gestellt. Der Einfachprotokollkonverter kann lediglich Daten in einen Protokolltyp umformen, wohingegen der Multiprotokollkonverter Daten in eines von einer Mehrzahl von Protokollen umformen kann. Beispiele der Konverter nach dem Stand der Technik sind in den US-Patentschriften 4,509,113; 4,494,186; 4,368,512; 4,346,440; 4,225,919; 4,358,825; 4,467,445; 4,513,373; 4,504,901; 4,519,028; 4,500,933; 4,494,186 und 3,714,635 dargelegt. Diese Protokollkonverter sind für den beabsichtigten Zweck gut geeignet. Ein allgemeiner Nachteil ist jedoch, daß die Schaltung der Adapter sehr kompliziert ist und nicht einfach mit bereits vorhandenen Mikrocomputern verwendet werden kann. Jeder Versuch, die Protokollkonverter nach dem Stand der Technik mit bereits vorhandenen Rechnern (seien es persönlich oder anderen) zu verwenden, erfordert umfassende Änderungen in der Architektur und/oder der Programmierung des Rechners.
• Das Dokument EP-A-0 067 283 (IBM) beschreibt eine Datenübertragungs-Adapterschaltung, die mit einem Prozessor über einen Datenbus und einen Steuerungsbus verbunden ist, über die Daten und Steuersignale zu einer Mehrzahl von Protokollkonvertierungscontrollern und verschiedenen Schaltungen gesendet werden. Diese Ausführungsform wird verwendet, um einen Prozessor und eine entfernte Datenstation anzuschließen und um die Datenübertragung unter den asynchronen und bisynchronen Protokollen zu steuern. Diese Ausführung ermöglicht nur die Auswahl eines bestimmten Konvertierungscontrollers und kann den Datenübertragungsadapter nicht mit einer Systemebene konfigurieren, das heißt einer bestimmten Unterbrechungsebene, die einem der Protokollkonverter zugewiesen werden soll.
• Es besteht also anscheinend ein Bedarf an einem Multiprotokollkonverter, der kompatibel mit der Architektur und/oder der Programmierung bereits vorhandener Rechner ist. Ein solcher Multiprotokolladapter kann leicht in den Rechner eingebaut werden und liefert die Einrichtung, durch die der Rechner mit einem entfernten Hauptrechner, usw. kommunizieren kann.
• Es ist daher die Aufgabe der vorliegenden Erfindung, einen Adapter bereitzustellen, der mit einem bereits entworfenen und/oder bereits vorhandenen Rechner (Personal-, usw.) verwendet werden kann, ohne die Architektur und/oder die Programmierung des Rechners ändern zu müssen.
• Diese und andere Aufgaben werden von einem Datenübertragungsadapter erfüllt, der drei Protokollcontroller umfaßt. Die Eingänge zu den Controllern sind über ein Auswahlsteuermittel mit Logikschaltung und ein Konfigurationssteuermittel mit Logikschaltung mit den Daten- und Adreßbussen eines Personalcomputers (PC) gekoppelt. Die Ausgänge der Module sind über eine Multiplexer-Logikschaltungsanordnung mit einer Übertragungsvielfachleitung gekoppelt.
• Das Auswahl- und Konfigurationssteuermittel mit Logikschaltung beinhaltet einen Satz Adressendecodierer und ein Konfigurationsregister. Das Konfigurationsregister wird durch den PC geladen, und seine Ausgänge werden, wenn decodiert, verwendet, um einen der Adressendecodierer auszuwählen, den bestimmten Protokollcontroller, der die Daten und die Unterbrechungsebene verarbeitet, auf welcher der Adapter mit dem PC kommuniziert. Zusätzlich erzeugt das Konfigurationssteuermittel mit Logikschaltung Steuersignale, die verwendet werden, um die Multiplexer-Logikschaltungsanordnung zu aktivieren, wodurch den Daten ermöglicht wird, über die Anordnung auf die Übertragungsvielfachleitung zu passieren.
• Die Erfindung ist in Anspruch 1 beschrieben, in einem Merkmal der Erfindung sind zwei Multiprotokoll-Adapterkarten in einen PC eingebaut. Dies ermöglicht dem PC, Informationen zu übertragen, wobei zwei verschiedene Protokolle gleichzeitig verwendet werden. Um die gleichzeitige Übertragung durchzuführen, sind vorbestimmte Anschlüsse auf jeder Karte mit einem Brückenkabel verbunden. Als Ergebnis wird ein Steuersignal dem Konfigurationsregister zugeführt. Das Konfigurationsregister verwendet das Signal, um jede Karte als primär oder sekundär zu kennzeichnen. Außerdem wird der Inhalt des Konfigurationsregisters verwendet, um Signale zu erzeugen, welche die Unterbrechungsebene anzeigen, auf der jede Karte mit dem PC kommuniziert.
• In einem anderen Merkmal der Erfindung kann der Datenübertragungsadapter durch das Schreiben eines speziellen Datenbytes in das Konfigurationsregister deaktiviert werden.
• Die vorangegangenen und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden, ausführlicheren Be- Schreibung der bevorzugten Ausführungsform, wie in den begleitenden Zeichnungen illustriert, offensichtlich.
• Fig. 1 ist ein funktionales Blockdiagramm der Adapterkarte gemäß den Lehren der vorliegenden Erfindung.
• Fig. 2 ist ein Blockdiagramm einer Schaltungsanordnung für das Konfigurationssteuermittel mit Logikschaltung.
• Fig. 3 ist ein Blockdiagramm für die Protokollcontroller und die Schaltungen, die zur Auswahl eines bestimmten Controllers verwendet werden.
• Fig. 4 ist eine Wertetabelle zum Erstellen des Konfigurationsregisters für die Primärkarte.
• Fig. 5A zeigt physikalische Anordnungen zur Konfigurierung der MPCA-Karte in verschiedene Betriebsmodi.
• Fig. 5B ist eine Konfiguration für eine einfache MPCA-Karte und ein Wählnetz.
• Fig. 5C ist eine Konfiguration gezeigt, in der zwei MPCA-Karten gleichzeitig kommunizieren können.
• Fig. 1 zeigt ein funktionales Blockdiagramm des Datenübertragungsadapters mit Multiprotokoll 10 gemäß der Lehre der vorliegenden Erfindung. Ein lokales Netz umfaßt als Speichersystem einen Speichercontroller, der mit der Speicherschleife verbunden ist und die Steuerungsfunktion des Systems ausführt. Der Speichercontroller kann einen Personalcomputer (PC), wie den IBM PC/AT, enthalten. Es kann selbstverständlich jeder andere Controllertyp verwendet werden, ohne von Umfang und Wesensart der Erfindung abzuweichen. Die Adapterkarte 10 ist entwickelt, um an den Prozessor (nicht gezeigt) so anzuschließen, daß sie für den direkten Informationsaustausch mit einem entfernten Hauptrechner (nicht gezeigt) verwendet werden kann.
• Der Datenübertragungsadapter mit Multiprotokoll 10 ist mit dem Schleifencontroller oder Prozessor (nicht gezeigt) über den Adreßbus 14, den Datenbus 12 und die Steuerleitungen 16 gekoppelt. Der Datenbus 12 wird verwendet, um Steuerungsinformationen zu der Multiprotokoll-Adapterkarte zu übertragen. Er wird außerdem zum Übertragen bidirektionaler Daten verwendet. Ebenso überträgt der Adreßbus adressierte Informationen vom Prozessor zur Karte, während die Steuerleitungen Freigabeinformationen (das heißt, gesteuerte Informationen) vom Prozessor zur Karte übertragen. Die Busse (12, 14) und die Steuerleitungen 16 werden durch das Konfigurationssteuermittel mit Logikschaltung 18 abgefangen. Wie im folgenden beschrieben wird, besteht die Funktion des Konfigurationssteuermittels mit Logikschaltung 18 darin, gesteuerte Informationen vom Prozessor (nicht gezeigt) zu übernehmen und den Datenübertragungsadapter mit Multiprotokoll zu konfigurieren, so daß nur einer der mit den Ziffern 20, 22 und 24 gekennzeichneten Protokollcontroller veranlaßt werden, einen Signalstrom zu konvertieren, der auf Bus 12 und den Steuerleitungen 16 zu einem ausgewählten Protokoll gesendet wird.
• Obwohl die Controller 20, 22 und 24 verwendet werden können, um einen Signalstrom in irgendeinen Protokolltyp oder ein Format in der bevorzugten Ausführungsform dieser Erfindung zu konvertieren, konvertiert der Controller 20 einen Signalstrom in ein SDLC-Protokoll. In ähnlicher Weise konvertiert der Controller 22 einen Signalstrom in ein bisynchrones Format, und der Controller 24 konvertiert einen Signalstrom in ein asynchrones Format. Die SDLC-, bisynchronen und asynchronen Formate sind im Stand der Technik wohlbekannt, und daher werden keine Details der Controller 20, 22 und 24 angegeben. Es soll genügen, eine ausgewählte Schaltungsanordnung zur Konvertierung von Signalen in ein SDLC- Format zu nennen, das von der Intel Corporation hergestellte 8273 SDLC-Modul. Eine geeignete Schaltungsanordnung zur Erzeugung der bisynchronen Signale ist das von der Intel Corporation hergestellte 8251 Bisync-Modul. Eine geeignete Schaltungsanordnung zur Erzeugung der asynchronen Signale ist schließlich das von der National Semiconductor Corporation hergestellte 16450 Async-Modul. Außer der Verarbeitung eines Signalstroms in ein ausgewähltes Protokoll, setzen die Controller die Daten seriellparallel um, bevor diese über das Steuermittel 26, die EIA- Schnittstelle 28 und das Modem 30 zum entfernten Hauptrechner (nicht gezeigt) übertragen werden. Wie die Protokollkonverter, sind sowohl die EIA-Schnittstelle 28 als auch das Modem 30 wohlbekannte Datenübertragungseinrichtungen, und daher werden keine Details gegeben. Beispielsweise können die Funktionen der EIA- Schnittstelle 28 von einem RS232-Modul bereitgestellt werden.
• Weiterhin bezugnehmend auf Fig. 1, adressiert der Prozessor (nicht gezeigt) das Konfigurationsregister (im folgenden beschrieben) des Konfigurationssteuermittels mit Logikschaltung 18 an einer von zwei Adressen. In der bevorzugten Ausführungsform dieser Erfindung kann das Konfigurationsregister an der Portadresse 3AF oder 38F adressiert werden. Es sei darauf hingewiesen, daß diese Adressen dem IBM PC-Adreßschema entsprechen. Wird ein anderer PC oder Prozessor mit einem anderen Adreßschema verwendet, kann die Adresse für das Konfigurationsregister anders lauten.
• Da das Konfigurationsregister (im folgenden beschrieben) mit einer von zwei Adressen adressiert werden kann, wird eine durch die Ziffer 32 gekennzeichnete Steckbrücke verwendet, um zwei mit A und B gekennzeichnete Anschlußstifte zu verbinden. Indem eine Steckbrücke auf der Datenübertragungs-Adapterkarte mit Multiprotokoll 10 angeordnet wird, wird ein Signal erzeugt und über Leiter 34 zum Konfigurationssteuermittel mit Logikschaltung 18 gesendet. Wie im folgenden erläutert wird, verwendet das Konfigurationssteuermittel mit Logikschaltung 18 das Signal um zu bestimmen, ob die Karte eine Primärkarte oder eine Sekundärkarte ist. Ob die Karte als Primärkarte oder Sekundärkarte gekennzeichnet ist, hängt von den Anschlüssen ab, die über die Steckbrücke auf der Karte verbunden sind.
• In Fig. 5A ist eine graphische Darstellung der Anschlußseite der Multiprotokoll-Karte dargestellt. Die Reihen sind mit den numerischen Zeichen 1 bis 4 gekennzeichnet. Das alphanumerische Zeichen P4 bezeichnet eine einzelne Spalte auf der Karte. Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung müssen die Anschlüsse 1 und 3 (Spalte P4) durch eine Steckbrücke verbunden werden, damit die Karte als Primärkarte gekennzeichnet ist. In Abstimmung der Nomenklatur von Fig. 5A auf die Nomenklatur von Fig. 1, entsprechen die Anschlüsse A und B (Fig. 1) den Anschlüssen 1 und 3 (Fig. 5A). In ähnlicher Weise müssen, um eine Karte als Sekundärkarte zu kennzeichnen, die Anschlüsse 2 und 4 (Spalte P4) miteinander verbunden werden. Da die Datenübertragungs-Adapterkarte mit Multiprotokoll bei zwei verschiedenen Adressen adressiert und als Ergebnis als Primärkarte oder Sekundärkarte gekennzeichnet werden kann, kann ein einziger PC zwei Karten unterstützen. Zusätzlich kann jede der Karten im PC konfiguriert werden, um Daten in dasselbe oder das gegenteilige Übertragungsprotokoll zu konvertieren.
• Wieder auf Fig. 1 bezugnehmend, ist eine Mehrzahl von Decodierungsmitteln, die mit den Ziffern 36 bis 42 gekennzeichnet sind, mit dem Adreßbus 14 verbunden. Die Ausgänge von den Decodierungsmitteln 36 bis 42 sind über den Bus 44 dem Steuermittel 46 zugeführt. Unter der Steuerung eines Freigabesignals auf Leiter 48 wählt das Steuermittel 46 den Ausgang von einem der Decodierungsmittel. Der Ausgang wird dann einem der Protokollcontroller 20 bis 24 zugeführt. Wie im folgenden erläutert wird, kann jeder der Protokollcontroller innerhalb eines vorbestimmten Adreßbereichs adressiert werden. Wird der zugewiesene Adreßbereich von einem der Decodierungsmittel decodiert, wird der Ausgang dieses Decodierungsmittels über das Steuermittel 46 dem ausgewählten Controller zugeführt. In der bevorzugten Ausführungsform dieser Erfindung decodiert das Decodierungsmittel 38 den Adreßbereich 380 bis 38F. Das Decodierungsmittel 36 decodiert den Adreßbereich 3A0 bis 3AF. Das Decodierungsmittel 42 decodiert den Adreßbereich 2F8 bis 2FF. Das Decodierungsmittel 40 decodiert den Adreßbereich 3F8 bis 3FF. Unter der Steuerung von Steuersignalen auf Leiter 48 steuert das Steuermittel 46 einen der Ausgänge von den Controllern 20, 22 oder 24 an. Der gewählte Ausgang wird über den Bus 48 der EIA-Schnittstelle 28, dem Modem 30 und auf der Übertragungsvielfachleitung eines entfernten Hauptrechners (nicht gezeigt) zugeführt.
• Außer der Auswahl des Ausgangs von einem der Protokollcontroller, erzeugt das Steuermittel 26 Ausgangsunterbrechungssignale auf den mit Unterbrechung (INT)3 und Unterbrechung (INT)4 bezeichneten Leitungen. Außerdem wird ein direktes Speicherzugriffssignal auf der mit DMA-1 bezeichneten Leitung erzeugt. Die Unterbrechungssignale und die DMA-Signale werden zu dem Mikroprozessor zurückgeführt. Wie zuvor angegeben, zeigen die Unterbrechungssignale die Unterbrechungsebene an, auf der die Karte mit dem Mikroprozessor kommuniziert. Ebenso kann die Leitung DMA-1 aktiviert werden, wenn die Karte mit einem DMA-Controller (nicht gezeigt) kommunizieren muß.
• In Fig 2 wird ein Blockdiagramm für das Konfigurationssteuermittel mit Logikschaltung 18 gezeigt. Um die Beschreibung der vorliegenden Erfindung zu vereinfachen, werden Elemente, die mit zuvor beschriebenen Elementen übereinstimmen, mit übereinstimmenden Ziffern gekennzeichnet. Das Konfigurationssteuermittel mit Logikschaltung 18 umfaßt ein Konfigurationsregister (CONF)- Decodierungsmittel 1. Das Konfigurationsregister-Decodierungsmittel 1 ist ein konventioneller Decodierer, der den Adreßbus 14 überprüft, und wenn die Adresse für das Konfigurationsregister 2 erkannt wird, wird ein Signal erzeugt und auf der mit AUSWÄHLEN bezeichneten Leitung ausgegeben. Gleichzeitig werden, falls der Personalcomputer (PC) ein Schreibsignal auf der mit E/A-SCHREI- BEN bezeichneten Leitung sendet, die Daten auf dem Datenbus 12 in das Konfigurationsregister 2 gespeichert. Wie zuvor angegeben, decodiert das Konfigurationsregister-Decodierungsmittel eine von zwei Adressen. Die decodierte Adresse ist abhängig von den Anschlußstiften, die durch die Steckbrücke 32 miteinander verbunden sind.
• Das Konfigurationsregister gibt eine Mehrzahl von Signalen auf den Anschlußstiften 0 bis 5 aus. Da die Signale auf den Anschlußstiften 4 und 5 eine logische 0 darstellen, führt das Decodierungsmittel 3 eine 4 auf 16-Decodierung auf den Bits 0 bis 3 durch und gibt eine Mehrzahl von Signalen auf den Anschlußstiften 0 bis 15 aus. Die Signale auf den Anschlußstiften 0 bis 14 werden von den ODER-Schaltungsblöcken 4, 5, 6, 7, 8, 9, 13, 11 und 15 verwendet, um Ansteuersignale auf den Leitern 48 bis 68 zu erzeugen. Jeder Leiter ist mit einer geeigneten Bezeichnung versehen, welche die von dem entsprechenden Leiter ausgeführte Funktion anzeigt. Beispielsweise werden die Signale auf den Leiter 48 bis 54 verwendet, um vorher zugewiesene Adreßbereiche anzusteuern. Insbesondere steuert das Signal auf Leiter 48 den Adreßbereich 3A0 bis 3AF an, usw. In gleicher Weise werden die Signale auf den Leitern 56 bis 60 verwendet, um den Protokollcontroller anzusteuern. Die Signale auf den Leitern 62 bis 66 werden verwendet, um die Unterbrechungsebenen auszuwählen, auf denen die Adapterkarte mit dem Prozessor (nicht gezeigt) kommuniziert. Das Signal auf Leiter 68 ermöglicht der Karte einen direkten Speicherzugriff.
• Die vorliegende Erfindung stellt eine Fähigkeit bereit, wodurch die Adapterkarte von der PC-Schnittstelle abgeschaltet werden kann. Dies wird erreicht, indem ein spezielles Datenbyte (OF) in das Konfigurationsregister geschrieben wird. Wird dieses Byte in das Konfigurationsregister geschrieben, wird der Anschluß 15 des Decodierungsmittels 3 aktiviert, und der Adapter wird elektrisch vom PC-Bus abgeschaltet. In diesem Zustand antwortet der Adapter auf keine Adresse. In ähnlicher Weise aktiviert das Konfigurationsregister keine der Unterbrechungen.
• Fig. 3 zeigt ein Blockdiagramm der Logik, die einen der Protokollkonverter ansteuert. Wie zuvor, werden übereinstimmende Elemente mit gleichen Ziffern gekennzeichnet. Das Ansteuerungskontrollmittel mit Logikschaltung 17 umfaßt eine Mehrzahl von Decodierern, die mit den Ziffern 36 bis 42 gekennzeichnet sind. Der Ausgang von den Decodierern ist an den Bus 44 angeschlossen, während ihre Eingänge an den Adreßbus 14 angeschlossen sind. Jeder Decodierer ist ein konventionelles Decodierungsmodul und wird gesteuert, um einen bestimmten Adreßbereich zu decodieren. Jeder der Protokollcontroller 20 bis 24 ist einem oder mehreren Adreßbereichen zugewiesen, und indem der Adreßbereich auf dem Adreßbus gelegt wird, kann der PC (nicht gezeigt) einen ausgewählten Protokollcontroller adressieren.
• Jeder der Decodierer 36 bis 42 wird durch geeignete Steuersignale auf den Leitern 48 bis 54 aktiviert. Die Freigabesignale auf den Leitern 48 bis 54 sind aus Fig. 2 bekannt. Folglich wird, wenn der Ausgang vom Decodierer 38 aktiviert werden soll, das Steuersignal auf Leiter 50 aktiviert, und die Adressen 380 bis 38F werden durch den PC auf den Adreßbus 14 gelegt. Die anderen Decodierer können in ähnlicher Weise aktiviert werden. Die Signale auf Bus 44 werden durch eines der UND-Gatter 70 bis 74 geführt. Um eines der UND-Gatter zu aktivieren, muß ein geeignetes Freigabesignal auf einer der Leiter 56 bis 60 gelegt werden. Wie zuvor, sind diese Signale von Fig. 2 erzeugt.
• Die Ausgänge von den UND-Gattern 70 bis 74 sind über entsprechende Busse einem der Protokollkonverter angeschlossen. Insbesondere ist der Ausgang vom UND-Gatter 70 an den SDLC-Controller 20 angeschlossen. Der Ausgang vom UND-Gatter 72 ist an den bisynchronen Controller 22 angeschlossen. Der Ausgang vom UND-Gatter 74 ist an den asynchronen Controller 24 angeschlossen. Zusätzlich sind die Steuerleitungen 16 (vom PC) an die Controller angeschlossen. Außerdem ist der bidirektionale Datenbus 12 an die Protokollkonverter angeschlossen. Die Ausgänge von den Protokollkonvertern 20, 22 und 24 sind über geeignete Busse an das Steuermittel 26 angeschlossen. Das Steuermittel umfaßt eine Mehrzahl an kombinatorischer Logik, die durch Ansteuersignale auf den Leitern 56 bis 68 aktiviert werden. Die Ansteuersignale sind in Fig. 2 entwickelt und dargestellt. Falls beispielsweise die Ausgangssignale vom SDLC-Controller 20 in die EIA-Schnittstelle 28 geleitet werden sollen, werden das SDLC-Protokoll-Ansteuersignal auf Leiter 56 durch ein oder mehrere UND-Gatter geleitet. Die Signale von der EIA-Schnittstelle 28 werden dann durch das Modem 30 verarbeitet und auf die Übertragungsvielfachleitung 82 geleitet, von wo aus sie zu dem entfernten Hauptrechner (nicht gezeigt) übertragen werden. Die Datenverarbeitung der bisynchronen oder asynchronen Controller wird auf ähnliche Art und Weise gehandhabt.
• Weiterhin auf Fig. 3 bezugnehmend, werden die Ansteuersignale auf den Leitern 62 bis 68 durch die kombinatorische Logik im Steuermittel 26 verwendet, um Unterbrechungssignale auf den Leitern 76 und 78 und das Signal DMA-1 auf Leiter 80 zu erzeugen. Die Signale auf den Leitern 76 bis 80 werden zum Personalcomputer (nicht gezeigt) zurückgeführt.
• Fig. 4 ist eine Tabelle, die das Adreßschema für das Konfigurationsregister zeigt. Die erste Spalte in der Tabelle ist mit "Datenbytes" überschrieben und stellt die hexadezimalen Zeichen dar, die durch den Personalcomputer in das Konfigurationsregister geschrieben werden. Die zweite Spalte in der Tabelle ist mit "Adreßbereiche" überschrieben und stellt die Adreßbereiche dar, die aktiviert werden, wenn ein entsprechendes Datenbyte in das Konfigurationsregister geschrieben wird. Die dritte, mit "Protokolle" überschriebene Spalte in der Tabelle stellt das Protokoll dar, das ausgewählt wird, wenn das entsprechende Datenbyte in das Konfigurationsregister geschrieben wird. Die vierte, mit "Unterbrechungen" überschriebene Spalte stellt schließlich die verschiedenen Unterbrechungsebenen dar, auf denen die Adapterkarte mit dem Prozessor kommuniziert, wenn ein bestimmtes Datenbyte in das Konfigurationsregister geschrieben wird. Falls der Prozessor das hexadezimale Zeichen 00 in das Konfigurationsregister schreibt, wird der Adreßbereich 3A0 bis 3AF ausgewählt, und die Karte kommuniziert unter Verwendung des bisynchronen Protokolls. Die Karte kommuniziert dann auf den Unterbrechungsebenen 3 und 4 mit dem Prozessor. Ein weiteres Beispiel wird gegeben, um die Funktionsweise der Karte zu erläutern. Es wird angenommen, daß unter Verwendung des asynchronen Protokolls kommuniziert werden soll. Es kann entweder das Datenbyte 05 oder 06 in das Konfigurationsregister geschrieben werden. Die Karte kommuniziert dann mit dem Prozessor auf der Unterbrechungsebene 4 oder 3. Es wird angenommen, daß die obigen Beispiele genügen, um die Funktionsweise der Karte zu erläutern, und es erfolgt keine weitere Beschreibung der Karte.
• Wie oben beschrieben, kann die Karte von der Prozessorschnittstelle deaktiviert werden. Um dies zu erreichen, würde der Code 0F in das Konfigurationsregister geschrieben werden. Es sei darauf hingewiesen, daß die in Fig. 4 ausgewählten Codes lediglich zu Erklärungszwecken dienen und die Erfindung in keiner Weise beschränken.
• Aus der obigen Beschreibung ist offensichtlich, daß die MPCA- Karte jederzeit dynamisch konfiguriert werden kann, indem lediglich die Inhalte des Konfigurationsregisters geändert werden. Ist dies der Fall, werden nur eine Adapterkarte und ein Wählmodem benötigt, um mit einem asynchronen, bisynchronen oder SDLC- Netz zu arbeiten. Eine graphische Darstellung dieses Merkmals ist in Fig. 5B gezeigt, wobei die MPCA-Karte in den Personalcomputer eingebaut ist und ein Wählnetz mit einem Modern den Ausgang der Karte mit den verschiedenen Netzen verbindet.
• Wie oben beschrieben, kann die Karte außerdem konfiguriert werden, um alle Unterbrechungen auf einer Ebene zu erzeugen. Dieses Merkmal ermöglicht einem Benutzer, mit zwei Übertragungsleitungen 82 und 84 (Fig. 5C) gleichzeitig zu arbeiten. In solch einer Konfiguration würde eine Karte mit allen Unterbrechungen auf Ebene 3 und die andere Karte mit allen Unterbrechungen auf Ebene 4 arbeiten. Eine graphische Darstellung dieses Merkmals ist in Fig. 5C gezeigt, wobei die MPCA Nummer 1 und die MPCA Nummer 2 in einen einzigen PC eingebaut sind. Die MPCA 1 kommuniziert über den Modem 1 mit einem entfernten Hauptrechner, der eines dieser ausgewählten Protokolle verwendet. In ähnlicher Weise kommuniziert die MPCA 2 über den Modern 2 mit einem entfernten Hauptrechner (nicht gezeigt), der eines der ausgewählten Protokolle verwendet.
• Die MPCA-Karte kann über eine Tastatur oder ein Anwenderprogramm konfiguriert werden. Jedes Verfahren ist in der Fachwelt bekannt, und es werden keine Details eines bestimmten Verfahrens angegeben. Der Personalcomputer (über die Tastatur oder ein Anwenderprogramm) schreibt Adressen und die Steuerinformationen auf die Schnittstelle. Das Konfigurationsregister-Decodierungsmittel 1 überwacht konstant den Adreßbus 14 (Fig. 2) auf eine Decodierung von 03AF oder 038F hin. Ob die Karte bei 03AF oder 038F adressiert wird, hängt von der Position der Steckbrücke 32 ab. Bei der Decodierung der geeigneten Adresse erzeugt das Konfigurationsregister-Decodierungsmittel ein Ansteuersignal und überträgt dieses zum Konfigurationsregister 2. Falls der Buszyklus ein E/A-Schreibzyklus ist, werden die Daten auf dem PC-Bus 12 in das Konfigurationsregister gespeichert. Falls die Bits 4 und 5 beide auf 0 gesetzt werden, führt das Decodierungsmittel eine 4 auf 16-Decodierung der Bits 0, 1, 2 und 3 durch. Die sich gegenseitig ausschließenden Ausgänge vom Decodierungsmittel 3 werden durch die ODER-Schaltungen 4, 5, 6, 7, 8, 9, 10, 11 und 12 weiter decodiert. Ein Adreßbereich wird ausgewählt und auf den Leitern 48 bis 54 ausgegeben. Die Protokollauswahlen werden erzeugt und auf den Leitern 56 bis 60 ausgegeben. Schließlich werden die Unterbrechungsebenen-Informationen erzeugt und auf den Leitern 62 bis 68 ausgegeben. Das oben beschriebene Schema ermöglicht, daß die Adapterkarte unter Programmsteuerung dynamisch geändert werden kann, um bestehende PC-Programme und verschiedene Systemkonfigurationen anzugleichen.
• Während diese Erfindung im besonderen mit Bezug auf eine bevorzugte Ausführungsform gezeigt und beschrieben wurde, ist es für Fachleute offensichtlich, daß verschiedene Änderungen bezüglich der Form und der Details darin vorgenommen werden können.

Claims (3)

1. Datenübertragungs-Adaptereinrichtung mit Multiprotokoll zum Anschluß eines Prozessors an einen Modern, um die Datenübertragung zwischen dem Prozessor und einem entfernten Hauptrechner zu gewährleisten, die folgendes umfaßt:

ein Adressendecodierungsmittel (17), das mit einem Adreßbus (14) des Prozessors gekoppelt ist, wobei das Adressendecodierungsmittel reaktionsfähig auf die Steuersignale und betriebsfähig für Ausgabefreigabesignale ist, sobald ein vorbestimmter Adreßbereich auf dem Adreßbus decodiert wird; und

eine Mehrzahl Protokollkonvertierungscontroller (20, 22, 24), die einen SDLC-Controller (20), einen bisynchronen Controller (22) und einen asynchronen Controller (24) beinhalten, wobei jeder reaktionsfähig auf die Freigabesignale und betriebsfähig für den Empfang oder die Übertragung eines Datenstroms und für die Konvertierung des Datenstroms in ein vorbestimmtes Protokollformat ist;

die Einrichtung dadurch gekennzeichnet, daß sie außerdem folgendes aufweist:

ein Konfigurationssteuermittel mit Logikschaltung (18), das mit den Adreß- und Datenbussen und den Steuerleitungen des Prozessors verbunden ist, und ein Konfigurationsregister (2) zum Laden von Steuerdaten von dem Prozessor zum Auswählen eines bestimmten Protokollkonvertierungscontrollers und einer bestimmten Unterbrechungspriorität umfaßt, wobei die Steuerdaten außerdem die Sperrung des gesamten Datenübertragungsadapters aktivieren;

das Konfigurationsregister demselben Prozessor ermöglicht, mit einer Mehrzahl von Datenübertragungs-Adaptereinrichtungen verbunden zu sein und gleichzeitig über diese Daten zu übertragen, wodurch gewährleistet ist, daß jeder bestimmte Unterbrechungsprioritätenebene nur jeweils einer von der Mehrzahl von Datenübertragungs-Adaptereinrichtungen durch die in das entsprechende der Steuerregister geladenen Steuerdaten zugewiesen wird;

- ein Steuermittel mit Logikschaltung (26), das mit den Ausgängen der Protokollkonvertierungscontroller (20, 22, 24) gekoppelt ist; wobei das Steuermittel mit Logikschaltung betriebsfähig ist, wenn es aktiviert wird, um den Datendurchlauf von einem der Protokollkonvertierungscontroller zu ermöglichen und um Steuersignale, die stellvertretend für die Signale der Unterbrechungsebene sind, und ein Steuersignal für den direkten Speicherzugriff (DMA) zu erzeugen; und

- eine EIA-Schaltungsanordnung, die mit dem Steuermittel (26) und mit dem Modem gekoppelt ist.

2. Datenübertragungs-Adaptereinrichtung mit Multiprotokoll nach Anspruch 1, wobei das Konfigurationssteuermittel mit Logikschaltung (18) außerdem folgendes aufweist: ein Konfigurationsregister-Decodierungsmittel (1), dessen Eingänge mit einem Adreßbus (14) des Prozessors verbunden sind und dessen Ausgang mit dem Konfigurationsregister (2) verbunden ist; ein Decodierungsmittel (3), das mit dem Konfigurationsregister verbunden ist und betriebsfähig zur Erzeugung einer Mehrzahl von Ausgaben ist; und eine Mehrzahl von "OR"-Schaltungen (4-9, 11, 13, 15), die mit der Mehrzahl von Ausgängen verbunden sind.

3. Datenübertragungs-Adaptereinrichtung gemäß Anspruch 1 oder 2, wobei das Adressendecodierungsmittel (17) eine Mehrzahl individueller Adressendecodierer (36-42) aufweist, wobei jeder für die Decodierung in einem vorher zugewiesenen Adreßbereich betriebsfähig ist; und

eine Mehrzahl von logischen "UND"-Schaltungen (70-74), wobei jede mit einem der individuellen Adressendecodierer verbunden ist und betriebsfähig ist, wenn sie zum Durchlauf von Signalen von einem der Decodierer aktiviert wird.