CN209015139U - 一种i2c总线电路、芯片及系统 - Google Patents

Abstract

本实用新型实施例提供一种I2C总线电路、芯片及系统，I2C总线电路包括：切换模块用于切换第一GPIO接口的功能状态和第二GPIO接口的功能状态，第一从设备串行数据线接口与第一GPIO接口连接，第一从设备串行时钟线接口与第二GPIO接口连接；使得第一从设备工作于第一GPIO接口作为串行数据线的状态，且第二GPIO接口作为串行时钟线的状态；第二从设备串行数据线接口与第二GPIO接口连接，第二从设备串行时钟线接口与第一GPIO接口连接；使得第二从设备工作于第一GPIO接口作为串行时钟线的状态，且第二GPIO接口作为串行数据线的状态。本实用新型通过切换模块，可以使得第一GPIO接口和第二GPIO接口实现两条分时复用的I2C总线的效果，大大增加了I2C总线电路中接入从设备的数量。

Description

一种I2C总线电路、芯片及系统

技术领域

本实用新型涉及电路技术领域，特别是涉及一种I2C总线电路、芯片及系统。

背景技术

I2C(Inter-Integrated Circuit，集成电路)总线是飞利浦(Philips)公司定义的同步串行数据传输总线，是一种2线串行接口总线，其中包括2路信号线，分别为串行数据线(Serial Data Line，SDA)和串行时钟线(Serial Clock Line，SCL)。I2C总线上通常只有一个主设备，可挂接多个从设备。

现有技术的I2C总线电路中，通常是设置固定的两个信号线输出接口，其中一个作为SDA，另一个作为SCL；使用时，从设备中包括：作为与SDA通信的从设备SDA接口，以及作为与SCL通信的从设备SCL接口；从设备SDA接口与I2C总线电路中的SDA输出接口连接，从设备SCL接口与I2C总线电路中的SCL输出接口连接，使得主设备可以通过I2C总线电路与从设备进行交互。

然而，由于现有技术的I2C总线电路中SDA输出接口和SCL输出接口固定设置，导致I2C总线中可以接入的从设备数量非常有限，例如，I2C总线电路中的从设备地址为一共有7比特，理论上一共可以接入2的7次方个从设备，但实际中因为高4位的比特值通常由供应商定制，只有低3位可以定义从设备的地址，因此，一个I2C总线电路中最多只能接入8个从设备，不能满足接入更多从设备的需求。

实用新型内容

本实用新型提供一种I2C总线电路、芯片及系统，以解决I2C总线电路中不能接入较多从设备的问题。

第一方面，本实用新型提供一种I2C总线电路，所述I2C总线电路包括：

切换模块，至少一个第一从设备连接模块、至少一个第二从设备连接模块、第一电阻、第二电阻；

所述切换模块包括第一GPIO接口、第二GPIO接口，所述切换模块用于切换所述第一GPIO接口的功能状态和所述第二GPIO接口的功能状态；所述功能状态包括：作为串行数据线的状态、作为串行时钟线的状态；

所述第一从设备连接模块包括：第一从设备串行数据线接口、第一从设备串行时钟线接口；所述第一从设备串行数据线接口与所述第一GPIO接口连接，所述第一从设备串行时钟线接口与所述第二GPIO接口连接；用于在所述第一从设备连接模块连接第一从设备时，所述第一从设备工作于所述第一GPIO接口作为串行数据线，且所述第二GPIO接口作为串行时钟线的状态；

所述第二从设备连接模块包括：第二从设备串行数据线接口、第二从设备串行时钟线接口；所述第二从设备串行数据线接口与所述第二GPIO接口连接，所述第二从设备串行时钟线接口与所述第一GPIO接口连接；用于在所述第二从设备连接模块连接第二从设备时，所述第二从设备工作于所述第一GPIO接口作为串行时钟线的状态，且所述第二GPIO接口作为串行数据线的状态；

所述第一电阻的一端与所述第一GPIO接口连接，所述第一电阻的另一端与电源连接；

所述第二电阻的一端与所述第二GPIO接口连接，所述第二电阻的另一端与所述电源连接。

第二方面，本实用新型提供一种I2C总线芯片，所述芯片包括任一所述的I2C总线电路。

第三方面，本实用新型提供一种I2C总线系统，所述系统包括所述的芯片。

相对于现有技术，本实用新型具备如下优点：

本实用新型实施例提供的I2C总线电路中，设置了切换模块，通过切换模块，可以切换第一GPIO接口的功能状态和第二GPIO接口的功能状态，使得第一GPIO接口可以作为串行数据线，也可以作为串行时钟线，相应的，第二GPIO接口可以作为串行时钟线，也可以作为串行数据线；第一从设备连接模块的第一从设备串行数据线接口与所述第一GPIO接口连接，第一从设备串行时钟线接口与所述第二GPIO接口连接，则当第一从设备连接模块连接第一从设备时，第一从设备工作于第一GPIO接口作为串行数据线，且第二GPIO接口作为串行时钟线的状态；第二从设备连接模块的第二从设备串行数据线接口与第二GPIO接口连接，第二从设备串行时钟线接口与第一GPIO接口连接；则当第二从设备连接模块连接第二从设备时，第二从设备工作于第一GPIO接口作为串行时钟线，且第二GPIO接口作为串行数据线的状态；第一电阻、第二电阻和电源可以为各串行时钟线提供工作所需的电压，即，本实用新型实施例通过切换模块，可以使得第一GPIO接口和第二GPIO接口实现两条分时复用的I2C总线的效果，使得第一从设备的ID(地址标识)可以与第二从设备的ID相同，可接入的设备数量翻了一倍；例如，本实用新型中接入的第一从设备的数量可以达到8个，接入的第二从设备的数量也可以达到8个，总共可以接入到16个相同类型的从设备，大大增加了I2C总线电路中接入从设备的数量。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种I2C总线电路的电路图；

图2是本实用新型实施例提供的一种I2C总线电路的波形图；

图3是本实用新型实施例提供的又一种I2C总线电路的波形图；

图4是本实用新型实施例提供的另一种I2C总线电路的电路图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

本实用新型实施例提供了一种I2C总线电路。图1示出了本实用新型实施例提供的一种I2C总线电路的电路图。

如图1所示，该I2C总线电路可以包括：切换模块10，至少一个第一从设备连接模块20、至少一个第二从设备连接模块30、第一电阻40、第二电阻50；所述切换模块10包括第一GPIO接口11、第二GPIO接口12，所述切换模块10用于切换所述第一GPIO接口11的功能状态和所述第二GPIO接口12的功能状态；所述功能状态包括：作为串行数据线的状态、作为串行时钟线的状态；所述第一从设备连接模块20包括：第一从设备串行数据线接口21、第一从设备串行时钟线接口22；所述第一从设备串行数据线接口21与所述第一GPIO接口11连接，所述第一从设备串行时钟线接口22与所述第二GPIO接口12连接；用于在所述第一从设备连接模块20连接第一从设备时，所述第一从设备工作于所述第一GPIO接口11作为串行数据线的状态，且所述第二GPIO接口12作为串行时钟线的状态；所述第二从设备连接模块30包括：第二从设备串行数据线接口31、第二从设备串行时钟线接口32；所述第二从设备串行数据线接口31与所述第二GPIO接口连接12，所述第二从设备串行时钟线接口32与所述第一GPIO接口11连接；用于在所述第二从设备连接模块30连接第二从设备时，所述第二从设备工作于所述第一GPIO接口11作为串行时钟线，且所述第二GPIO接口12作为串行数据线的状态；所述第一电阻40的一端与所述第一GPIO接口11连接，所述第一电阻40的另一端与电源60连接；所述第二电阻50的一端与所述第二GPIO接口12连接，所述第二电阻50的另一端与所述电源60连接。

具体应用中，I2C总线的工作波形可以如图2所示。I2C总线的工作原理可以说明如下：

I2C总线的启动信号为：SCL为高电平的时候，SDA由高电平向低电平跳变，具体可以如图2的S部分所示。

I2C总线的结束信号为：SCL为高电平的时候，SDA由低电平向高电平跳变，具体可以如图2的P部分所示。

I2C总线的时钟信号为：两次低电平期间称为一个时钟周期，时钟周期中有时钟信号，I2C的时钟周期不是一个固定值，其中，SDA是在SCL为高时有效，SDA的变化必须是在SCL为低电平期间。

实际应用中，I2C总线上的所有数据都可以是以8位字节传送的，发送器(主设备)每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器(从设备)反馈一个应答信号。应答信号为低电平时，规定为有效应答位，其中，可以将ACK简称应答位，表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位(NACK)，一般表示接收器接收该字节没有成功，对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。

可以理解，数据/应答信号与启动/结束信号不同点是：进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。只有在SCL为低电平期间，才允许SDA上的电平改变状态。而启动/结束信号是在SCL为高电平期间，SDA上的电平发生改变。

在主设备与从设备进行读写时，如图2所示，主机发送开始信号(S)、从设备地址(ADDRESS)和读写命令(R/W)；与发送的从设备地址相互匹配的从设备产生应答(ACK)，0表示有这个设备；主设备和从设备连接建立后，可以双向发送读写数据(DATA)以及应答信号(ACK)；结束时，主机发送停止信号(P)。

本实用新型实施例的I2C总线电路的工作过程为：通过两个GPIO(General-Purpose Input/Output Ports，通用输入/输出端口)接口，可以模拟I2C总线的SDA和SCL，当切换模块的第一GPIO接口作为串行数据线，且第二GPIO接口作为串行时钟线时，与第一从设备连接模块连接第一从设备可以正常工作，主设备可以实现对第一从设备的访问；当第一GPIO接口作为串行时钟线，且第二GPIO接口作为串行数据线时，与第二从设备连接模块连接第二从设备可以正常工作；可以理解，若将第一从设备称为正向接入从设备，将第二从设备称为反向接入从设备，则在正向接入从设备工作时，反向接入从设备不会对主设备有任何响应，相应的，在反向接入从设备工作时，正向接入从设备不会对主设备有任何响应，即通过第一GPIO接口和第二GPIO接口的分时复用，使得I2C总线上能接的从设备数量比现有技术可以提高一倍。

具体应用中，以正向接入从设备工作时，反向接入从设备不会对主设备有任何响应为例，说明本实用新型实施例的读写波形，具体如图3所示：

在读写过程中，正向接入从设备工作时，对反向接入从设备来说，SDA完成2次电平的跳变才算一个时钟周期，为了区分，称之为伪时钟周期；SDA为高电平时，SCL的上升沿会被认为是STOP信号(P’)，SCL下降沿被认为是START信号(S’)，可以参照图3所示；反向接入从设备需要等到START信号之后8个伪时钟周期，来识别匹配的从设备标识(ID)，判断ID匹配后才会返回应答ACK’，而在此期间一定会出现上文所述的P’信号，导致通讯终止。所以综上所述，I2C总线与正向接入从设备通信时，反向接入从设备不会作出任何响应，所以不会对总线的时序产生干扰。反之反向接入从设备工作时，正向接入从设备也不会作出响应。

可以理解，本实用新型实施例中，第一电阻的接入，使得第一GPIO接口即使为低电平信号，也不会与电源之间发生短路，使得第一GPIO接口可以在低电平信号与高电平信号间任意切换；第二电阻的接入，使得第二GPIO接口即使为低电平信号，也不会与电源之间发生短路，使得第二GPIO接口可以在低电平信号与高电平信号间任意切换；第一电阻的阻值、第二电阻的阻值、电压的具体值、切换模块的具体电路、第一从设备的具体内容、第二从设备的具体内容都可以根据实际的应用场景进行设定，本实用新型实施例不做具体限定。

综上所述，本实用新型实施例提供的I2C总线电路中，设置了切换模块，通过切换模块，可以切换第一GPIO接口的功能状态和第二GPIO接口的功能状态，使得第一GPIO接口可以作为串行数据线，也可以作为串行时钟线，相应的，第二GPIO接口可以作为串行时钟线，也可以作为串行数据线；第一从设备连接模块的第一从设备串行数据线接口与所述第一GPIO接口连接，第一从设备串行时钟线接口与所述第二GPIO接口连接，则当第一从设备连接模块连接第一从设备时，第一从设备工作于第一GPIO接口作为串行数据线，且第二GPIO接口作为串行时钟线的状态；第二从设备连接模块的第二从设备串行数据线接口与第二GPIO接口连接，第二从设备串行时钟线接口与第一GPIO接口连接；则当第二从设备连接模块连接第二从设备时，第二从设备工作于第一GPIO接口作为串行时钟线，且第二GPIO接口作为串行数据线的状态；第一电阻、第二电阻和电源可以为各串行时钟线提供工作所需的电压，即，本实用新型实施例通过切换模块，可以使得第一GPIO接口和第二GPIO接口实现两条分时复用的I2C总线的效果，举例来说，I2C总线电路中的从设备地址为一共有7比特，前4比特由设备厂家决定，用户可配的有3比特，所以现有技术中相同类型的从设备可接入的数量最多可以达到8个；而本实用新型中，接入的第一从设备的数量可以达到8个，接入的第二从设备的数量也可以达到8个，即本实用新型实施例的I2C总线电路中可以接入到16个从设备，大大增加了I2C总线电路中接入从设备的数量。

优选地，如图4所示，示出了本实用新型实施例的一种I2C总线电路的另一电路图。

所述第一从设备连接模块20还包括：第一从设备标识配置单元201，所述第一从设备标识配置单元201用于配置所述第一从设备的第一标识号；所述第二从设备连接模块30还包括：第二从设备标识配置单元301，所述第二从设备标识配置单元301用于配置所述第二从设备的第二标识号。

本实用新型实施例中，通过第一从设备标识配置单元201可以配置第一从设备的第一标识号，则主设备可以通过I2C总线广播第一标识号，与第一从设备之间实现数据交互；通过第二从设备标识配置单元301可以配置第二从设备的第二标识号，则主设备可以通过I2C总线广播第二标识号，与第二从设备之间实现数据交互。

具体应用中，因为第一GPIO接口和第二GPIO接口分时复用，因此，第一标识号可以与第二标识号重复，主设备仍然可以识别出相应的第一从设备和第二从设备。

优选地，参照图4，所述I2C总线电路还包括：第一电源70、第一上拉电阻71、第一接地端72；

所述第一从设备标识配置单元包括：第一配置接口23、第二配置接口24、第三配置接口25；所述第一上拉电阻71的一端与所述第一电源70连接；所述第一配置接口23、所述第二配置接口24、所述第三配置接口25，与所述第一接地端72、所述第一上拉电阻70的另一端之间为按照第一预制连接规则连接的关系，用于使与所述第一接地端73连接的配置接口为低电平配置，与所述第一上拉电阻71的另一端连接的配置接口为高电平配置，通过所述低电平配置和所述高电平配置实现对所述第一从设备的第一标识号的配置。

具体应用中，第一预制连接规则可以是，按照标识号的大小由小到大的顺序，对各配置接口进行连接，举例来说，以第一从设备连接模块的数量有8个为例，可以预制第一个第一从设备连接模块的第一配置接口与第一接地端连接、第二配置接口与第一接地端连接、第三配置接口与第一接地端连接，使得第一个第一从设备的标识号为000，可以预制第二个第一从设备连接模块的第一配置接口与第一接地端连接、第二配置接口与第一接地端连接、第三配置接口与第一上拉电阻的另一端连接，使得第二个第一从设备的标识号为001，基于相似的原理，配置8个第一从设备的标识号为从000到111。

可以理解，各第一从设备的标识号也可以是不按大小顺序，只要配置得到的各第一从设备的第一标识号不重复，使得主设备可以通过第一标识号唯一识别一个第一从设备即可，本实用新型实施例对第一预制连接规则不作具体限定。

优选地，参照图4，所述I2C总线电路还包括：第二电源80、第二上拉电阻81、第二接地端82；

所述第二从设备标识配置单元301包括：第四配置接口33、第五配置接口34、第六配置接口35；所述第二上拉电阻81的一端与所述第二电源80连接；所述第四配置接口33、所述第五配置接口34、所述第六配置接口35，与所述第二接地端80、所述第二上拉电阻81的另一端之间为按照第二预制连接规则连接的关系，用于使与所述第二接地端82连接的配置接口为低电平配置，与所述第二上拉电阻81的另一端连接的配置接口为高电平配置，通过所述低电平配置和所述高电平配置实现对所述第二从设备的第二标识号的配置。

具体应用中，第二预制连接规则可以是，按照标识号的大小由小到大的顺序，对各配置接口进行连接，举例来说，以第二从设备连接模块的数量有8个为例，可以预制第一个第二从设备连接模块的第四配置接口与第二接地端连接、第五配置接口与第二接地端连接、第六配置接口与第二接地端连接，使得第一个第二从设备的标识号为000，可以预制第二个第二从设备连接模块的第四配置接口与第二接地端连接、第五配置接口与第二接地端连接、第六配置接口与第二上拉电阻的另一端连接，使得第二个第二从设备的标识号为001，基于相似的原理，配置8个第二从设备的标识号为从000到111。

可以理解，各第二从设备的标识号也可以是不按大小顺序，只要配置得到的各第二从设备的第二标识号不重复，使得主设备可以通过第二标识号唯一识别一个第二从设备即可，本实用新型实施例对第二预制连接规则不作具体限定。

具体应用中，较佳的，第一从设备可以是内存设备，和/或，显示设备，当第一从设备是同类型时，例如第一从设备都是内存设备，或第一从设备都是显示设备，第一从设备连接模块的数量可以为1至8个；第二从设备也可以是内存设备，和/或，显示设备，当第二从设备是同类型时，例如第二从设备都是内存设备，或第二从设备都是显示设备，第二从设备连接模块的数量也可以为1至8个。

举例来说，若某服务器上需要接16根内存条，需要分别读取其eeprom中的信息，而eeprom的I2C设备地址前4bit固定为1010h，在现有技术中需要两条I2C总线才能读16个eeprom，对硬件资源需求较大，而在本实用新型实施例中，只需要一条I2C总线就能读该16个eeprom。

本实用新型实施例可以增加一条I2C总线上接入的从设备数量，节省I2C控制器硬件资源，且硬件电路设计简单，减少硬件板图设计成本，还可以将同一功能的设备放在一个I2C总线中。可以理解，本实用新型实施例甚至拓展到n个GPIO接口任意两两组合，可以实现n(n-1)条I2C总线的功能，n为自然数，可以大大增加I2C总线上接入的从设备数量。

本实用新型还提供了一种芯片，包括上述的任意一种I2C总线电路，该芯片可以实现I2C的功能，且可以接入数量较多的从设备。

本实用新型还提供了一种系统，包括上述包含I2C总线电路的芯片，通过上述包含I2C总线电路的芯片，可以可以接入数量较多的从设备。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种I2C总线电路、芯片及系统，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (10)

1.一种I2C总线电路，其特征在于，所述I2C总线电路包括：

切换模块，至少一个第一从设备连接模块、至少一个第二从设备连接模块、第一电阻、第二电阻；

所述切换模块包括第一GPIO接口、第二GPIO接口，所述切换模块用于切换所述第一GPIO接口的功能状态和所述第二GPIO接口的功能状态；所述功能状态包括：作为串行数据线的状态、作为串行时钟线的状态；

所述第一从设备连接模块包括：第一从设备串行数据线接口、第一从设备串行时钟线接口；所述第一从设备串行数据线接口与所述第一GPIO接口连接，所述第一从设备串行时钟线接口与所述第二GPIO接口连接；用于在所述第一从设备连接模块连接第一从设备时，所述第一从设备工作于所述第一GPIO接口作为串行数据线，且所述第二GPIO接口作为串行时钟线的状态；

所述第二从设备连接模块包括：第二从设备串行数据线接口、第二从设备串行时钟线接口；所述第二从设备串行数据线接口与所述第二GPIO接口连接，所述第二从设备串行时钟线接口与所述第一GPIO接口连接；用于在所述第二从设备连接模块连接第二从设备时，所述第二从设备工作于所述第一GPIO接口作为串行时钟线，且所述第二GPIO接口作为串行数据线的状态；

所述第一电阻的一端与所述第一GPIO接口连接，所述第一电阻的另一端与电源连接；

所述第二电阻的一端与所述第二GPIO接口连接，所述第二电阻的另一端与所述电源连接。

2.根据权利要求1所述的I2C总线电路，其特征在于，所述第一从设备连接模块还包括：第一从设备标识配置单元，所述第一从设备标识配置单元用于配置所述第一从设备的第一标识号；

所述第二从设备连接模块还包括：第二从设备标识配置单元，所述第二从设备标识配置单元用于配置所述第二从设备的第二标识号。

3.根据权利要求2所述的I2C总线电路，其特征在于，所述I2C总线电路还包括：第一电源、第一上拉电阻、第一接地端；

所述第一从设备标识配置单元包括：第一配置接口、第二配置接口、第三配置接口；

所述第一上拉电阻的一端与所述第一电源连接；

所述第一配置接口、所述第二配置接口、所述第三配置接口，与所述第一接地端、所述第一上拉电阻的另一端之间为按照第一预制连接规则连接的关系，用于使与所述第一接地端连接的配置接口为低电平配置，与所述第一上拉电阻的另一端连接的配置接口为高电平配置，通过所述低电平配置和所述高电平配置实现对所述第一从设备的第一标识号的配置。

4.根据权利要求2所述的I2C总线电路，其特征在于，所述I2C总线电路还包括：第二电源、第二上拉电阻、第二接地端；

所述第二从设备标识配置单元包括：第四配置接口、第五配置接口、第六配置接口；

所述第二上拉电阻的一端与所述第二电源连接；

所述第四配置接口、所述第五配置接口、所述第六配置接口，与所述第二接地端、所述第二上拉电阻的另一端之间为按照第二预制连接规则连接的关系，用于使与所述第二接地端连接的配置接口为低电平配置，与所述第二上拉电阻的另一端连接的配置接口为高电平配置，通过所述低电平配置和所述高电平配置实现对所述第二从设备的第二标识号的配置。

5.根据权利要求1-4任一项所述的I2C总线电路，其特征在于，所述第一从设备包括：内存设备或显示设备。

6.根据权利要求1-4任一项所述的I2C总线电路，其特征在于，所述第二从设备包括：内存设备或显示设备。

7.根据权利要求5所述的I2C总线电路，其特征在于，所述第一从设备连接模块的数量为1至8个。

8.根据权利要求6所述的I2C总线电路，其特征在于，所述第二从设备连接模块的数量为1至8个。

9.一种I2C总线芯片，其特征在于，包括权利要求1至8任一所述的I2C总线电路。

10.一种I2C总线系统，其特征在于，所述I2C总线系统包括：权利要求9所述的芯片。