CN101336514B - 使用可选择信号电压的通信电路 - Google Patents

使用可选择信号电压的通信电路 Download PDF

Info

Publication number
CN101336514B
CN101336514B CN2006800522842A CN200680052284A CN101336514B CN 101336514 B CN101336514 B CN 101336514B CN 2006800522842 A CN2006800522842 A CN 2006800522842A CN 200680052284 A CN200680052284 A CN 200680052284A CN 101336514 B CN101336514 B CN 101336514B
Authority
CN
China
Prior art keywords
circuit
signal voltage
branch road
telecommunication circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800522842A
Other languages
English (en)
Other versions
CN101336514A (zh
Inventor
戴维德·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen TCL New Technology Co Ltd
Original Assignee
Shenzhen TCL New Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen TCL New Technology Co Ltd filed Critical Shenzhen TCL New Technology Co Ltd
Publication of CN101336514A publication Critical patent/CN101336514A/zh
Application granted granted Critical
Publication of CN101336514B publication Critical patent/CN101336514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

公开的实施方式涉及一种通信电路(100)。通信电路(100)的一个实施例包括适合在第一信号电压水平运行的第一支路(101，103)，适合将符合所述第一信号电压水平的电压输送到第一支路(101，103)的第一源电压触点(105)，适合在高于第一信号电压水平的第二信号电压水平运行的第二支路(107，109)，经外部接口(136)接收符合第二信号电压水平的电压并将符合第二信号电压水平的电压输送到第二支路(107，109)的第二源电压触点(111)，以及与第一源电压触点(105)和第二源电压触点(111)耦合的电压选择电路(126)，电压选择电路(126)经配置向第一支路(101，103)提供第一信号电压水平，向第二支路(107，109)提供第二信号电压水平。

Description

使用可选择信号电压的通信电路
技术领域
本发明涉及改进集成电路元件(如经由内置集成电路(I2C，Inter-IntegratedCircuit)总线进行通信的器件)的互联性。
背景技术
本部分旨在向读者介绍与以下所描述和/或提出专利权的本发明各方面相关的诸方面技术。讨论相关技术相信有助于向读者提供背景信息，便于读者更好地了解本发明的各方面。因此，这些陈述应就此发明而并非作为对已有技术的承认加以审阅。
许多电子系统采用通信机制允许不同系统元件，例如集成电路器件，之间的通信。此类通信机制的范例之一是由荷兰皇家飞利浦电子公司开发的I2C总线。I2C总线是一种串口通信链接，用于将低速外围设备连接到母版，嵌入式系统或类似系统上。I2C总线应用实例包括，访问用于存储用户设置的非易失性随机存取存储器(NVRAM，Non-Volatile Random Access Memory)芯片，访问低速数模转换器(DAC，Digital-to-Analog Convertor)和模数转换器(ADC，Analog-to-Digital Convertor)，更改计算机监视器上的设置，读取硬件监视器和诊断性传感器，以及类似设备。
经I2C总线通信涉及两种线路：时钟线路(SCL)和数据线路(SDA)。除传输开始和结束时外，SCL线路的低电平将引起SDA线路状态改变。而SCL线路的高电平将使得SDA线路被采样。传输的开始和结束(停止)由特殊的SDA/SCL序列表示。单个总线控制器能够控制SCL线路，而当需要更多时间时，次级设备可通过保持SCL线路低电平来延迟时钟线路。
I2C总线上的设备如同漏极开路的器件一样运行，通过上拉电阻器连接到与信号电压水平相当的电压电源。信号电压水平不应超过IC与I2C总线连接时规定的最大输入电压。
I2C总线扩展到超过一个印刷电路板(PCB)并且连接到外部电路时，可能出现运行方面问题。其中之一会发生于当外部电路需要的逻辑电压水平超过PCB上的IC所能承受的水平时。例如，如果外部设备需要5伏特的逻辑水平，但PCB上的所有IC所能承受的电压水平都不超过3.3伏特，则将I2C总线连接到外部设备和PCB可能会导致PCB上的IC损坏。
以前，解决该电压失配问题主要通过在PCB上增加电压转换电路，例如FET电路，以在5-伏特逻辑水平运行I2C总线的外部接口区。但是，我们知道，将总线信号从3.3伏特水平转换到5伏特水平会在信号过度时引起非单调行为。该非单调行为可导致假时钟脉冲边缘，从而导致I2C总线传输瘫痪。
采用现有电压转换回路技术来解决I2C总线上的电压水平失配问题会引起系统性能问题。我们希望能有一种系统和方法能够减少此类电压水平失配问题所带来的影响。
发明内容
公开的实施方式涉及一种通信电路。通信电路的实施例之一包含适合在第一信号电压水平运行的第一支路，适合将符合第一信号电压水平的电压输送到第一支路的第一源电压触点，适合在高于第一信号电压水平的第二信号电压水平运行的第二支路，适合经外部接口接收符合第二信号电压水平的电压并将符合第二信号电压水平的电压输送到第二支路的第二源电压触点，以及与第一源电压触点和第二源电压触点耦合的电压选择电路，该电压选择电路经配置可将第一信号电压水平输送给第一支路并将第二信号电压水平输送给第二支路。
附图说明
在附图中：
图1为依据本发明的一个实施例给出的一种通信电路的示意图；
图2为依据本发明的一个实施例给出的一种过程的流程图。
具体实施方式
本部分旨在向读者介绍与以下所描述和/或提出专利权的本发明各方面相关的诸方面技术。讨论相关技术相信有助于向读者提供背景信息，便于读者更好地了解本发明的各方面。因此，这些陈述应就此发明而并非作为对已有技术的承认加以审阅。
图1为依据本发明的一个实施例给出的一种通信电路的示意图。通信电路一般采用参考编号100。如下所述，本发明的实施例中为通信电路100的不同分支自动选择信号电压水平。作为示例，图1所示的通信电路100包含两个支路。第一支路包括时钟线路101(SCL0_3)和数据线路103(SDA0_3)。时钟线路101通过上拉电阻102连接到源电压触点105(+3.3VS)上，在图1的实施例中该支路标示为3.3伏特左右的电压水平运行。数据线路103通过上拉电阻104连接到源电压触点105上。第一支路在图1中标示为“3.3V侧”。
通信电路100的第二支路包括时钟线路107(SCL_CC)和数据线路109(SDA_CC)。跳变电路106连接第一支路的时钟线路101与第二支路的时钟线路107。跳变电路108连接第一支路的数据线路103与第二支路的数据线路109。跳变电路106和108可各配备场效应晶体管(FET，Field Effect Transistor)。跳变电路106和108经滤波电容器110与系统接地端子连接。时钟线路107经上拉电阻112连接到源电压触点111(EEPROM_VCC)。数据线路109经上拉电阻114连接到源电压触点111(EEPROM_VCC)。
源电压触点111还通过连接负责向EEPROM 124送电。EEPROM 124具有数据输出(SDA)，通过电阻120连接到数据线路109；以及时钟输出(SCL)，通过电阻122连接到时钟线路107。以这种方式，EEPROM可向通信电路100提供时钟和数据信号。
在本发明的一种实施例中，源电压触点105与源电压触点111隔离。通信电路100第一支路信号的电压水平的值与源电压触点105上供电电压的值相符。信号电压值决定了信号值的电压范围，将解释为该电路支路中的逻辑“0”或逻辑“1”。在通信电路100的第一支路中，3.3伏特是信号的最大允许电压值。这表示3.3伏特是测定通信电路100的第一支路中信号为逻辑“0”还是逻辑“1”的上限。
通信电路100中第二支路中信号电压水平的值与输送到源电压触点111的电压值相符。在本发明的一种实施例中，外部设备连接到通信电路100时，电压经外部接口连接到源电压触点111上。如下所述，外部提供的信号电压水平值可能高于提供给通信电路100第一支路的源电压触点105的电压值。例如，源电压触点111的电压值可能在约5.0伏特的范围内。这表示5.0伏特测定通信电路100的第二支路中信号为逻辑“0”还是逻辑“1”的上限。
如果没有外部设备经接口136连接到通信电路100，源电压触点111可与源电压触点105连接。在这种情况下，通信电路100第一和第二支路信号电压水平值相同。
如上所述，本发明的一种实施例适用于允许连接所需信号电压水平高于通信电路100的第一支路中提供的信号电压水平的外部设备。例如，所需信号电压值约为5伏特的设备可经外部接口136连接。本发明的一种实施例适用于电路第二支路中所需的信号电压水平高于电路第一支路的情况，并能很容易的满足这种需要。
外部接口136包括信号路径，其经电阻116向源电压触点111提供电压。该信号路径在图1中标注为接口136的插针“5”。经该接口提供的电压设置了通信电路100第二支路的信号电压水平。
时钟信号107和数据信号109可被提供给分别通过电阻128和电阻130经接口136连接的外部设备。时钟信号107经过滤波电容器132接地，数据信号109经滤波电容器134接地。
除了为EEPROM 124提供工作电压外，源电压触点111通过二极管126的负极连接到与通信电路100第一支路相关的源电压触点105。二极管126位于通信电路100可选电压侧(第二支路)对所有集成电路设备的供电线路中。源电压触点111也被连接作为通信电路100第二支路中I2C总线的上拉电压。在此情况下，提供给源电压触点111的电压被用来设置通信电路100第二支路中的信号电压水平。
因此，通信电路100可容纳信号水平从约3.3伏特到任何合理水平，例如约5伏特的外部设备的操作。如果外部设备的信号电压水平约为3.3伏特(即与电路第一支路的信号水平相同)，跨二极管126的压降几乎无法差别。但如果外部设备需要较高的信号水平(如，在约5.0伏特的范围内)，跨二极管126的压降为第二信号电压水平输送至源电压触点111和输送至源电压触点105第一信号电压水平之间电压差。
如图1所示，本发明的一种实施例，可允许外部设备选择其理想的通信电压水平而无需进行低到高逻辑水平转换。没有外部设备时的不良非单调行为的影响，通过经接口136接收来自外部设备的第二信号电压水平而不是简单的将可选侧的信号水平提高的较高水平，例如5伏特而实现最小化。本发明的一种实施例允许单一产品来支持需要不同逻辑电压水平的多个外部设备。
图2为依据本发明的一个实施例给出的一种过程的流程图。该过程一般采用参考编号200。在方框202，过程开始。
在方框204中，符合第一信号电压水平的电压被提供给通信电路的第一支路。在本发明的一种实施例中，第一信号电压水平要低于与连接通信电路的外部设备相关的第二信号电压水平。在方框206中，符合第二信号电压水平的外部电压经外部来源，例如外部接口，图1所示的如经外部接口136被接收。在方框208，符合第二信号电压水平的电压被提供给通信电路的第二支路。在方框210中，过程结束。
尽管本发明允许有各种修改和替代形式，但具体实施方式已通过实例示于简图内并将在此进行说明。然而，可以理解的是本发明并非有意受限于这些公开的具体形式。相反，本发明旨在涵盖按以下所附权利要求符合本发明精神和范畴的所有修改，等同物和替代物。

Claims (19)

1.一种通信电路(100)，包括：
第一支路(101，103)，适合在第一信号电压水平运行；
第一源电压触点(105)，适合将符合所述第一信号电压水平的电压输送到所述第一支路(101，103)；
第二支路(107，109)，适合在高于所述第一信号电压水平的第二信号电压水平运行；
第二源电压触点(111)，适合经外部接口接收符合所述第二信号电压水平的电压(136)，并将所述符合第二信号电压水平的电压输送到所述第二支路(107，109)；
电压选择电路(126)，与所述第一源电压触点(105)和所述第二源电压触点(111)耦合，电压选择电路(126)经配置可向所述第一支路(101，103)提供所述第一信号电压水平；
跳变电路(106，108)，与所述第一支路(101，103)和所述第二支路(107，109)连接。
2.根据权项1所述的通信电路(100)，其中所述第一支路(101，103)包括时钟线路(101)。
3.根据权项1所述的通信电路(100)，其中所述第一支路(101，103)包括数据线路(103)。
4.根据权项1所述的通信电路(100)，其中通信电路(100)包含内置集成电路I2C总线。
5.根据权项1所述的通信电路(100)，其中所述电压选择电路(126)包含二极管(126)。
6.根据权项1所述的通信电路(100)，其中所述第一信号电压水平约为3.3伏特。
7.根据权项1所述的通信电路(100)，其中所述第二信号电压水平约为5.0伏特。
8.根据权项1所述的通信电路(100)，其中所述跳变电路(106，108)包含第一场效应晶体管FET电路(106)和第二FET电路(108)。
9.根据权项1所述的通信电路(100)，其中所述第二信号电压水平经至少一个上拉电阻(112，114)被提供给所述第二支路(107，109)。
10.一种在通信电路(100)中选择信号电压水平的方法(200)，包括第一支路(101，103)和第二支路(107，109)，跳变电路(106，108)；
所述跳变电路(106，108)与所述第一支路(101，103)和所述第二支路(107，109)连接；
该方法包括：
向所述第一支路(101，103)提供(204)第一信号电压水平；
从通信电路(100)外部的来源接收(206)符合第二信号电压水平的电压，所述电压符合第二信号电压水平，且高于第一信号电压水平；以及向
所述第二支路(107，109)提供(208)所述第二信号电压水平。
11.根据权项10所述的方法(200)，包括经时钟线路(101)接收时钟信号。
12.根据权项10所述的方法(200)，包括经数据线路(103)接收数据信号。
13.根据权项10所述的方法(200)，包括根据内置集成电路I2C总线协议在通信电路中通信。
14.根据权项10所述的方法(200)，其中所述第一信号电压水平约为3.3伏特。
15.根据权项10所述的方法(200)，其中所述第二信号电压水平约为5.0伏特。
16.一种适用于选择信号电压水平的通信电路(100)，通信电路(100)包括适合在第一信号电压水平运行的第一支路(101，103)和适用于在第二信号电压水平运行的第二支路(107，109)，以及与所述第一支路(101，103)和所述第二支路(107，109)连接的跳变电路(106，108)，所述第二信号电压水平高于所述第一信号电压水平，通信电路(100)包括：
向所述第一支路(101，103)提供符合所述第一信号电压水平的电压装置(105)；
从所述通信电路(100)的外部来源接收符合所述第二信号电压水平的电压的装置(136)；以及
向所述第二支路(107，109)提供所述第二信号电压的装置(126)。
17.根据权项16所述的通信电路(100)，其中通信电路(100)包括时钟线路(101)。
18.根据权项16所述的通信电路(100)，其中通信电路(100)包括数据线路(103)。
19.根据权项16所述的通信电路(100)，其中通信电路(100)包含内置集成电路I2C总线。
CN2006800522842A 2006-03-30 2006-03-30 使用可选择信号电压的通信电路 Active CN101336514B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/012635 WO2007114821A1 (en) 2006-03-30 2006-03-30 Communication circuit with selectable signal voltage

Publications (2)

Publication Number Publication Date
CN101336514A CN101336514A (zh) 2008-12-31
CN101336514B true CN101336514B (zh) 2011-03-16

Family

ID=37057069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800522842A Active CN101336514B (zh) 2006-03-30 2006-03-30 使用可选择信号电压的通信电路

Country Status (4)

Country Link
US (1) US20100013539A1 (zh)
EP (1) EP2005591A1 (zh)
CN (1) CN101336514B (zh)
WO (1) WO2007114821A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223741B1 (en) * 2014-10-17 2015-12-29 Lexmark International, Inc. Systems for setting the address of a module
CN105939157B (zh) * 2015-03-03 2019-08-06 卡西欧计算机株式会社 电平变换电路以及投影装置
TWI615704B (zh) * 2015-07-30 2018-02-21 華碩電腦股份有限公司 電子裝置與其控制方法
US10193286B2 (en) 2015-07-30 2019-01-29 Asustek Computer Inc. Electronic device and control method thereof
US11256831B2 (en) * 2019-11-12 2022-02-22 Kas Kasravi System and method for secure electric power delivery

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778640A (en) * 1972-07-03 1973-12-11 Ibm Signal voltage level translating circuit
CN1156349A (zh) * 1995-11-21 1997-08-06 索尼公司 由时钟信号控制的电平转换电路
US5691654A (en) * 1995-12-14 1997-11-25 Cypress Semiconductor Corp. Voltage level translator circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5891680A (ja) * 1981-11-26 1983-05-31 Fujitsu Ltd 半導体装置
DE69412891T2 (de) * 1993-04-19 1999-04-01 Koninklijke Philips Electronics N.V., Eindhoven Überspannungsschutzschaltung
US5406140A (en) * 1993-06-07 1995-04-11 National Semiconductor Corporation Voltage translation and overvoltage protection
US5644265A (en) * 1995-05-01 1997-07-01 International Business Machines Corporation Off-chip driver for mixed voltage applications
US5680063A (en) * 1996-04-23 1997-10-21 Motorola, Inc. Bi-directional voltage translator
US6025737A (en) * 1996-11-27 2000-02-15 Altera Corporation Circuitry for a low internal voltage integrated circuit
US5852540A (en) * 1997-09-24 1998-12-22 Intel Corporation Circuit for protecting the input/output stage of a low voltage integrated circuit device from a failure of the internal voltage supply or a difference in the power-up sequencing of supply voltage levels
IT1296427B1 (it) * 1997-11-14 1999-06-25 Sgs Thomson Microelectronics Circuito di ingresso bus-hold in grado di ricevere segnali di ingresso con livelli di tensione superiori alla propria tensione di
US6232818B1 (en) * 1998-05-20 2001-05-15 Xilinx, Inc. Voltage translator
US6785161B2 (en) * 2002-06-28 2004-08-31 Micron Technology, Inc. High voltage regulator for low voltage integrated circuit processes
US7417454B1 (en) * 2005-08-24 2008-08-26 Xilinx, Inc. Low-swing interconnections for field programmable gate arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778640A (en) * 1972-07-03 1973-12-11 Ibm Signal voltage level translating circuit
CN1156349A (zh) * 1995-11-21 1997-08-06 索尼公司 由时钟信号控制的电平转换电路
US5691654A (en) * 1995-12-14 1997-11-25 Cypress Semiconductor Corp. Voltage level translator circuit

Also Published As

Publication number Publication date
EP2005591A1 (en) 2008-12-24
CN101336514A (zh) 2008-12-31
US20100013539A1 (en) 2010-01-21
WO2007114821A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
CN109509422B (zh) 显示面板驱动电路及显示装置
CN101770443B (zh) 一种内部集成电路总线时序调节方法、相应装置及系统
CN107978331B (zh) 阻抗校准电路和包括其的半导体存储器件
US7636806B2 (en) Electronic system and method for sending or receiving a signal
CN101336514B (zh) 使用可选择信号电压的通信电路
US20090234999A1 (en) Apparatus for resolving conflicts happened between two i2c slave devices with the same addressed address
CN111883037A (zh) 时序控制板、驱动装置和显示装置
CN100504831C (zh) 一种i2c总线被从器件锁定后的恢复方法及装置
CN1740998A (zh) I2c总线中主器件复位的实现方法、复位装置及其设备
CN114911743B (zh) Spi从机设备、spi主机设备和相关的通信方法
US6874050B2 (en) Circuit and method for expanding a serial bus
CN113704157A (zh) 一种基于总线控制多路不同电平复位信号的系统
US9819518B2 (en) Semiconductor device, semiconductor system including the same, and control method of semiconductor device
SG189197A1 (en) Electronic device and serial data communication method
CN110546617A (zh) 具有集成式错误校正的dram存储器
CN211457377U (zh) 一种用于网关的双sim卡切换电路
CN111858410B (zh) 存储器模块及具有存储器模块的存储系统
WO2003069357A1 (en) Smart adapter for wiring analyzer
CN101083463A (zh) 一种双向电平转换的装置及方法
KR101139135B1 (ko) Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트
US7598510B2 (en) Serial interface connecting circuit for supporting communications between different types of serial interfaces
US7426586B2 (en) Configurable input/output terminals
JP5181777B2 (ja) 電源状態通知方法及び電源状態通知回路
CN217739749U (zh) 一种开关控制电路
CN218122640U (zh) 一种匹配电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant