CN1740998A - I2c总线中主器件复位的实现方法、复位装置及其设备 - Google Patents

I2c总线中主器件复位的实现方法、复位装置及其设备 Download PDF

Info

Publication number
CN1740998A
CN1740998A CN 200510102693 CN200510102693A CN1740998A CN 1740998 A CN1740998 A CN 1740998A CN 200510102693 CN200510102693 CN 200510102693 CN 200510102693 A CN200510102693 A CN 200510102693A CN 1740998 A CN1740998 A CN 1740998A
Authority
CN
China
Prior art keywords
bus
main device
state
reset
described main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510102693
Other languages
English (en)
Inventor
于克泳
董强
邵国
刘嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN 200510102693 priority Critical patent/CN1740998A/zh
Priority to PCT/CN2005/002016 priority patent/WO2007030978A1/zh
Publication of CN1740998A publication Critical patent/CN1740998A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种I2C总线中主器件复位的实现方法、复位装置和相应通讯设备，该方法包括步骤：实时检测I2C总线状态，收到外界对所述主器件的复位信号时，判断当前I2C总线状态，如果空闲，立刻对主器件复位，如果I2C总线上有I2C总线操作周期，则在该操作周期结束后再对主器件复位。所述复位装置独立于主器件，包括监控部分，用于监控I2C总线状态；以及复位控制部分，用于接收外界对主器件的复位信号，在收到该复位信号时且I2C总线处于空闲状态时，向所述主器件发出复位信号。所述通讯设备包括通过I2C总线相连的主器件、从器件及上述复位装置。本发明可以避免主器件复位时I2C总线被锁定，且对主器件和从器件没有特殊的设计要求。

Description

I2C总线中主器件复位的实现方法、复位装置及其设备
技术领域
本发明涉及通讯设备中使用I2C总线的情况，尤其是当I2C总线结构中实现主器件复位的方法和装置。
背景技术
I2C总线(Inter-IC BUS或IIC BUS，集成电路间互连总线)是一种由飞利浦(PHILIPS)公司开发的一套串行总线，用于连接微控制器及其外围设备。I2C总线有两根信号线：一根时钟线SCL，一根双向数据线SDA。所有接到I2C总线上的器件的时钟线SCL均接到总线的SCL，其数据线SDA都连接到总线的双向数据线SDA线。总线使用软件寻址来识别每个器件(如微控制器、存储器、LCD驱动器、时钟芯片和其他I2C总线器件)，完全省去了每个器件的片选线，因而使系统的接线非常简单。目前I2C已经成为重要的全球业界标准，被所有主要的IC厂商所认同和使用。在计算机网络通讯设备中，具有I2C总线接口的器件应用也越来越多。
在I2C总线中，当某个器件生成总线上的时钟信号SCK并发起数据传输时，被称为是发送器(也叫主器件)，某个器件从总线上接收控制信息时，被称为接收器(也叫从器件)。主器件用于启动总线，产生时钟并传送数据，此时任何被寻址的器件均被认为是从器件。
I2C总线工作时，由总线上的主器件控制时钟线SCL提供时钟同步信号脉冲，由双向数据线SDA完成数据传送。I2C总线的数据传送速率，在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s。I2C总线技术规范中，总线协议有着严格的时序要求。
I2C总线的数据传送格式是：在I2C总线开始信号后，送出的第一个字节数据是用来选择从器件的地址和指示读写操作，其中前7bit为地址码，第8bit为读写标志位(R/W)。标志位为“0”表示是主器件的“写”操作，即主器件把信息写入到所选址的从器件；标志位为“1”表示主器件的“读”操作。开始信号后，系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较，如果与主器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8bit标志(R/W)确定。I2C总线上每次传输的数据字节数不受限制，但每一个字节必须为8位，而且每个传送的字节后面(第9位)，从器件必须跟一个认可位，也叫应答位(ACK，Acknowledge bit)
I2C总线技术规范中，对开始和结束信号(也称起始和停止信号)以及应答信号的定义如下：
起始信号(S)：在时钟线SCL保持高电平期间，双向数据线SDA上出现由高电平向低电平的变化，用于启动I2C总线，为I2C总线的起始信号；
停止信号(P)：在时钟线SCL保持高电平期间，双向数据线SDA上出现由低电平向高电平的变化，用于停止I2C总线，为I2C总线的终止信号；
应答信号(A)：在I2C总线传输过程中每一个字节的第9个SCL脉冲对应着应答位，若双向数据线SDA上显示低电平则为总线“应答(A)”，若双向数据线SDA上显示高电平则为总线“非应答(/A)”。
只有主器件才能对I2C总线实现管理与检测，开始和结束信号一般都是由主器件产生。I2C总线数据传输时，在时钟线SCL为高电平期间，数据线SDA上必须保持有稳定的逻辑电平状态，高电平表示数据1，低电平表示数据0。只有在时钟线SCL为低电平时，才允许数据线SDA上的电平状态发生变化。
I2C总线的工作速度一般是取决于主器件和从器件的性能，参考I2C的总线规范，时钟线SCL的工作频率可以工作在0Hz到100kHz之间。
I2C总线本身不会锁定，但如果总线上存在干扰或者SDA或SCL被某些特定的因素拉成低电平，I2C总线就产生锁定，这些情况通常是由于外部干扰以及从器件的失效和故障造成。若SDA线被总线上的一个器件拉成低电平，主器件就不能产生起始、停止信号，进行下一步的传送，此时主器件一般会检测到I2C总线出现锁定，无法实现下一步的数据传输。因此必须通过一定的手段来避免出现此种情况下造成I2C总线的故障。
在计算机通讯设备内，I2C总线上的主器件一般是CPU，从器件是连接在I2C总线上的其它器件，比如存储器、传感器、实时时钟等。如果在印制电路板设计时经过仔细的布局布线，一般可以避免因总线上出现干扰造成总线的锁定。但是，还有一种可能出现但比较隐蔽的情况，也会造成I2C总线的锁定，且必须要通过其它手段来解决。譬如，在主器件(CPU)在对I2C从器件的读操作期间，如果CPU突然被复位(RESET)，而此时I2C总线上的一个读操作周期却还没有结束，I2C从器件一般有没有复位输入管脚，也无法知道主器件被复位的情况，从器件只是看到总线的SCL停止变化，但I2C总线允许时钟线SCL停止，因此从器件也不会认为I2C总线的主器件出现故障。
在CPU复位过程中及复位后，SCL往往被上拉到高电平，保持稳定，按照I2C总线的规范，SDA数据线上的数据在时钟线SCL高电平期间必须是稳定的，如果从器件此时在SDA上输出的bit正巧为“低”，因此，从器件将始终驱动SDA线为低电平，使主器件无法产生任何起始、停止信号，从而由从器件锁定SDA线，造成I2C总线的锁定。
这种情况出现后，如果主器件能够单独控制SCK，可以通过发送几个SCK脉冲，使从器件完成I2C总线上的读操作周期，从而避免I2C总线的锁定，但是，有许多CPU(主器件)，其内部集成的I2C寄存器一般不提供直接对SCK的控制，因此，无法采用输出SCK脉冲的办法来解决。I2C总线如果被上述的原因锁定后，一般无法仅仅通过复位(RESET)主器件来解决，若没有其它合适可靠的解决办法，必须要重新上电才能解决。
对于I2C总线被锁定后的解决方法，现有技术中的一些器件提供了各自的解决途径。
FreeScale公司(美国一家芯片公司)PowerPC处理器中的MPC8541、MPC8560系列CPU，其内部集成了I2C总线控制寄存器，在发现I2C总线被锁定后，可以通过读写一系列的I2C总线控制寄存器来使I2C总线退出锁定状态。
MAXIM公司(美国一家芯片公司)的MAX7500系列I2C从器件，其内部集成了超时功能，提供I2C总线的锁定保护。如果在250ms内时钟线SCL没有发生变化，从器件将自动结束本次的I2C操作，回到初始状态，从而避免了从器件对I2C总线的锁定；
但是，在计算机通讯设备内I2C总线上连接的器件往往比较多，I2C主器件(一般是CPU)不一定具有解决I2C总线锁定状态的控制寄存器，同时，目前I2C总线上所有的从器件也不可能全部具备自动退出锁定状态的功能，因此，还需要提供一种适用性更好的装置来解决I2C总线可能被锁定的问题。
发明内容
本发明要解决的技术问题是提供一种I2C总线中主器件复位的实现方法，可以避免主器件复位时I2C总线被锁定，且对主器件和从器件没有特殊的设计要求。本发明还要提供一种可实现该方法的通讯设备，以及用于实现该方法的复位装置。
为了解决上述技术问题，本发明提供了一种I2C总线中主器件复位的实现方法，包括以下步骤：实时检测I2C总线状态，在接收到外界对所述主器件的复位信号时，先判断当前时刻I2C总线的状态，如果I2C总线空闲，立刻对主器件进行复位，如果I2C总线上正在有I2C总线操作周期，则在该操作周期结束后，再对所述主器件进行复位。
进一步地，上述实现方法还可具有以下特点：该方法是通过独立于主器件的一个复位装置来检测I2C总线的状态，接收外界对所述主器件的复位信号，并完成状态判断和对主器件的复位操作。
本发明提供用于实现上述方法的I2C总线中主器件的复位装置包括I2C总线监控部分和复位控制部分，其中：
所述I2C总线监控部分与I2C总线相连，用于监控I2C总线的状态，并向复位控制部分提供当前I2C总线的状态指示；
所述复位控制部分用于接收外界对所述主器件的复位信号，从所述监控部分获知I2C总线的当前状态，在收到该复位信号时且I2C总线处于“空闲”状态时，向所述主器件发出复位信号。
进一步地，上述复位装置还可具有以下特点：所述I2C总线监控部分实时监控I2C总线上是否有操作周期，如果有，提供I2C总线“忙”的状态指示，否则，提供I2C总线“空闲”的状态指示。
进一步地，上述复位装置还可具有以下特点：该复位装置由可编程逻辑器件内部的逻辑电路所构成。
进一步地，上述复位装置还可具有以下特点：该复位装置用硬件描述语言Verilog或VHDL实现。
本发明提供可实现上述方法的采用I2C总线的通讯设备包括通过I2C总线相连的主器件和从器件，其特征在于，还包括一个用于所述主器件复位的装置，该装置独立于所述主器件，用于实时监测I2C总线的状态，在接收到外部对所述主器件的复位信号且I2C总线处于空闲状态时，向所述主器件发出复位信号。
由上可知，采用本发明完全可以避免I2C主器件(一般是CPU)在对I2C总线读操作期间因被复位而由从器件造成总线的锁定，提高了系统的适应性、稳定性和可靠性，且实现起来方便灵活，硬件成本低。
附图说明
图1是本发明实施例I2C总线中主器件的复位装置的结构框图。
图2是本发明实施例I2C总线中主器件的复位装置工作状态转换图
具体实施方式
下面结合附图对技术方案的实施作进一步的详细描述：
图1所示是本实施例I2C总线中主器件的复位装置的结构框图。如图所述，该装置包括I2C总线上的主器件101、主器件的复位装置102和I2C总线的从器件103。本实施例中，主器件101为CPU处理器。I2C总线上一般有多个从器件103，图中只示出了其中的一个。
复位装置102在本实施例中由可编程逻辑器件(PLD)实现，此装置是用PLD内部逻辑电路构成的一个功能模块。实际应用中，为了形成模块化并适应多家厂商的PLD器件，此功能模块一般由硬件描述语言Verilog或VHDL实现，以提高模块的可移植性。如图所示，外界对主器件的复位信号RESET_cpu、连接到主器件101 RESET端的复位信号线、I2C总线上的时钟线SCL和双向数据线SDA同时引入PLD内部的复位装置102。
复位装置102主要由I2C总线监控部分和复位控制部分构成。
I2C总线监控部分与IC总线相连，负责监控I2C总线的状态，并向复位控制部分提供当前I2C总线的状态输出指示，比如，用电平‘0’表示I2C总线空闲，电平‘1’表示I2C总线上有操作周期。
复位控制部分负责监测外界对主器件的复位信号，接收到外界对所述主器件的复位信号时，如果I2C总线空闲，则对主器件立刻进行复位，如果I2C总线上有I2C总线操作周期，则等到主器件的I2C总线操作周期结束，I2C总线监控部分的状态指示变为“空闲”后，再对主器件进行复位。
为了主器件复位的实现方法进行更清楚地说明，请参照图2示出的复位装置102工作时的状态转换图，其中每一个圆圈，代表着一种状态，箭头表示出在不同条件下状态的转换。
I2C总线处于“空闲”状态时，如果收到外界对I2C总线上主器件的复位信号，复位装置立刻转换到“主器件复位”状态，对主器件进行复位，复位结束后状态切换回“空闲”状态；
I2C总线处于“空闲”状态时，如果I2C总线上出现起始信号，状态转换到“监视I2C总线”状态，在该状态下，如果I2C总线出现停止信号，表明一次I2C总线的操作周期完成，状态转换回“空闲”状态；
I2C总线处于“监视I2C总线”状态，即I2C总线上正在有读写操作周期时，如果收到外界对主器件的复位信号，工作状态转换到“等待I2C总线周期结束”状态；当I2C总线上出现停止信号后，表明I2C总线上的操作周期已经完成，复位装置转换到“主器件复位”状态，向主器件发送复位信号，复位结束后，切换回“空闲”状态。
综上所述，本发明把原本由外界直接给主器件的复位信号改由经I2C总线中主器件的复位装置供给主器件，避免在I2C主器件在对从器件读操作期间被复位，从而防止从器件可能会对I2C总线造成的锁定。并且不需要对主器件和从器件有特殊的设计，具有适应性好、稳定性和可靠性高，实现方便灵活，硬件成本低等优点。

Claims (10)

1、一种I2C总线中主器件复位的实现方法，包括以下步骤：实时检测I2C总线状态，在接收到外界对所述主器件的复位信号时，先判断当前时刻I2C总线的状态，如果I2C总线空闲，立刻对主器件进行复位，如果I2C总线上正在有I2C总线操作周期，则在该操作周期结束后，再对所述主器件进行复位。
2、如权利要求1所述的实现方法，其特征在于，该方法是通过独立于主器件的一个复位装置来检测I2C总线的状态，接收外界对所述主器件的复位信号，并完成状态判断和对主器件的复位操作。
3、一种I2C总线中主器件的复位装置，其特征在于，包括I2C总线监控部分和复位控制部分，其中：
所述I2C总线监控部分与I2C总线相连，用于监控I2C总线的状态，并向复位控制部分提供当前I2C总线的状态指示；
所述复位控制部分用于接收外界对所述主器件的复位信号，从所述监控部分获知I2C总线的当前状态，在收到该复位信号时且I2C总线处于“空闲”状态时，向所述主器件发出复位信号。
4、如权利要求3所述的复位装置，其特征在于，所述I2C总线监控部分实时监控I2C总线上是否有操作周期，如果有，提供I2C总线“忙”的状态指示，否则，提供I2C总线“空闲”的状态指示。
5、如权利要求3所述的复位装置，其特征在于，该复位装置由可编程逻辑器件内部的逻辑电路所构成。
6、如权利要求3所述的复位装置，其特征在于，该复位装置用硬件描述语言Verilog或VHDL实现。
7、一种采用I2C总线的通讯设备，包括通过I2C总线相连的主器件和从器件，其特征在于，还包括一个用于所述主器件复位的装置，该装置独立于所述主器件，用于实时监测I2C总线的状态，在接收到外部对所述主器件的复位信号且I2C总线处于空闲状态时，向所述主器件发出复位信号。
8、如权利要求7所述的通讯设备，其特征在于，所述用于所述主器件复位的装置进一步包括I2C总线监控部分和复位控制部分，其中：
所述I2C总线监控部分与I2C总线相连，用于监控I2C总线的状态，并向复位控制部分提供当前I2C总线的状态指示；
所述复位控制部分用于接收外界对所述主器件的复位信号，从所述监控部分获知I2C总线的当前状态，在收到该复位信号时且I2C总线处于“空闲”状态时，向所述主器件发出复位信号。
9、如权利要求8所述的通讯设备，其特征在于，所述I2C总线监控部分实时监控I2C总线上是否有操作周期，如果有，提供I2C总线“忙”的状态指示，否则，提供I2C总线“空闲”的状态指示。
10、如权利要求8所述的通讯设备，其特征在于，所述用于所述主器件复位的装置由可编程逻辑器件内部的逻辑电路所构成。
CN 200510102693 2005-09-13 2005-09-13 I2c总线中主器件复位的实现方法、复位装置及其设备 Pending CN1740998A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 200510102693 CN1740998A (zh) 2005-09-13 2005-09-13 I2c总线中主器件复位的实现方法、复位装置及其设备
PCT/CN2005/002016 WO2007030978A1 (fr) 2005-09-13 2005-11-25 Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510102693 CN1740998A (zh) 2005-09-13 2005-09-13 I2c总线中主器件复位的实现方法、复位装置及其设备

Publications (1)

Publication Number Publication Date
CN1740998A true CN1740998A (zh) 2006-03-01

Family

ID=36093391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510102693 Pending CN1740998A (zh) 2005-09-13 2005-09-13 I2c总线中主器件复位的实现方法、复位装置及其设备

Country Status (2)

Country Link
CN (1) CN1740998A (zh)
WO (1) WO2007030978A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100504831C (zh) * 2007-08-31 2009-06-24 中兴通讯股份有限公司 一种i2c总线被从器件锁定后的恢复方法及装置
CN101430672B (zh) * 2007-11-08 2010-06-02 英业达股份有限公司 相容i2c与系统管理两种总线的架构及时序缓冲装置
US7882290B2 (en) 2008-12-12 2011-02-01 Via Technologies, Inc. Method for preventing transaction collision on bus and computer system utilizing the same
CN102521187A (zh) * 2011-11-29 2012-06-27 广东东研网络科技有限公司 一种i2c总线通信死锁解决方法
CN102662452A (zh) * 2012-03-30 2012-09-12 中兴通讯股份有限公司 一种控制i2c主器件复位的方法、装置及系统
CN102662906A (zh) * 2012-05-07 2012-09-12 山东华芯半导体有限公司 一种支持局部复位的总线桥装置及控制方法
CN105335328A (zh) * 2015-10-30 2016-02-17 上海斐讯数据通信技术有限公司 一种背板i2c总线死锁的消除方法、系统及电子设备
CN111400079A (zh) * 2020-03-16 2020-07-10 上海金卓网络科技有限公司 一种隔离器及其适用的软件复位方法、装置和存储介质
CN115053506A (zh) * 2020-02-19 2022-09-13 佳能株式会社 控制装置、系统、光刻装置、物品的制造方法、控制方法及程序

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116107788B (zh) * 2023-02-15 2024-06-11 广州通则康威科技股份有限公司 一种i2c总线故障处理方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19501800A1 (de) * 1995-01-21 1996-07-25 Zahnradfabrik Friedrichshafen Fehlererkennung und Fehlerbeseitigung bei einem seriellen Datenbussystem
US6816939B2 (en) * 2002-05-09 2004-11-09 International Business Machines Corporation Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
FR2839827B1 (fr) * 2002-05-14 2005-07-15 St Microelectronics Sa Circuit de detection de depart, circuit de detection d'arret, et circuit de detection de donnees transmises selon le protocole iic

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100504831C (zh) * 2007-08-31 2009-06-24 中兴通讯股份有限公司 一种i2c总线被从器件锁定后的恢复方法及装置
CN101430672B (zh) * 2007-11-08 2010-06-02 英业达股份有限公司 相容i2c与系统管理两种总线的架构及时序缓冲装置
US7882290B2 (en) 2008-12-12 2011-02-01 Via Technologies, Inc. Method for preventing transaction collision on bus and computer system utilizing the same
CN102521187A (zh) * 2011-11-29 2012-06-27 广东东研网络科技有限公司 一种i2c总线通信死锁解决方法
CN102521187B (zh) * 2011-11-29 2014-05-28 广东东研网络科技股份有限公司 一种i2c总线通信死锁解决方法
CN102662452A (zh) * 2012-03-30 2012-09-12 中兴通讯股份有限公司 一种控制i2c主器件复位的方法、装置及系统
CN102662906A (zh) * 2012-05-07 2012-09-12 山东华芯半导体有限公司 一种支持局部复位的总线桥装置及控制方法
CN102662906B (zh) * 2012-05-07 2014-12-10 山东华芯半导体有限公司 一种支持局部复位的总线桥装置及控制方法
CN105335328A (zh) * 2015-10-30 2016-02-17 上海斐讯数据通信技术有限公司 一种背板i2c总线死锁的消除方法、系统及电子设备
CN115053506A (zh) * 2020-02-19 2022-09-13 佳能株式会社 控制装置、系统、光刻装置、物品的制造方法、控制方法及程序
CN111400079A (zh) * 2020-03-16 2020-07-10 上海金卓网络科技有限公司 一种隔离器及其适用的软件复位方法、装置和存储介质
CN111400079B (zh) * 2020-03-16 2024-03-01 上海金卓科技有限公司 一种隔离器及其适用的软件复位方法、装置和存储介质

Also Published As

Publication number Publication date
WO2007030978A1 (fr) 2007-03-22

Similar Documents

Publication Publication Date Title
CN1740998A (zh) I2c总线中主器件复位的实现方法、复位装置及其设备
US7562172B2 (en) I2C Slave/master interface enhancement using state machines
CN1224916C (zh) 控制通用序列总线装置的操作模式的方法与相关装置
EP1764703B1 (en) A system for providing access to multiple data buffers of a data retaining and processing device
US10007637B2 (en) Single wire bus system
US6145045A (en) System for sending and receiving data on a Universal Serial Bus (USB) using a memory shared among a number of end points
CN1139036C (zh) 防止对先前的故障设备完成加载或存储操作的方法及装置
US9336167B2 (en) I2C controller register, control, command and R/W buffer queue logic
CA2759946C (en) Single wire bus system
CN1537281A (zh) 广义的i2c从发射机/接受机状态机
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
WO1998011693A2 (en) Low power serial protocol translator for use in multi-circuit board electronic systems
WO2006117751A2 (en) Programming parallel i2c slave devices from a single i2c data stream
JP2017525200A (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
US20100223486A1 (en) Method and system for i2c clock generation
CN1702601A (zh) 带串行ata接口的电子设备及该设备中使用的省电控制方法
CN100426274C (zh) 避免i2c总线锁定的方法与装置
CN100504831C (zh) 一种i2c总线被从器件锁定后的恢复方法及装置
WO2005119448A1 (en) Error recovery scheme for i2c slave
WO2020046909A1 (en) Aggregated in-band interrupt
CN1821914A (zh) I2c总线从控制器软实现方法
WO2011106016A1 (en) Restoring stability to an unstable bus
CN1959664A (zh) 电子设备的信号接口自动识别方法
CN101336514B (zh) 使用可选择信号电压的通信电路
CN1152583C (zh) 复位控制电路及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication