TWI751395B - 放大電路及使用其的接收電路、半導體裝置和半導體系統 - Google Patents

放大電路及使用其的接收電路、半導體裝置和半導體系統 Download PDF

Info

Publication number
TWI751395B
TWI751395B TW107146780A TW107146780A TWI751395B TW I751395 B TWI751395 B TW I751395B TW 107146780 A TW107146780 A TW 107146780A TW 107146780 A TW107146780 A TW 107146780A TW I751395 B TWI751395 B TW I751395B
Authority
TW
Taiwan
Prior art keywords
coupled
circuit
node
signal
input signal
Prior art date
Application number
TW107146780A
Other languages
English (en)
Other versions
TW202007073A (zh
Inventor
李賢培
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW202007073A publication Critical patent/TW202007073A/zh
Application granted granted Critical
Publication of TWI751395B publication Critical patent/TWI751395B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/007—Control dependent on the supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/008—Control by switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供一種放大電路及使用其的接收電路、半導體裝置和半導體系統。放大電路配置為通過差分放大第一輸入信號和第二輸入信號來產生輸出信號。第一輸入信號和第二輸入信號是差分信號對。替代地，第一輸入信號是單端信號，而第二輸入信號是參考信號。放大電路配置為通過基於第一輸入信號增大用於產生輸出信號的增益來執行差分放大操作。

Description

放大電路及使用其的接收電路、半導體裝置和半導體系統
各種實施例總體上涉及積體電路技術，更具體地，涉及半導體裝置和半導體系統。
電子設備可以包括許多電子元件。在電子元件之中，電腦系統可以包括被配置為半導體的大量半導體裝置。構成電腦系統的半導體裝置可以在發送或接收時脈和資料時彼此通信。每個半導體裝置可以包括接收電路，以接收從外部裝置發送的信號，或者接收在其中的內部電路之間發送的信號。接收電路可以包括放大電路，以執行差分放大操作。放大電路可以接收差分信號或單端(single-ended)信號。放大電路使用參考電壓來接收單端信號。當放大電路接收差分信號時，一個輸入信號具有另一個輸入信號的互補位準。因此，放大電路可以補償由通道的高頻損耗、反射和串擾引起的符號間干擾(inter-symbol interference,ISI)，並且增大AC增益以精確地放大信號。然而，當放大 電路接收單端信號時，對應於一個輸入信號的單端信號的電壓位準擺動，但是對應於另一個輸入信號的參考電壓保持預定電壓位準。因此，放大電路的共模可能漂移，或者AC增益可能降低。因此，需要不管輸入信號的類型如何都能夠產生具有恆定增益的輸出信號的放大電路。
本專利申請請求於2018年7月13日向韓國智慧財產權局提交的申請號為10-2018-0081451的韓國專利申請的優先權，其全部內容透過引用合併於此。
在一個實施例中，放大電路可以包括負載電路、第一輸入電路、第二輸入電路、源電阻器、第一電容器、第二電容器和增益提升器。負載電路可以耦接在高電壓軌與第一輸出節點和第二輸出節點之間。第一輸入電路可以耦接在第一輸出節點與第一公共節點之間，並且配置為基於第一輸入信號改變第一輸出節點的電壓位準。第二輸入電路可以耦接在第二輸出節點與第二公共節點之間，並且配置為基於第二輸入信號改變第二輸出節點的電壓位準，以及通過第二輸出節點輸出輸出信號。源電阻器可以耦接在第一公共節點與第二公共節點之間。第一電容器可以耦接在第一公共節點與低電壓軌之間。第二電容器可以耦接在第二公共節點與低電壓軌之間。增益提升器可以配置為接收第一輸入信號，以及改變第二公共節點的電壓位準。
在一個實施例中，放大電路可以包括負載電路、第一輸入電路、第二輸入電路、源電阻器、第一可編程電容器、第二可編程電容器和增益提升器。負載電路可以耦接在高電壓軌與第一輸出節點和第二輸出節點之間。 第一輸入電路可以耦接在第一輸出節點與第一公共節點之間，並且配置為基於第一輸入信號改變第一輸出節點的電壓位準。第二輸入電路可以耦接在第二輸出節點與第二公共節點之間，並且配置為基於第二輸入信號改變第二輸出節點的電壓位準，以及通過第二輸出節點輸出輸出信號。源電阻器可以耦接在第一公共節點與第二公共節點之間。第一可編程電容器可以耦接在第一公共節點與低電壓軌之間。第二可編程電容器可以耦接在第二公共節點與低電壓軌之間。增益提升器可以配置為接收第一輸入信號，以及改變第二公共節點的電壓位準。
在一個實施例中，放大電路可以包括負載電路、第一輸入電路、第二輸入電路、源電阻器、電容器和增益提升器。負載電路可以耦接在高電壓軌與第一輸出節點和第二輸出節點之間。第一輸入電路可以耦接在第一輸出節點與第一公共節點之間，並且配置為基於第一輸入信號改變第一輸出節點的電壓位準。第二輸入電路可以耦接在第二輸出節點與第二公共節點之間，並且配置為基於第二輸入信號改變第二輸出節點的電壓位準，以及通過第二輸出節點輸出輸出信號。源電阻器可以耦接在第一公共節點與第二公共節點之間。電容器可以耦接在第一公共節點與低電壓軌之間。增益提升器可以配置為接收第一輸入信號，以及改變第二公共節點的電壓位準。
100:放大電路
110:負載電路
121:第一輸入電路
122:第二輸入電路
130:源電阻器
141:第一電容器
142:第二電容器
150:增益提升器
161:第一電流源
162:第二電流源
171:第一負載電容器
172:第二負載電容器
200:放大電路
210:負載電路
221:第一輸入電路
222:第二輸入電路
230:源電阻器
241:第一可編程電容器
242:第二可編程電容器
250:增益提升器
261:第一電流源
262:第二電流源
271:第一負載電容器
272:第二負載電容器
300:放大電路
310:負載電路
321:第一輸入電路
322:第二輸入電路
330:源電阻器
341:第一電容器
350:增益提升器
361:第一電流源
362:第二電流源
371:第一負載電容器
372:第二負載電容器
5:半導體系統
501:第一匯流排
502:第二匯流排
510:第一半導體裝置
511:第一發送(TX)電路
513:第二發送(TX)電路
514:接收(RX)電路
520:第二半導體裝置
522:第一接收(RX)電路
523:發送(TX)電路
524:第二接收(RX)電路
600:接收電路
601:外部匯流排
610:連續時間線性等化器(CTLE)
620:等化電路
BC:升壓電容器
CN1:第一公共節點
CN2:第二公共節點
IN1:第一輸入信號
IN2:第二輸入信號
IS:內部信號
ON1:第一輸出節點
ON2:第二輸出節點
OUT:輸出信號
OUTB:互補信號
RL1:第一負載電阻器
RL2:第二負載電阻器
RS:接收(Rx)信號
RSB:接收(Rx)信號的互補信號
T1:第一電晶體
T2:第二電晶體
TS1:第一信號
TS1B:第一信號的互補信號
TS2:第二信號
TS2B:第二信號的互補信號
TS:發送(Tx)信號
TSB:互補信號
VDDH:高電壓
VDDL:低電壓
VREF1:第一參考電壓
VREF2:第二參考電壓
〔圖1〕示出了根據一個實施例的放大電路的配置。
〔圖2〕示出了根據一個實施例的放大電路的配置。
〔圖3〕示出了根據一個實施例的放大電路的配置。
〔圖4A〕是示出根據實施例的放大電路的增益相對於頻率的曲線圖。
〔圖4B〕是示出根據實施例的放大電路的增益相對於頻率的曲線圖。
〔圖5〕示出了根據一個實施例的半導體系統的配置。
〔圖6〕示出了根據一個實施例的接收電路的配置。
圖1示出了根據一個實施例的放大電路100的配置。放大電路100可以接收第一輸入信號IN1和第二輸入信號IN2，並產生輸出信號OUT。放大電路100可以通過差分放大第一輸入信號IN1和第二輸入信號IN2來產生輸出信號OUT。放大電路100可以產生輸出信號OUT和輸出信號的互補信號OUTB。在一個實施例中，第一輸入信號IN1和第二輸入信號IN2可以是差分信號對。例如，第二輸入信號IN2可以是與第一輸入信號IN1完全不同相的互補信號。在一個實施例中，第一輸入信號IN1可以是單端信號，而第二輸入信號IN2可以是參考電壓。參考電壓可以具有與第一輸入信號IN1擺動的範圍的中間值相對應的電壓位準。放大電路100可以通過差分放大差分信號對或單端信號和參考電壓來產生輸出信號OUT。特別地，當差分放大單端信號和參考電壓時，放大電路100可以增大用於產生輸出信號OUT的增益並執行差分放大操作。
在圖1中，放大電路100可以包括負載電路110、第一輸入電路121、第二輸入電路122、源電阻器130、第一電容器141、第二電容器142和增益提升器(gain booster)150。負載電路110可以耦接在高電壓軌與第一輸出節點ON1和第二輸出節點ON2之間。通過高電壓軌，可以將高電壓VDDH施加給 放大電路100。高電壓VDDH可以用作包括放大電路100的半導體裝置的電源電壓。負載電路110可以將高電壓VDDH施加給第一輸出節點ON1和第二輸出節點ON2。
第一輸入電路121可以耦接在第一輸出節點ON1和第一公共節點CN1之間。第一公共節點CN1可以耦接到低電壓軌。通過低電壓軌，可以將低電壓VDDL施加給放大電路100。低電壓VDDL可以具有低於高電壓VDDH的電壓位準。例如，低電壓VDDL可以具有對應於接地電壓的電壓位準。第一輸入電路121可以接收第一輸入信號IN1。第一輸入電路121可以基於第一輸入信號IN1來改變第一輸出節點ON1的電壓位準。例如，第一輸入電路121在接收高位準的第一輸入信號IN1時可以將第一輸出節點ON1改變為低位準，並且在接收低位準的第一輸入信號IN1時可以將第一輸出節點ON1改變為高位準。通過第一輸出節點ON1，可以輸出輸出信號的互補信號OUTB。
第二輸入電路122可以耦接在第二輸出節點ON2與第二公共節點CN2之間。第二公共節點CN2可以耦接到低電壓軌。第二輸入電路122可以接收第二輸入信號IN2。第二輸入電路122可以基於第二輸入信號IN2改變第二輸出節點ON2的電壓位準。第二輸出節點ON2可以由第二輸入電路122改變為第一輸出節點ON1的相反位準。通過第二輸出節點ON2，可以輸出輸出信號OUT。
源電阻器130可以耦接在第一公共節點CN1與第二公共節點CN2之間。源電阻器130可以形成第一公共節點CN1與第二公共節點CN2之間的電流路徑。源電阻器130可以用作虛擬接地，該虛擬接地用於允許電流從第一公共節點CN1流到第二公共節點CN2或者從第二公共節點CN2流到第一公共節點CN1。源電阻器130可以調整放大電路100的增益。例如，源電阻器130可以減小 放大電路100的DC(直流)增益，並且增大放大電路100的AC(交流)增益。DC增益可以指放大電路100在第一輸入信號IN1穩態地保持電壓位準時的增益，AC增益可以指放大電路100在第一輸入信號IN1的電壓位準轉變時的增益。
第一電容器141可以耦接在第一公共節點CN1與低電壓軌之間。第二電容器142可以耦接在第二公共節點CN2與低電壓軌之間。第二電容器142可以具有與第一電容器141相同的電容。可以提供第一電容器141和第二電容器142來調整放大電路100的AC增益。在一個實施例中，第二電容器142可以具有與第一電容器141不同的電容。在一個實施例中，第一電容器141和第二電容器142可以被配置為具有可變電容的可編程電容器，以調整放大電路100的AC增益的大小和/或頻寬。AC增益的頻寬可以指放大電路可以獲得具有預定大小或更大的增益的頻率範圍。
放大電路100還可以包括第一電流源161和第二電流源162。第一電流源161可以與第一電容器141並聯耦接在第一公共節點CN1與低電壓軌之間。第二電流源162可以與第二電容器142並聯耦接在第二公共節點CN2與低電壓軌之間。當第一輸入信號IN1具有穩態電壓位準時，第一電流源161和第二電流源162可以分別提供從第一公共節點CN1和第二公共節點CN2到低電壓軌的電流路徑。
增益提升器150可以接收第一輸入信號IN1。增益提升器150可以基於第一輸入信號IN1改變第二公共節點CN2的電壓位準。當第一輸入信號IN1的位準轉變時，增益提升器150可以通過改變第二公共節點CN2的電壓位準來增大放大電路100的AC增益。例如，當第一輸入信號IN1從低位準轉變到高位準 時，增益提升器150可以提高第二公共節點CN2的電壓位準。當第一輸入信號IN1從高位準轉變到低位準時，增益提升器150可以降低第二公共節點CN2的電壓位準。
在圖1中，負載電路110可以包括第一負載電阻器RL1和第二負載電阻器RL2。第一負載電阻器RL1可以耦接在高電壓軌與第一輸出節點ON1之間。第二負載電阻器RL2可以耦接在高電壓軌與第二輸出節點ON2之間。第一負載電阻器RL1可以具有耦接到高電壓軌以接收高電壓VDDH的一個端子和耦接到第一輸出節點ON1的另一個端子。第二負載電阻器RL2可以具有耦接到高電壓軌以接收高電壓VDDH的一個端子和耦接到第二輸出節點ON2的另一個端子。第一負載電阻器RL1和第二負載電阻器RL2可以具有相同的電阻值。第一負載電阻器RL1和第二負載電阻器RL2可以被配置為具有可變電阻值的可編程電阻器，以調整放大電路100的AC增益的頻寬。
第一輸入電路121可以包括第一電晶體T1。例如，第一電晶體T1可以是N溝道MOS電晶體。第一電晶體T1可以具有被配置為接收第一輸入信號IN1的閘極、耦接到第一輸出節點ON1的汲極以及耦接到第一公共節點CN1的源極。第二輸入電路122可以包括第二電晶體T2。例如，第二電晶體T2可以是N溝道MOS電晶體。第二電晶體T2可以具有被配置為接收第二輸入信號IN2的閘極、耦接到第二輸出節點ON2的汲極以及耦接到第二公共節點CN2的源極。
增益提升器150可以包括升壓電容器BC。升壓電容器BC可以耦接在第一輸入信號IN1被輸入的節點(即，第一電晶體T1的閘極)與第二公共節點CN2之間。升壓電容器BC可以具有被配置為接收第一輸入信號IN1的一個 端子和耦接到第二公共節點CN2的另一個端子。升壓電容器BC可以被配置為具有可變電容的可編程電容器。
放大電路100還可以包括第一負載電容器171和第二負載電容器172。第一負載電容器171可以耦接到第一輸出節點ON1。第二負載電容器172可以耦接到第二輸出節點ON2。第一負載電容器171和第二負載電容器172可以具有相同的電容。在一個實施例中，第一負載電容器171和第二負載電容器172可以被配置為具有可變電容的可編程電容器，以調整放大電路100的AC增益的頻寬。在一個實施例中，第一負載電容器171可以耦接在第一輸出節點ON1與低電壓VDDL之間。在一個實施例中，第二負載電容器172可以耦接在第二輸出節點ON2與低電壓VDDL之間。
當放大電路100接收差分信號對時，第二輸入信號IN2是第一輸入信號IN1的互補信號。因此，放大電路100可以補償通道的高頻損耗，以便執行精確的放大操作。另一方面，當放大電路100接收單端信號時，第二輸入信號IN2是位準不變的參考電壓。因此，放大電路100的AC增益可能減小，使得難以補償通道的高頻損耗。因此，當第一輸入信號IN1的位準改變時，增益提升器150可以通過基於第一輸入信號IN1改變第二公共節點CN2的電壓位準來形成輸出信號OUT的峰值，藉此增大放大電路100的AC增益。
當第一輸入信號IN1保持穩態電壓位準時，恆定的電流可以流過源電阻器130，並且恆定的電流可以通過第一電流源161和第二電流源162從第一公共節點CN1和第二公共節點CN2流到低電壓軌。因此，輸出信號OUT和輸出信號的互補信號OUTB可以保持恆定的電壓位準。當第一輸入信號IN1從低位準轉變到高位準時，第一電晶體T1可以被導通以降低第一輸出節點ON1的電壓 位準，並且流入第一公共節點CN1和第一電容器141的電流量可以被增大以提高第一公共節點CN1的電壓位準。此時，當第二輸入信號IN2是參考電壓時，流到第二公共節點CN2和第二電容器142的電流量可以不改變，並且第二公共節點CN2可以保持恆定的電壓位準。因此，第一輸出節點ON1的電壓位準可以被充分地降低到低電壓VDDL的位準，但是第二輸出節點ON2的電壓位準可以不被充分地提高到高電壓VDDH的位準。此外，在輸出信號的互補信號OUTB中可以形成峰值，但是在輸出信號OUT中可以不形成峰值。在一個實施例中，增益提升器150可以基於第一輸入信號IN1改變第二公共節點CN2的電壓位準。當第一輸入信號IN1轉變到高位準時，升壓電容器BC可以提高第二公共節點CN2的電壓位準。當第二公共節點CN2的電壓位準提高時，第二電晶體T2的閘極與源極之間的電壓差可以減小，並且流過第二電晶體T2的電流量可以減少。因此，第二輸出節點ON2的電壓位準可以被充分地提高到高電壓VDDH的位準，並且在從第二輸出節點ON2產生的輸出信號OUT中可以形成峰值。放大電路100可以包括增益提升器150以增大輸出信號OUT的AC增益，使得輸出信號的互補信號OUTB的AC增益和輸出信號OUT的AC增益可以彼此平衡。
當第一輸入信號IN1從高位準轉變到低位準時，第一電晶體T1可以被關斷以提高第一輸出節點ON1的電壓位準，並且流入第一公共節點CN1和第一電容器141的電流量可以減少以降低第一公共節點CN1的電壓位準。此時，當第二輸入信號IN2是參考電壓時，流入第二公共節點CN2和第二電容器142的電流量可以不改變，並且第二公共節點CN2可以保持恆定的電壓位準。因此，第一輸出節點ON1的電壓位準可以被充分地提高到高電壓VDDH的位準，但是第二輸出節點ON2的電壓位準可以不被充分地降低到低電壓VDDL的位準。此 外，在輸出信號的互補信號OUTB中可以形成峰值，但是在輸出信號OUT中可以不形成峰值。在一個實施例中，增益提升器150可以基於第一輸入信號IN1改變第二公共節點CN2的電壓位準。當第一輸入信號IN1轉變到低位準時，升壓電容器BC可以降低第二公共節點CN2的電壓位準。當第二公共節點CN2的電壓位準降低時，第二電晶體T2的閘極與源極之間的電壓差可以增大，並且流過第二電晶體T2的電流量可以增大。因此，第二輸出節點ON2的電壓位準可以被充分地降低到低電壓VDDL的位準，並且可以在從第二輸出節點ON2產生的輸出信號OUT中形成峰值。放大電路100可以包括增益提升器150以增大輸出信號OUT的AC增益，使得輸出信號的互補信號OUTB的AC增益和輸出信號OUT的AC增益可以彼此平衡。
圖2示出了根據一個實施例的放大電路200的配置。在圖2中，放大電路200可以通過高電壓軌接收高電壓VDDH，通過低電壓軌接收低電壓VDDL，並且執行差分放大操作。放大電路200可以通過差分放大第一輸入信號IN1和第二輸入信號IN2來輸出輸出信號OUT和輸出信號的互補信號OUTB。放大電路200可以包括負載電路210、第一輸入電路221、第二輸入電路222、源電阻器230、第一可編程電容器241、第二可編程電容器242和增益提升器250。放大電路200可以還包括第一電流源261、第二電流源262、第一負載電容器271和第二負載電容器272。在圖2中，與圖1所示的元件相同或相似的元件由類似的元件符號表示，並且本文將省略相同組件的重複描述。
在圖2中，第一可編程電容器241可以耦接在第一公共節點CN1與低電壓軌之間。第二可編程電容器242可以耦接在第二公共節點CN2與低電壓軌之間。第一可編程電容器241和第二可編程電容器242可以具有可變電容。第二 可編程電容器242可以具有與第一可編程電容器241相同的電容或不同的電容。例如，當放大電路200接收差分信號作為第一輸入信號IN1和第二輸入信號IN2時，可以控制第一可編程電容器241和第二可編程電容器242具有相同的電容。當放大電路200接收單端信號和參考電壓作為第一輸入信號IN1和第二輸入信號IN2時，可以控制第一可編程電容器241和第二可編程電容器242具有彼此不同的電容。例如，第一可編程電容器241的電容越高，第二可編程電容器242的電容越低。增大第一可編程電容器241的電容和減小第二可編程電容器242的電容可以增大放大電路200的AC增益的大小和頻寬。
圖3示出了根據一個實施例的放大電路300的配置。在圖3中，放大電路300可以通過高電壓軌接收高電壓VDDH，通過低電壓軌接收低電壓VDDL，並且執行差分放大操作。放大電路300可以通過差分放大第一輸入信號IN1和第二輸入信號IN2來輸出輸出信號OUT和輸出信號的互補信號OUTB。放大電路300可以包括負載電路310、第一輸入電路321、第二輸入電路322、源電阻器330、第一電容器341和增益提升器350。放大電路300還可以包括第一電流源361、第二電流源362、第一負載電容器371和第二負載電容器372。在圖3中，與圖1所示的元件相同或相似的元件由類似的元件符號表示，並且本文將省略相同組件的重複描述。
在圖3中，與圖1中所示的放大電路100相同，放大電路300可以包括耦接在第一公共節點CN1與低電壓軌之間的第一電容器341，但是放大電路300不包括與耦接在第二公共節點CN2與低電壓軌之間的第二電容器142相對應的元件。第一電容器341可以被配置為具有可變電容的可編程電容器。由於放 大電路300不包括耦接在第二公共節點CN2與低電壓軌之間的電容器，所以放大電路300的AC增益的大小和頻寬可以增大。
圖4A和圖4B是示出根據實施例的放大電路的AC增益相對於頻率的曲線圖。在圖4A和圖4B中，水平軸可以表示頻率(Hz)，垂直軸可以表示AC增益的大小。AC增益的大小可以表示為分貝(db)。如圖4A和圖4B所示，放大電路100、200或300可以在相對低的頻率下具有恆定的AC增益，但是在相對高的頻率下具有可變的AC增益。
參見圖1和圖4A，當放大電路100接收單端信號並且不包括增益提升器150時，從第一輸出節點ON1輸出的輸出信號的互補信號OUTB的AC增益在相對高的頻率下可以增大，但是從第二輸出節點ON2輸出的輸出信號的AC增益在相對高的頻率下可以減小。因此，可以在基於第一輸入信號IN1從第一輸出節點ON1輸出的輸出信號的互補信號OUTB中形成峰值。然而，由於與參考電壓相對應的第二輸入信號IN2的電壓位準不改變，所以在從第二輸出節點ON2輸出的輸出信號OUT中可以不形成峰值。因此，隨著頻率的增大，在輸出信號OUT和輸出信號的互補信號OUTB的AC增益之間可能出現不平衡。此外，當第一電容器141和第二電容器142的電容增大時，用於產生輸出信號的互補信號OUTB的AC增益的大小和頻寬可以增大，如圖4A所示。然而，用於產生輸出信號OUT的AC增益的大小和頻寬可以降低。
當放大電路100包括增益提升器150時，用於產生輸出信號OUT的AC增益可以增大，如圖4B所示，即使參考電壓被輸入作為第二輸入信號IN2。增益提升器150可以基於第一輸入信號IN1改變第二公共節點CN2的電壓位準，藉此在從第二輸出節點ON2輸出的輸出信號OUT中形成峰值。此時，第 一電容器141的電容越高，用於產生輸出信號的互補信號OUTB的AC增益的大小和頻寬就越大。另一方面，第二電容器142的電容越高，用於產生輸出信號OUT的AC增益的大小和頻寬就越小。因此，在增大第一可編程電容器241的電容時，可以減小第二可編程電容器242的電容，以增大放大電路200的AC增益，如圖2所示。此外，如圖3所示，可以去除耦接在第二公共節點CN2與低電壓軌之間的電容器，以增大放大電路300的AC增益。
圖5示出了根據一個實施例的半導體系統5的配置。在圖5中，半導體系統5可以包括第一半導體裝置510和第二半導體裝置520。第一半導體裝置510可以提供第二半導體裝置520的操作所需的各種控制信號。第一半導體裝置510可以包括各種類型的主機裝置。例如，第一半導體裝置510可以包括主機裝置，例如，中央處理電路(central processing circuit,CPU)、圖形處理電路(graphic processing circuit,GPU)、多媒體處理器(multi-media processor,MMP)、數位訊號處理器、應用處理器或記憶體控制器。第二半導體裝置520可以例如是記憶體裝置，記憶體裝置可以包括揮發性記憶體和非揮發性記憶體。揮發性記憶體的示例可以包括SRAM(靜態RAM)、DRAM(動態RAM)和SDRAM(同步DRAM)，非揮發性記憶體的示例可以包括ROM(唯讀記憶體)、PROM(可編程ROM)、EEPROM(電擦除和可編程ROM)、EPROM(電可編程ROM)、快閃記憶體、PRAM(相變RAM)、MRAM(磁性RAM)、RRAM(電阻式RAM)、FRAM(鐵電RAM)等。
第二半導體裝置520可以通過第一匯流排501和第二匯流排502耦接到第一半導體裝置510。第一匯流排501和第二匯流排502可以是用於傳輸信號的信號傳輸路徑、鏈路或通道。第一匯流排501可以是單向匯流排。第一半 導體裝置510可以通過第一匯流排501將第一信號TS1發送到第二半導體裝置520，以及第二半導體裝置520可以耦接到第一匯流排501，以接收從第一半導體裝置510發送的第一信號TS1。例如，第一信號TS1可以包括控制信號，例如，命令信號、時脈信號和位址信號。第二匯流排502可以包括雙向匯流排。第一半導體裝置510可以通過第二匯流排502向第二半導體裝置520發送第二信號TS2，或者通過第二匯流排502接收從第二半導體裝置520發送的第二信號TS2。第二半導體裝置520可以通過第二匯流排502向第一半導體裝置510發送第二信號TS2，或者通過第二匯流排502接收從第一半導體裝置510發送的第二信號TS2。例如，第二信號TS2可以包括資料。在一個實施例中，第一信號TS1和第二信號TS2可以分別通過第一匯流排501和第二匯流排502作為具有互補信號TS1B和TS2B的差分信號對來發送。在一個實施例中，第一信號TS1和第二信號TS2可以分別通過第一匯流排501和第二匯流排502作為單端信號來發送。
第一半導體裝置510可以包括第一發送(TX)電路511、第二發送(TX)電路513和接收(RX)電路514。第一發送電路511可以耦接到第一匯流排501，並且基於第一半導體裝置510的內部信號驅動第一匯流排501以將第一信號TS1發送給第二半導體裝置520。第二發送電路513可以耦接到第二匯流排502，並且基於第一半導體裝置510的內部信號驅動第二匯流排502以將第二信號TS2發送給第二半導體裝置520。接收電路514可以耦接到第二匯流排502，並且通過第二匯流排502接收從第二半導體裝置520發送的第二信號TS2。接收電路514可以通過差分放大通過第二匯流排502發送的第二信號TS2，來產生在第一半導體裝置510中使用的內部信號。當差分信號對通過第二匯流排502發送時，接收電路514可以通過差分放大第二信號TS2和第二信號的互補信號TS2B 來產生內部信號。當通過第二匯流排502發送單端信號時，接收電路514可以通過差分放大第二信號TS2和第一參考電壓VREF1來產生內部信號。第一參考電壓VREF1可以具有與第二信號TS2擺動的範圍的中間值相對應的電壓位準。接收電路514可以包括如圖1至圖3所示的放大電路100至300。
第二半導體裝置520可以包括第一接收(RX)電路522、發送(TX)電路523和第二接收(RX)電路524。第一接收電路522可以耦接到第一匯流排501，並且通過第一匯流排501接收從第一半導體裝置510發送的第一信號TS1。第一接收電路522可以通過差分放大通過第一匯流排501發送的第一信號TS1，來產生在第二半導體裝置520中使用的內部信號。當通過第一匯流排501發送差分信號對時，第一接收電路522可以通過差分放大第一信號TS1和第一信號的互補信號TS1B來產生內部信號。當通過第一匯流排501發送單端信號時，第一接收電路522可以通過差分放大第一信號TS1和第二參考電壓VREF2來產生內部信號。第二參考電壓VREF2可以具有與第一信號TS1擺動的範圍的中間值相對應的電壓位準。發送電路523可以耦接到第二匯流排502，並且基於第二半導體裝置520的內部信號驅動第二匯流排502以將第二信號TS2發送到第一半導體裝置510。第二接收電路524可以耦接到第二匯流排502，並且通過第二匯流排502接收從第一半導體裝置510發送的第二信號TS2。第二接收電路524可以通過差分放大通過第二匯流排502發送的第二信號TS2，來產生在第二半導體裝置520中使用的內部信號。當差分信號對通過第二匯流排502發送時，第二接收電路524可以通過差分放大第二信號TS2和第二信號的互補信號TS2B來產生內部信號。當單端信號通過第二匯流排502發送時，第二接收電路524可以通過 差分放大第二信號TS2和第一參考電壓VREF1來產生內部信號。第一接收電路522和第二接收電路524可以包括如圖1至圖3所示的放大電路100至300。
圖6示出了根據一個實施例的接收電路600的配置。接收電路600可以應用於圖5所示的接收電路514、第一接收電路522和第二接收電路524。接收電路600可以包括連續時間線性等化器(continuous time linear equalizer,CTLE)610和等化電路620。接收電路600可以耦接到外部匯流排601或通道，並且接收通過外部匯流排601傳輸的發送(Tx)信號TS。接收電路600可以從Tx信號TS產生內部信號IS。由於外部匯流排601或通道的高頻損耗、反射或串擾，Tx信號TS中可能出現符號間干擾(inter-symbol interference,ISI)。因此，先前傳輸的信號可能導致要隨後傳輸的信號中的前游標干擾(precursor interference)。可以使用CTLE 610和等化電路620來使前游標干擾最小化。
CTLE 610可以耦接到外部匯流排601，並且接收通過外部匯流排601傳輸的Tx信號TS。CTLE 610可以通過差分放大Tx信號TS來產生接收(Rx)信號對RS和RSB。Rx信號對可以包括Rx信號RS和Rx信號的互補信號RSB。為了產生Rx信號RS，CTLE 610可以通過增大AC增益而不是降低DC增益來精確地放大Tx信號TS的位準轉變。Tx信號TS可以作為具有互補信號TSB的差分信號對來發送，以及作為單端信號來發送。CTLE 610可以通過差分放大Tx信號TS和互補信號TSB來產生Rx信號RS，以及通過差分放大作為單端信號發送的Tx信號TS和參考電壓VREF來產生Rx信號RS。圖1至圖3所示的放大電路100至300可以被應用為CTLE 610。
等化電路620可以接收Rx信號對RS和RSB，並產生內部信號IS。等化電路620可以通過去除在Rx信號對RS和RSB中可能出現的前游標干擾來產 生內部信號IS。等化電路620可以根據接收電路600應用於其上的半導體裝置的特性以各種方式實現。等化電路620可以包括決策回饋等化電路和前饋等化電路中的一個或多個。
雖然以上對各種實施例進行了描述，但本發明所屬技術領域中具有通常知識者應該理解的是，所述的實施例僅是示例。相應地，本文所述的放大電路不應基於所描述的實施例而受到限制。
100:放大電路
110:負載電路
121:第一輸入電路
122:第二輸入電路
130:源電阻器
141:第一電容器
142:第二電容器
150:增益提升器
161:第一電流源
162:第二電流源
171:第一負載電容器
172:第二負載電容器
BC:升壓電容器
CN1:第一公共節點
CN2:第二公共節點
IN1:第一輸入信號
IN2:第二輸入信號
ON1:第一輸出節點
ON2:第二輸出節點
OUT:輸出信號
OUTB:互補信號
RL1:第一負載電阻器
RL2:第二負載電阻器
T1:第一電晶體
T2:第二電晶體
VDDH:高電壓
VDDL:低電壓

Claims (23)

  1. 一種放大電路，包括：負載電路，其耦接在高電壓軌與第一輸出節點和第二輸出節點之間；第一輸入電路，其耦接在所述第一輸出節點與第一公共節點之間，並且配置為基於第一輸入信號改變所述第一輸出節點的電壓位準；第二輸入電路，其耦接在所述第二輸出節點與第二公共節點之間，並且配置為基於第二輸入信號改變所述第二輸出節點的電壓位準，以及通過所述第二輸出節點輸出輸出信號；源電阻器，其耦接在所述第一公共節點與所述第二公共節點之間；第一電容器，其耦接在所述第一公共節點與低電壓軌之間；第二電容器，其耦接在所述第二公共節點與所述低電壓軌之間；所述第一電容器具有與所述第二電容器不同的電容；以及增益提升器，其配置為接收所述第一輸入信號以及改變所述第二公共節點的電壓位準。
  2. 如請求項1所述的放大電路，其中，所述負載電路包括：第一負載電阻器，其耦接在所述高電壓軌與所述第一輸出節點之間；以及第二負載電阻器，其耦接在所述高電壓軌與所述第二輸出節點之間。
  3. 如請求項1所述的放大電路，其中，所述第一輸入電路包括第一電晶體，所述第一電晶體具有配置為接收所述第一輸入信號的閘極、耦接到所述第一輸出節點的汲極以及耦接到所述第一公共節點的源極。
  4. 如請求項1所述的放大電路，其中，所述第二輸入電路包括第二電晶體，所述第二電晶體具有配置為接收所述第二輸入信號的閘極、耦接到所述第二輸出節點的汲極以及耦接到所述第二公共節點的源極。
  5. 如請求項1所述的放大電路，其中，所述源電阻器包括具有可變電阻值的可編程電阻器。
  6. 如請求項1所述的放大電路，其中，所述增益提升器包括升壓電容器，所述升壓電容器的一個端子配置為接收所述第一輸入信號，另一端子耦接到所述第二公共節點。
  7. 如請求項1所述的放大電路，其中，所述第一輸入信號包括單端信號，並且所述第二輸入信號包括參考電壓，所述參考電壓的電壓位準與所述第一輸入信號擺動的範圍的中間值相對應。
  8. 一種放大電路，包括：負載電路，其耦接在高電壓軌與第一輸出節點和第二輸出節點之間；第一輸入電路，其耦接在所述第一輸出節點與第一公共節點之間，並且配置為基於第一輸入信號改變所述第一輸出節點的電壓位準；第二輸入電路，其耦接在所述第二輸出節點與第二公共節點之間，並且配置為基於第二輸入信號改變所述第二輸出節點的電壓位準，以及通過所述第二輸出節點輸出輸出信號；源電阻器，其耦接在所述第一公共節點與所述第二公共節點之間；第一可編程電容器，其耦接在所述第一公共節點與低電壓軌之間；第二可編程電容器，其耦接在所述第二公共節點與所述低電壓軌之間；所述第一可編程電容器具有與所述第二可編程電容器不同的電容；以及 增益提升器，其配置為接收所述第一輸入信號以及改變所述第二公共節點的電壓位準。
  9. 如請求項8所述的放大電路，其中，所述負載電路包括：第一負載電阻器，其耦接在所述高電壓軌與所述第一輸出節點之間；以及第二負載電阻器，其耦接在所述高電壓軌與所述第二輸出節點之間。
  10. 如請求項8所述的放大電路，其中，所述第一輸入電路包括第一電晶體，所述第一電晶體具有配置為接收所述第一輸入信號的閘極、耦接到所述第一輸出節點的汲極以及耦接到所述第一公共節點的源極。
  11. 如請求項8所述的放大電路，其中，所述第二輸入電路包括第二電晶體，所述第二電晶體具有配置為接收所述第二輸入信號的閘極、耦接到所述第二輸出節點的汲極以及耦接到所述第二公共節點的源極。
  12. 如請求項8所述的放大電路，其中，所述源電阻器包括具有可變電阻值的可編程電阻器。
  13. 如請求項8所述的放大電路，其中，隨著所述第一可編程電容器的電容增大，所述第二可編程電容器的電容減小。
  14. 如請求項8所述的放大電路，其中，所述增益提升器包括升壓電容器，所述升壓電容器的一個端子配置為接收所述第一輸入信號，另一端子耦接到所述第二公共節點。
  15. 如請求項8所述的放大電路，其中，所述第一輸入信號包括單端信號，並且所述第二輸入信號包括參考電壓，所述參考電壓的電壓位準與所述第一輸入信號擺動的範圍的中間值相對應。
  16. 一種放大電路，包括： 負載電路，其耦接在高電壓軌與第一輸出節點和第二輸出節點之間；第一輸入電路，其耦接在所述第一輸出節點與第一公共節點之間，並且配置為基於第一輸入信號改變所述第一輸出節點的電壓位準；第二輸入電路，其耦接在所述第二輸出節點與第二公共節點之間，並且配置為基於第二輸入信號改變所述第二輸出節點的電壓位準，以及通過所述第二輸出節點輸出輸出信號；源電阻器，其耦接在所述第一公共節點與所述第二公共節點之間；電容器，其耦接在所述第一公共節點與低電壓軌之間；以及增益提升器，其配置為接收所述第一輸入信號以及改變所述第二公共節點的電壓位準；其中，所述放大電路不包括耦接在所述第二公共節點與低電壓軌之間的電容器。
  17. 如請求項16所述的放大電路，其中，所述負載電路包括：第一負載電阻器，其耦接在所述高電壓軌與所述第一輸出節點之間；以及第二負載電阻器，其耦接在所述高電壓軌與所述第二輸出節點之間。
  18. 如請求項16所述的放大電路，其中，所述第一輸入電路包括第一電晶體，所述第一電晶體具有配置為接收所述第一輸入信號的閘極、耦接到所述第一輸出節點的汲極以及耦接到所述第一公共節點的源極。
  19. 如請求項16所述的放大電路，其中，所述第二輸入電路包括第二電晶體，所述第二電晶體具有配置為接收所述第二輸入信號的閘極、耦接到所述第二輸出節點的汲極以及耦接到所述第二公共節點的源極。
  20. 如請求項16所述的放大電路，其中，所述源電阻器包括具有可變電阻值的可編程電阻器。
  21. 如請求項16所述的放大電路，其中，所述電容器包括具有可變電容的可編程電容器。
  22. 如請求項16所述的放大電路，其中，所述增益提升器包括升壓電容器，所述升壓電容器的一個端子配置為接收所述第一輸入信號，另一端子耦接到所述第二公共節點。
  23. 如請求項16所述的放大電路，其中，所述第一輸入信號包括單端信號，並且所述第二輸入信號包括參考電壓，所述參考電壓的電壓位準與所述第一輸入信號擺動的範圍的中間值相對應。
TW107146780A 2018-07-13 2018-12-24 放大電路及使用其的接收電路、半導體裝置和半導體系統 TWI751395B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180081451A KR102555449B1 (ko) 2018-07-13 2018-07-13 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템
KR10-2018-0081451 2018-07-13

Publications (2)

Publication Number Publication Date
TW202007073A TW202007073A (zh) 2020-02-01
TWI751395B true TWI751395B (zh) 2022-01-01

Family

ID=69139732

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146780A TWI751395B (zh) 2018-07-13 2018-12-24 放大電路及使用其的接收電路、半導體裝置和半導體系統

Country Status (4)

Country Link
US (1) US10778163B2 (zh)
KR (1) KR102555449B1 (zh)
CN (1) CN110719080B (zh)
TW (1) TWI751395B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796729B2 (en) * 2019-02-05 2020-10-06 Micron Technology, Inc. Dynamic allocation of a capacitive component in a memory device
KR102539631B1 (ko) * 2020-07-24 2023-06-05 엘지전자 주식회사 신호 수신 장치 및 신호 수신 장치의 신호 처리 방법
US11411781B2 (en) 2020-07-24 2022-08-09 Lg Electronics Inc. Signal receiving apparatus and signal processing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043710A (en) * 1997-11-14 2000-03-28 Mitel Semiconductor Limited Low-voltage amplifiers
US20140203872A1 (en) * 2011-08-11 2014-07-24 Telefonaktiebolaget L M Ericsson (Publ) Low-Noise Amplifier, Receiver, Method and Computer Program

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1007477A3 (nl) 1993-09-06 1995-07-11 Philips Electronics Nv Oscillator.
KR100518230B1 (ko) * 2003-06-16 2005-10-04 주식회사 하이닉스반도체 메모리 장치의 감지 증폭기용 구동전압 드라이버
US7193468B2 (en) * 2004-05-14 2007-03-20 Electronics And Telecommunications Research Institute Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
US8228120B2 (en) * 2009-05-29 2012-07-24 Intersil Americas Inc. Negative capacitance synthesis for use with differential circuits
US8212620B2 (en) * 2009-08-28 2012-07-03 Rockford Corporation Boosted-rail amplifier
US8248164B2 (en) * 2010-09-02 2012-08-21 Fairchild Semiconductor Corporation Integrated circuit single ended-to-differential amplifier
CN201813350U (zh) * 2010-10-19 2011-04-27 杭州电子科技大学 低压轨至轨运算放大电路
US8610497B2 (en) * 2011-07-14 2013-12-17 Infineon Technologies Ag System and method for capacitive signal source amplifier
KR20150025780A (ko) * 2013-08-30 2015-03-11 에스케이하이닉스 주식회사 반도체 장치의 증폭 회로
KR102105619B1 (ko) * 2013-10-30 2020-04-28 에스케이하이닉스 주식회사 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기
KR102073367B1 (ko) * 2014-07-07 2020-02-05 한국전자통신연구원 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기
KR20170025883A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 버퍼 회로, 이를 이용하는 리시버 및 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043710A (en) * 1997-11-14 2000-03-28 Mitel Semiconductor Limited Low-voltage amplifiers
US20140203872A1 (en) * 2011-08-11 2014-07-24 Telefonaktiebolaget L M Ericsson (Publ) Low-Noise Amplifier, Receiver, Method and Computer Program

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
2001年12月31日公開文件Behzad Razavi "Design of Analog CMOS Integrated Circuits" McGraw-Hill Education *

Also Published As

Publication number Publication date
US10778163B2 (en) 2020-09-15
CN110719080A (zh) 2020-01-21
KR20200007397A (ko) 2020-01-22
TW202007073A (zh) 2020-02-01
KR102555449B1 (ko) 2023-07-18
CN110719080B (zh) 2023-10-13
US20200021260A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
KR102003926B1 (ko) 디엠퍼시스 버퍼 회로
TWI751395B (zh) 放大電路及使用其的接收電路、半導體裝置和半導體系統
KR101357331B1 (ko) 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
KR102661496B1 (ko) 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
US11381210B2 (en) Amplifier, and receiving circuit, semiconductor apparatus and semiconductor system including the amplifier
CN113258919B (zh) 接收电路和使用其的半导体装置和半导体系统
KR102618526B1 (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
US11863139B2 (en) Amplifier and receiving circuit, semiconductor apparatus, and semiconductor system using the same
KR20240158210A (ko) 증폭기, 이를 이용하는 수신 회로, 반도체 장치 및 반도체 시스템
KR20230032191A (ko) 이득을 조절할 수 있는 버퍼 회로, 이를 포함하는 수신 회로 및 반도체 장치
TWI823803B (zh) 連續時間線性均衡器電路、記憶體裝置及輸入緩衝電路
TWI772490B (zh) 接收電路和使用該接收電路的積體電路系統
TW202243392A (zh) 放大器以及lpddr3輸入緩衝器
TW202435578A (zh) 連續時間線性均衡器電路、記憶體裝置及輸入緩衝電路
KR20190098491A (ko) 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템