KR101357331B1 - 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법 - Google Patents

고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법 Download PDF

Info

Publication number
KR101357331B1
KR101357331B1 KR1020117019688A KR20117019688A KR101357331B1 KR 101357331 B1 KR101357331 B1 KR 101357331B1 KR 1020117019688 A KR1020117019688 A KR 1020117019688A KR 20117019688 A KR20117019688 A KR 20117019688A KR 101357331 B1 KR101357331 B1 KR 101357331B1
Authority
KR
South Korea
Prior art keywords
transistor
stage
differential
node
resistor
Prior art date
Application number
KR1020117019688A
Other languages
English (en)
Other versions
KR20110119744A (ko
Inventor
마르셀 제이. 벨
Original Assignee
스탠다드 마이크로시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스탠다드 마이크로시스템즈 코포레이션 filed Critical 스탠다드 마이크로시스템즈 코포레이션
Publication of KR20110119744A publication Critical patent/KR20110119744A/ko
Application granted granted Critical
Publication of KR101357331B1 publication Critical patent/KR101357331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

고속 안정화 출력 버퍼를 위한 시스템 및 방법이 개시된다. 차동 드라이버 회로는 차동 입력 신호를 수신하고, 그 입력 신호에 기초하여 차동 출력을 생성하기 위한 증폭기 스테이지를 구비한다. 차동 출력은 전형적으로 전원의 절반값에 기초하는 대응 공통 모드(CM) 전압 레벨을 갖는다. 공통 모드 피드백 버퍼(CMFB) 스테이지는 CM 전압 레벨에서의 변화를 검출하고, CM 전압 레벨을 매우 높은 버스 주파수에 기초하는 매우 빠른 안정 시간 내에 그것의 요구되는 값으로 복구시킨다. CMFB 스테이지는 단일 장치만을 포함하는 토폴로지를 이용한다. 일 실시예에서, 이러한 단일 장치는 트랜스임피던스 스테이지로서 이용되는 nmos 트랜지스터이다. 안정화는 CMFB 스테이지 내의 회로 바이어싱 스테이지 및 분로 커패시터에 의해 제공된다.

Description

고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법{DIFFERENTIAL DRIVER CIRCUIT AND DIFFERENTIAL SIGNAL DRIVING METHOD FOR CONTROLLING FAST COMMON MODE FEEDBACK}
본 발명은 전자 회로에 관한 것으로, 더 구체적으로는 고속 안정화 출력 버퍼(fast stabilizing output buffer)를 위한 효율적인 방법에 관한 것이다.
초고속 네트워크 및 컴퓨터 버스들은 대역폭에 대한 요구를 계속하여 증가시키고 있다. 고속 직렬 버스 아키텍처는 이러한 요구를 만족시키기 위해 차동 시그널링(differential signaling)을 이용함으로써 개선되고 있다. 차동 시그널링은 2개의 별개의 와이어 상에서 송신되는 2개의 상보적 신호에 의해, 정보를 전기적으로 송신한다. 이 기술은 오디오 신호 송신과 같은 아날로그 시그널링, 및 PCI(Peripheral Component Interconnect) 익스프레스 직렬 링크 인터페이스 및 USB(Universal Serial Bus) 인터페이스 내에서와 같은 디지털 시그널링 둘 다를 위해 이용될 수 있다.
차동 시그널링의 한가지 유리한 점은 송신기와 수신기 사이의 접지 전위 차의 허용오차(tolerance)를 포함하는데, 왜냐하면 수신기 인터페이스가 2개의 송신된 데이터 신호 간의 차이를 판독하고, 접지에 대한 와이어들의 전압에 영향을 받지 않기 때문이다. 또한, 차동 시그널링은 싱글-엔드 시스템(single-ended system)의 잡음 내성(noise immunity)의 2배를 제공하므로, 이동 전자 장치들의 낮은 전압들과 함께 이용된다. 차동 시그널링은 와이어 루트 또는 신호 트레이스의 개수를 감소시키는 것을 돕고, 전력 소비를 감소시키는 것을 돕는다.
차동 신호는 송신기와 수신기 사이에서, 차동 쌍을 포함하는 차동 증폭기 또는 차동 드라이버에 의해 구동된다. CMOS(complementary metal oxide semiconductor) 차동 쌍 상의 입력 장치들이 모두 nmos 트랜지스터이고, 부하들이 인덕터 또는 저항기인 경우에는, 공통 모드 피드백 버퍼(common-mode feedback buffer)(CMFB) 또는 루프 또는 증폭기가 불필요하다. 이러한 유형의 차동 쌍의 출력 저항은 인덕터 또는 저항기의 낮은 저항에 의해 하향 가중되기 때문에, 이 경우에서는 CMFB가 요구되지 않는다.
그러나, nmos 또는 pmos 트랜지스터와 같은 하이-임피던스 트랜스컨덕터가 각각 pmos 또는 nmos 트랜지스터와 같은 하이-임피던스 전류 소스로 부하를 갖는 경우, CMFB가 필요하게 된다. 트랜스컨덕터의 바이어스 전류와 부하의 바이어스 전류 간의 작은 차이들은 출력 노드의 고저항에 의해 승산될 때 전압에서의 큰 스윙을 유발할 수 있다.
안정되고 예측가능한 출력 신호를 획득하기 위해, 첫번째로, CMFB는 공통 모드 출력 신호의 중심을 임의로 선택된 고정된 기준 전압에 둘 필요가 있다. 최대 출력 전압 스윙을 위해, 공급 전압의 절반인 값이 바람직하다. 두번째로, CMFB의 대역폭은 차동 증폭기의 대역폭보다 더 커야만 한다. 이러한 요구조건은, 차동 층폭기가 높은 주파수 입력 신호들에서도 예측가능하고 안정된 출력 응답을 가질 것을 보장한다. 세번째로, CMFB의 공통 모드 입력 전압 범위는 차동 증폭기의 차동 출력 범위보다 더 클 필요가 있다. 그리고, 네번째로, CMFB의 차동 입력 범위가 차동 증폭기의 차동 출력 범위보다 더 클 필요가 있다.
LVDS(Low Voltage Differential Signaling)를 이용하는 종래의 통신 버스 프로토콜은 인에이블된 CMFB가 수백 마이크로초 내에 안정(settle)될 것을 요구한다. LVDS와 유사한 기술들을 이용하는 더 새로운 버스 아키텍처는 버스 상에서의 더 높은 주파수를 요구한다. 그러므로, CMFB는 대응하는 차동 데이터 레이트를 유지하기 위해, 수 나노초와 같은 더 빠른 레이트로 안정될 것이 요구된다. CMFB에 대한 이러한 새로운 안정 시간 요구조건은 현재의 설계에 의해서는 충족되지 않는다. 전형적인 훨씬 더 느린 안정 시간은 신호 안정성 문제를 제거하는 것을 돕는다. 현재 회로 토폴로지를 유지하기 위해서는, 새로운 속도에 도달하기 위해 상당한 전력이 사용될 필요가 있다. 그러나, 대역폭은 제한될 것이고, 출력에 연결될 수 있는 알려지지 않은 부하로 안정성 쟁점이 발생한다.
상기를 고려하여, 고속 안정화 출력 버퍼를 위한 효율적인 방법 및 시스템이 요구된다.
고속 안정화 출력 버퍼를 위한 시스템 및 방법이 개시된다. 일 실시예에서, 차동 드라이버 회로는 차동 입력 신호를 수신하고, 그 입력 신호에 기초하여 차동 출력을 생성하기 위한 증폭기 스테이지를 구비한다. 차동 출력은 미리 정해진 기준 공통 모드(CM) 전압 레벨에 기초하는 대응 CM 전압 레벨을 갖는다. 공통 모드 피드백 버퍼(CMFB) 스테이지는 미리 정해진 기준 CM 전압 레벨로부터의 CM 전압 레벨의 변화를 검출하고, CM 전압 레벨을 미리 정해진 높은 버스 주파수에 기초하는 매우 빠른 안정 시간 내에 기준 CM 전압 레벨로 복구시킨다. CMFB 스테이지는 단일 장치만을 포함하는 토폴로지를 이용한다. 일 실시예에서, 이러한 단일 장치는 트랜스임피던스 스테이지로서 이용되는 nmos 트랜지스터이다. 다른 실시예들은 단일 pmos 트랜지스터 또는 단일 바이폴라 접합 트랜지스터를 이용할 수 있다. 안정화는 CMFB 스테이지 내의 회로 바이어싱 스테이지 및 분로 커패시터에 의해 제공된다.
통신 버스 상에서 직렬 데이터를 매우 신속하게 제공하기 위한 방법도 고려된다. 차동 출력 데이터는 전형적으로 전원의 값의 절반인 관련 공통 모드(CM) 전압 레벨로 버스 상에서 전달된다. 방법은 CM 전압 레벨에서의 변화를 검출하고, CM 전압 레벨을 미리 정해진 높은 버스 주파수에 대응하는 복구 시간 내에 그것의 요구되는 값으로 복구시키는 것을 포함한다. 이 주파수는 몇백 메가헤르쯔(㎒)일 수 있다.
일 실시예에서, 차동 드라이버 회로로서, 공통 모드(CM) 노드에서의 관련된 미리 정해진 공통 모드(CM) 전압 레벨을 갖는 차동 출력을 생성하도록 구성된 드라이버 스테이지; 및 상기 드라이버 스테이지에 연결된 공통 모드 피드백 버퍼(CMFB) 스테이지 - 상기 CMFB 스테이지는 단일 트랜지스터 제1 스테이지를 포함하고, 상기 제1 스테이지는, 상기 단일 트랜지스터의 게이트 단자로 상기 CM 노드에 대응하는 전압 변화를 감지하고 - 상기 CM 노드 및 상기 게이트 단자에 제1 저항기가 접속됨 - ; 상기 단일 트랜지스터의 드레인 단자를 이용하여 상기 CM 노드에서의 전압 레벨을 상기 미리 정해진 CM 전압 레벨로 복구시키도록 구성되며, 상기 CMFB 스테이지는 상기 제1 저항기를 분로하는 커패시터로 상기 단일 트랜지스터의 게이트-대-소스 기생 용량에 의해 형성된 극을 무효화하도록 구성됨 - 를 포함하고, 상기 단일 트랜지스터는, 상기 드라이버 스테이지 내의 입력 트랜지스터의 온-저항에 연결된 드레인 단자 - 상기 온-저항은 상기 CM 노드에 연결된 제2 저항기에 연결됨 -; 및 제1 접지 기준에 연결된 소스 단자를 갖는 트랜지스터이며, 상기 CMFB 스테이지는 상기 차동 출력의 제1 차동 신호와 상기 CM 노드 간의 제3 저항기, 및 상기 CM 노드와 상기 입력 트랜지스터의 드레인 단자 간의 제2 저항기를 더 포함하고, 상기 제3 저항기는 상기 제2 저항기와 동일한 임피던스를 갖는, 차동 드라이버 회로가 제공된다.
이하의 설명 및 첨부 도면들을 참조하면, 이러한 것들과 그 외의 실시예들을 알 수 있을 것이다.
도 1은 차동 신호들을 이용하는 통신 버스의 일 실시예를 나타내는 일반화된 도면이다.
도 2는 공통 모드 피드백을 갖는 차동 드라이버의 일 실시예를 나타내는 일반화된 도면이다.
도 3은 높은 속도의 차동 데이터 레이트를 위한 공통 모드 피드백을 갖는 차동 드라이버의 일 실시예를 도시한 일반화된 도면이다.
본 발명이 다양한 수정 및 대안적인 형태들을 허용하지만, 구체적인 실시예들이 예시로서 도면들에 도시되어 있고, 여기에 상세하게 설명되어 있다. 그러나, 도면들 및 그에 대한 상세한 설명은 본 발명을 개시된 구체적인 형태로 제한하도록 의도된 것이 아니며, 반대로, 본 발명은 첨부된 청구항들에 의해 정의된 본 발명의 취지 및 범위 내에 드는 모든 수정, 균등물 및 대안들을 커버해야 한다.
이하의 설명에서는, 본 발명의 완전한 이해를 제공하기 위해, 다수의 구체적인 상세가 제시된다. 그러나, 본 기술분야에 통상의 지식을 가진 자는 본 발명이 이러한 구체적인 상세없이 실시될 수 있음을 알 것이다. 일부 경우들에서, 본 발명을 모호하게 하는 것을 회피하기 위해, 공지된 회로, 구조 및 기술은 상세하게 보여지지 않는다.
도 1을 참조하면, 차동 신호를 이용하는 통신 버스(100)의 일 실시예가 도시되어 있다. 본 실시예는 송신기(110) 및 수신기(120) 안과 밖 둘 다에서 요구되는 기능 블록, 제어 로직, 회로 및 인터페이스의 모든 예를 포함하지는 않는다. 도시된 실시예는 단순한 설명의 목적을 위한 것이다.
공통 접지 신호 방법에 대한 대안은 차동 전압 신호 방법인데, 여기에서 각각의 비트는 제1 쌍의 Signal+(112) 및 Signal-(114), 및 제2 쌍의 output+(122) 및 output-(124)와 같은, 와이어들의 접지-분리된 쌍(ground-isolated pair of wires) 간의 전압 레벨들의 차이에 의해 표현된다. 통신 버스(100)는 한 와이어와 공통 접지 간의 전압을 이용하지 않는다. 병렬-대-직렬 포트 신호 컨버터가 입력 신호(102)를 피드할 수 있다. 입력 신호(102) 상의 입력 데이터를 공급하기 위해, 직렬화기/역직렬화기(SerDes)라고 칭해지는 회로가 이용될 수 있다. SerDes는 고속 통신에서 통상적으로 이용되는 한 쌍의 기능 블록이다. 이러한 블록들은 직렬 데이터와 병렬 인터페이스들 간에서 각 방향으로 데이터를 변환한다. 차동 신호 방법은 각 신호에 가해지는 용량성 및 유도성 효과들 둘 다와, 외부 전기 간섭으로 인해 신호들이 손상될 수 있는 경향을 제한할 수 있고, 그에 의해 직렬 네트워크의 실용적인 거리를 상당히 개선한다.
송신기(110)는 Signal+(112)와 Signal-(114) 간의 차동 전압 신호를 구동하기 위해 차동 증폭기를 포함할 수 있다. 마찬가지로, 수신기(120)는 output+(122)와 output-(124) 간의 차동 전압 신호를 구동하기 위해 차동 증폭기를 포함할 수 있다. 신호 루트들(112, 114, 122 및 124)은 접지 기준과 전기적으로 공통이 아닐 수 있다.
이러한 라인들 상에서의 전압 신호와 접지 간의 임의의 관련을 제거하면, 신호 전압에 가해지는 유일한 중요한 용량은 커패시터들(130a-130b)과 같이 2개의 신호 와이어 간에 존재하는 교차 연결된 용량(cross-coupled capacitance)일 수 있다. 여기에서 이용될 때, 문자가 뒤따르는 참조 번호에 의해 참조되는 구성요소들은 집합적으로는 그 번호 단독으로 참조될 수 있다. 예를 들어, 커패시터들(130a-130d)은 커패시터들(130)로서 집합적으로 참조될 수 있다. 신호 와이어와 접지 기준 간의 용량은 이제 훨씬 더 작은 효과를 가질 수 있는데, 왜냐하면 접지 기준을 경유하는 2개의 신호 와이어 간의 용량성 경로가 직렬로 된 2개의 용량이기 때문이다. 예를 들어, Signal+(112)로부터 접지 기준까지의 경로는 커패시터(134)를 포함할 수 있다. 그 다음, 접지 기준으로부터 Signal-(114)까지의 계속되는 경로는 커패시터(132)를 포함한다. 이러한 경로는 커패시터들(132 및 134)의 직렬 조합을 포함하고, 직렬 용량 값들은 항상 개별 용량들 중 어떠한 것보다도 작다.
또한, 외부 소스에 의해 신호 와이어들(112 및 114)과 접지 기준 사이에서 유도되는 임의의 잡음 전압은 무시될 수 있다. 그 이유는, 잡음 전압이 신호 와이어들(112 및 114) 둘 다에서 동일한 척도로 유도될 것이고, 수신기(120)는 Signal+(112) 또는 Signal-(114)와 접지 기준 간의 전압보다는, 신호들(112 및 114) 간의 차동 전압에만 응답할 수 있다는 것이다. 통신 버스(100)는, AC 전력 와이어로부터의 전기 간섭에 대한 가능성이 더 크고 와이어 거리가 더 긴 산업 응용들에서, 네트워크 내에서 공통 접지 기준 방법보다 더 널리 이용될 수 있다.
신호들(112 및 114)에 대해 높은 주파수 프로토콜을 제공하기 위해 이용되는 설계 매개변수들은 광범위한 응용에 유용하게 되기 위해 표준화될 필요가 있다. OSI 모델(Open Systems Interconnection Reference Model)은 계층화된 통신 및 컴퓨터 네트워크 프로토콜 설계에 대한 요약 설명이다. 그것은 OSI 이니셔티브의 일부로서 개발되었다. 그것은 가장 기본적인 형태에서 네트워크 아키텍처를 7개의 층으로 나누는데, 그것은 최상위로부터 최하위로, 애플리케이션, 프레젠테이션, 세션, 전송(transport), 네트워크, 데이터 링크 및 물리층이다.
층은 그 위의 층에 서비스들을 제공하고 그 아래의 층으로부터 서비스를 수신하는 개념적으로 유사한 기능들의 컬렉션이다. 예를 들어, 네트워크에 걸쳐 에러없는(error-free) 통신을 제공하는 층은 그 위의 애플리케이션들이 필요로 하는 경로를 제공하는 한편, 경로의 컨텐츠들을 이루는 패킷들을 송신 및 수신하기 위해 다음 하위 층을 호출한다.
물리층은 장치들에 대한 전기적 및 물리적 규격을 정의한다. 구체적으로, 그것은 장치와 물리적 매체 간의 관계를 정의한다. 이것은 핀들의 레이아웃, 전압, 케이블 규격, 허브, 중계기, 네트워크 어댑터 등을 포함할 수 있다.
데이터 링크층은 네트워크 엔터티들 간에서 데이터를 전송하고, 물리층 내에서 발생할 수 있는 에러들을 검출하고 아마도 정정하기 위한 기능적 및 절차적 수단을 제공한다. 네트워크층은 하나 이상의 네트워크를 통해 소스로부터 목적지로 가변 길이 데이터 시퀀스를 전송하는 한편, 전송층에 의해 요청되는 서비스 품질을 유지하는 기능적 및 절차적 수단을 제공한다.
통신 버스(100)를 위한 더 새로운 네트워크 아키텍처는 더 높은 주파수 및 더 높은 데이터 쓰루풋을 위한 요구들을 만족시키기 위해 개발 중일 수 있다. 예를 들어, 일 구현인 Standard Microsystems Corp.에 의해 제공되는 미디어 로컬 버스(Media Local Bus)(MLB)는 물리층 및 링크층을 위해 개발된다. MLB는 특히 공통 하드웨어 인터페이스 및 소프트웨어 애플리케이션 프로그래밍 인터페이스(API) 라이브러리를 표준화하기 위해 설계된 온-PCB(on-printed-circuit-board) 또는 인터칩 통신 버스(inter-chip communication bus)이다. 이러한 표준화는 하나 이상의 애플리케이션이 최소한의 노력으로 네트워크 데이터에 액세스하거나 다른 애플리케이션들과 통신하는 것을 허용할 수 있다. MLB는 또한 현존 네트워크 아키텍처로부터 차세대 네트워크 아키텍처로의 간단한 이행 경로를 제공하도록 설걔된다. MLB는 동기 스트림 데이터, 비동기 패킷 데이터, 제어 메시지 데이터 및 등시성 데이터 전송을 포함하는 모든 네트워크 데이터 전송 방법을 지원한다.
네트워크 대역폭은 네트워크 매체의 실제의 주파수 한계를 참조한다. 직렬 통신에서, 대역폭은 송신된 워드 당의 바이너리 비트와 같은 데이터 부피와, 데이터 속도 또는 초당 워드의 곱일 수 있다. 네트워크 대역폭의 표준 척도는 bps(bits per second)이다.
직렬 데이터는 송신기(110)로부터 수신기(120)로의, 일 실시예에서의 Signal+(112)와 같은 동일한 와이어 채널을 통한 모든 데이터 비트의 송신을 요구하기 때문에, 그것은 네트워크 와이어 상에서의 잠재적으로 높은 주파수 신호가 필요하게 만든다. 워드 사이즈에 따른 32비트 또는 64비트와 같은 데이터와, 패리티 검사 및 신호 동기화에 필요한 다른 비트들은 초당 수천회의 레이트에서 업데이트될 수 있다. 직렬 데이터 네트워크 주파수는 전파 범위(radio range)에 들어가기 시작하고, 유도성 및 용량성 리액턴스로 인해, 단순한 와이어들이 안테나, 송신선으로서의 와이어 쌍으로서 기능하기 시작한다. 이러한 기생 특성들은 신호 송신을 왜곡하고 느리게 할 수 있다.
앞에서 설명된 것과 같은 더 새로운 네트워크 아키텍처의 더 높은 속도 요구조건은 안정성을 크게 희생시키지 않고서 이러한 높은 주파수들을 만족시키는 것과 같은 설계 과제를 제공한다. 특히, 공통 모드 피드백 버퍼(CMFB)를 갖는 차동 드라이버의 설계는 가장 큰 주의를 필요로 할 수 있다. 예를 들어, 더 높은 속도의 기생 특성에 더하여, 일 실시예에서 신호 라인들(112 및 114)은 복수의 드라이버 또는 송신기(110)에 연결될 수 있다. 특정 송신기(110)는 라인들(112 및 114) 상으로의 신호를 구동하기를 기다리고 있을 수 있고, 그러므로 적어도 CMFB 스테이지 내의 회로는 3상태 출력을 제공하기 위해 턴오프된다. 라인들(112 및 114) 상에서의 차동 출력을 구동하기 위한 허가를 수신하면, 이러한 특정 송신기(110) 내의 적어도 CMFB 스테이지 내의 회로는 인에이블된 시간으로부터, 신호 라인들(112 및 114)에 대한 공통 모드 전압 레벨을 제공하는 것과 같은 안정 상태에 도달하는 시간까지의 매우 신속한 응답을 필요로 할 수 있다. 일 실시예에서, 더 새로운 네트워크 아키텍처로 인한 이러한 빠른 응답은 이전의 수백 마이크로초의 값들로부터 단지 몇 나노초로 감소될 수 있다.
이제, 도 2를 보면, 공통 모드 피드백을 구비하는 차동 드라이버(200)의 일반화된 도면의 일 실시예가 도시되어 있다. 다시 도 1을 참조하면, 드라이버(200)는 송신기(110) 또는 수신기(120)의 출력 회로 내에서 이용될 수 있다. 드라이버(200)의 단순화된 도면은 본 기술분야의 숙련된 자들에게 알려져 있는 것과 같은 다수의 알려진 회로 토폴로지 및 기술에 의해 구현될 수 있다. 일 실시예에서, 기준 공통 모드 전압 신호 Vcmref(234)가 피드백 증폭기(230)에 공급된다. 또한, Vcm(232)과 같은 공통 모드 노드에서의 전압 레벨은 피드백 증폭기(230)에 공급될 수 있다. 공통 모드 노드는 일 실시예에서 1㏀과 같은 동일 값을 가질 수 있는 2개의 직렬 저항기(210 및 220) 사이에 있다. 전류 소스(202)는 대응하는 회로에 전류를 공급하고, 전류 미러 또는 기타 토폴로지에 의해 구현될 수 있다. 입력 신호(202)는 알려진 트랜지스터 토폴로지들에 의해 구현될 수 있는 스위치들(204 및 206)을 통해 소스(202)로부터 전류를 공급받을 노드들을 결정하기 위해 이용될 수 있다. 일 실시예에서, 저항기(210)는 저항기(220)와 동일한 임피던스를 갖는다.
종래의 설계에서, 증폭기(230), 저항기(210) 및 저항기(220)에 의해 형성되는 공통 모드 피드백 루프(CMFB)는 출력 라인들(212 및 214) 상에서 차동 데이터 레이트보다 훨씬 더 느리도록 설계되었는데, 이것은 다수의 안정성 쟁점을 제거하는 것을 돕는다. 드라이버(200)가 인에이블된 시간으로부터 노드(232)가 미리 정해진 공통 모드 전압 레벨로 안정된 시간까지 측정된 전형적인 안정 시간들은 수백 마이크로초 이내이다.
그러나, 위에서 간략하게 설명된 MLB와 같은 더 새로운 통신 버스 아키텍처는 5나노초 이내의 안정 시간과 같이, CMFB로부터 훨씬 더 빠른 속도를 요구한다. 예를 들어, 드라이버(200)는 라인들(212 및 214) 또는 버스 상의 공통 모드 전압을 CMFB를 통해 제어하고, 인에이블될 때, CMFB는 5㎱ 내에 안정될 필요가 있다. 피드백 증폭기(230)를 위한 이전의 회로들은 전형적으로 5개 이상의 트랜지스터를 요구하며, 이것은 드라이버 설계 내에서 주목할만한 풋프린트이다. 또한, 피드백 증폭기(230)의 현재 구현들에서 상당한 전력이 이용되지 않는다면, 그것의 대역폭은 제한될 것이고, 출력에 부가될 수 있는 알려지지 않은 부하들로, 안정성 쟁점이 발행한다.
이제 도 3을 보면, 고속 차동 데이터 레이트를 위한 공통 모드 피드백을 구비하는 차동 드라이버(300)의 일 실시예가 도시되어 있다. 다시 도 1을 참조하면, 드라이버(300)는 송신기(110) 또는 수신기(120)의 출력 회로 내에서 이용될 수 있다. 드라이버 스테이지로서도 기능하는 입력 또는 증폭기 스테이지(380)는 pmos 트랜지스터(312) 및 nmos 트랜지스터(320)를 포함한다. 트랜지스터들(312 및 320)은 차동 입력 신호일 수 있는 입력 신호를 수신하고, 또한 라인들(382 및 384) 상에 차동 출력을 발생시킨다. 일 실시예에서, 트랜지스터들(312 및 320)은 H-브리지의 절반일 수 있으며, 도시의 편의를 위해 다른 절반은 도시되어 있지 않고, H-브리지는 본 기술분야의 숙련된 자들에게 잘 알려져 있다. 공통 모드 피드백 버퍼(CMFB) 스테이지(370)는 트랜스임피던스 스테이지로서 구성된 nmos 트랜지스터(350), 트랜지스터(350)의 게이트 단자 상의 저항기(352) 및 커패시터(354), 및 저항기들(210) 및 220)을 포함한다.
드라이버(300)의 회로의 나머지는 바이어싱 및 안정성 목적으로 이용될 수 있다. 전류 소스들(302 및 310)은 본 기술분야에 숙련된 자들에게 알려져 있는 임의의 토폴로지에 의해 구현될 수 있다. 이러한 전류 소스들 및 pmos 트랜지스터(304)와, pmos 트랜지스터들(306 및 308)에 의해 구현되는 전류 미러는 아래의 회로에 미리 정해진 전류값을 제공한다. pmos 트랜지스터(306 및 308)의 출력 드레인들에 의해 공급되는 전류값들은 이러한 트랜지스터들의 사이즈(예를 들어, 트랜지스터 폭)에 기초하는 서로에 대한 정수배일 수 있다. 일 실시예에서, pmos 트랜지스터는 pmos 트랜지스터(306)의 폭의 4배일 수 있고, 따라서 pmos 트랜지스터(308)는 트랜지스터(306)보다 4배 많은 전류를 공급한다.
MLB 규격과 같은 초고속 네트워크 버스 아키텍처에 의해 요구되는 빠른 응답을 획득하기 위해, 공통 모드 전압을 제어하기 위해 단일 장치 트랜스임피던스 스테이지가 이용될 수 있다. 일 실시예에서, 단일 장치 트랜스임피던스 스테이지는 트랜지스터(350)와 같은 단일 nmos 트랜지스터를 이용한다. 다른 실시예에서, pmos 트랜지스터 또는 바이폴라 접합 트랜지스터가 이용될 수 있다. 다른 실시예들에서, 고속 네트워크 버스 아키텍처가 요구하는 빠른 응답을 제공하기 위해, 다른 단일 트랜지스터 구성이 이용될 수 있다. nmos 트랜지스터(350)와 저항기들(210 및 220)의 조합은 드라이버(300)를 위한 CMFB 회로를 제공한다. 인에이블될 때, nmos 트랜지스터(350)의 게이트 단자는 직렬 저항기(352)를 통해 저항기들(210 및 220)의 중심에서 공통 모드 전압 Vcm(372)을 감지한다.
트랜지스터(350)의 게이트 단자에서의 전위는 트랜지스터(350)의 게이트-대-소스 턴온 전압 Vgs로 유지된다. 그러나, 이러한 Vgs값은 드라이버(300)를 위한 요구되는 공통 모드 전압이 아닐 수 있다. 그러므로, 저항기들(210 및 220)의 중심에서 요구되는 공통 모드 전압 레벨 Vcmref(370)를 제공하도록 시도하기 위해, 복제 회로가 이용될 수 있다. 이러한 값으로부터의 약간의 편차가 있을 수 있으며, 따라서 이 노드 전압은 Vcm(372)으로서 표현됨에 유의해야 한다. 일 실시예에서, 복제 회로는 nmos 트랜지스터(360), 전류 싱크(332, 338 및 340), 및 전류 소스들(304, 306 및 308)의 조합을 포함한다. 이러한 복제 회로는 저항기들(210 및 220) 간의 노드에서 전압 레벨 Vcm(372)을 제공하는 전압 강하를 생성하기 위해, 직렬 저항기(352)를 통해 충분한 전류를 발생시키기 위해 이용될 수 있다.
이 복제 회로는 직류 전류를 생성하며, 빠른 응답을 요구하지 않는다. 그러므로, 복제 회로는 공지된 고전적인 전압 피드백 토폴로지에 의해 구현될 수 있다. 트랜지스터들(360 및 350)은 매우 유사한 기하학적 폭 및 채널 길이, 턴온 임계 전압 레벨 등을 갖는 것과 같이 서로 정합될 필요가 있을 수 있다. 정합된 트랜지스터들(350 및 360)에 대한 접지 기준 리턴은 전류 싱크들(332, 338 및 340)에 대한 접지 기준으로부터 분리된다는 점에 유의해야 한다. 트랜지스터들(350 및 360)은 접지 기준 Vsspwr(374)을 이용하고, 전류 싱크들은 접지 기준 Vss(376)를 이용한다.
트랜지스터(350)를 통한 전류는 수 밀리암페어와 같은 매우 높은 양에 도달할 수 있고, 이것은 접지 핀 Vsspwr(374)에 대한 상당한 전압 강하를 발생시킬 수 있다. pmos 트랜지스터(304)와 결합하여 pmos 트랜지스터들(306 및 308)을 포함하는 전류 미러는 후속하여, 인출되는 전류의 양을 증가시킬 수 있고, 트랜지스터(360)의 드레인 단자는 전압 및 전류 증가 둘 다를 경험할 수 있다. 그러므로, 트랜지스터(350)에 의해 생성되는 접지 핀 Vsspwr(374)에 대한 상당한 전압 강하가 트랜지스터(360)에 의해 감지될 수 있다. 따라서, 저항기(334)에 걸친 전압 강하가 증가할 수 있고, 싱글 엔드 차동 증폭기(330)는 드라이버(300) 내의 nmos 트랜지스터들의 Vgs 값보다 큰 전압을 출력할 수 있고, 전류 싱크(340)는 더 강하게 턴온하고 더 많은 전류를 인출할 수 있다. 그러면, 저항기(352)에 걸친 전압 강하가 증가할 수 있고, 그에 의해 Vcm(232)에서의 전압 레벨은 감소하여, 노드 Vss(376)로 참조되는 요구되는 공통 모드 전압 레벨 Vcmref(370)와 유사한 값으로 복귀할 수 있다. 이러한 보상은 수 나노초일 수 있는 CMFB에 대한 인에이블 시간보다 더 길게 걸릴 수 있지만, 에러는 20㎷ 범위 내와 같이 눈에 띄게 작다.
이상적으로, 증폭기들은 주어진 주파수 범위에 대해 거의 일정한 이득을 갖고, 그 이득은 더 높은 주파수들에서 롤오프(roll off)한다. 피드백 증폭기들의 과도(transient) 및 주파수 응답은 해당 증폭기의 극 위치 특성(pole location characteristic)에 관련된다. 전형적으로, 비이상적인 증폭기들은 하나보다 많은 극을 갖는다. 드라이버(300)의 복제 회로에 의해 제공되는 네거티브 피드백은, 드라이버(300)가 발진하게 할 포지티브 피드백의 비의도적인 생성을 회피하고, 오버슈트 및 링잉을 제어하기 위해 주파수 보상을 요구할 수 있다.
극은 주파수 응답 곡선 내에서 통합(integrating) 저항성 및 용량성 리액턴스로 인해 진폭이 3db만큼 감소하는 지점이다. 궁극적으로, 각각의 극은 90°의 위상 지연을 야기할 것이고, 또는 이 지점에서, 출력 신호가 입력 신호보다 90° 뒤로 지연될 것이다. 증폭기의 이득 스테이지들 내에서의 용량들은 그들이 생성한 각 극에 대하여 출력 신호가 입력 신호보다 90° 뒤로 지연되게 한다. 극 분할(pole splitting)은 주파수가 가장 낮은 극(전형적으로 입력 극)을 더 낮은 주파수로 이동시키고, 그 다음 주파수의 극(전형적으로 출력 극)을 더 높은 주파수로 이동시키려는 의도로 커패시터가 도입되는 주파수 보상의 한 유형이다. 이러한 극 이동은 증폭기의 안정성을 증가시키고, 감소된 속도의 희생으로 그것의 스텝 응답을 개선한다.
도 3의 드라이버(300)는 2개의 극을 가질 수 있다. 한 극은 부분적으로는 트랜지스터(350)의 게이트-대-소스 기생 용량에 의해 제공되고, 제2 극은 출력, 또는 트랜지스터(350)의 드레인 단자에 연결된 커패시터(318)에 의해 제공된다. 저항기(352)에 걸친 커패시터(354)의 배치는, 트랜지스터(350)의 온 상태 저항과 저항기들(352, 210 및 220)에 의해 형성되는 직렬 저항과 트랜지스터(350)의 기생 게이트-대-소스 용량에 의해 형성되는 극을 무효화한다. 커패시터(354)는 저항기들(210 및 220)의 중심에 접속될 수 없는데, 왜냐하면, 이 노드는 출력이 디스에이블될 때 분리될 수 있고, 또한 출력 노드 상에 남아 있는 여분의 용량을 갖는 것이 바람직하지 않기 때문이다.
드라이버(300)는 다이오드 접속된 nmos 트랜지스터(350)를 포함함으로써 차동 증폭기에 대한 고속 안정 CMFB를 제공할 수 있으며, 여기에서 드레인 단자는 트랜지스터(320)의 온 상태 저항, 저항기(220) 및 저항기(352)를 통해 게이트 단자에 접속된다. 드라이버(300)에 대한 안정성은 설명된 복제 회로 및 커패시터(354)에 의해 제공될 수 있다.
상기 실시예들은 상당히 상세하게 설명되었지만, 본 기술분야의 숙련된 자들은 상기 명세서를 완전히 알고 나면 다양한 변형 및 수정을 분명히 알게 될 것이다. 이하의 청구항들은 그러한 변형 및 수정 모두를 포괄하는 것으로 해석되도록 의도된 것이다.

Claims (20)

  1. 차동 드라이버 회로(differential driver circuit)로서,
    공통 모드(common-mode)(CM) 노드에서의 관련된 미리 정해진 공통 모드(CM) 전압 레벨을 갖는 차동 출력(differential output)을 생성하도록 구성된 드라이버 스테이지; 및
    상기 드라이버 스테이지에 연결된 공통 모드 피드백 버퍼(common-mode feedback buffer)(CMFB) 스테이지 - 상기 CMFB 스테이지는 단일 트랜지스터 제1 스테이지를 포함하고, 상기 제1 스테이지는,
    상기 단일 트랜지스터의 게이트 단자로 상기 CM 노드에 대응하는 전압 변화를 감지하고 - 상기 CM 노드 및 상기 게이트 단자에 제1 저항기가 접속됨 - ;
    상기 단일 트랜지스터의 드레인 단자를 이용하여 상기 CM 노드에서의 전압 레벨을 상기 미리 정해진 CM 전압 레벨로 복구시키도록 구성되며,
    상기 CMFB 스테이지는 상기 제1 저항기를 분로(shunting)하는 커패시터로 상기 단일 트랜지스터의 게이트-대-소스 기생 용량에 의해 형성된 극(pole)을 무효화(cancel)하도록 구성됨 -
    를 포함하고,
    상기 단일 트랜지스터는,
    상기 드라이버 스테이지 내의 입력 트랜지스터의 온-저항(on-resistance)에 연결된 드레인 단자 - 상기 온-저항은 상기 CM 노드에 연결된 제2 저항기에 연결됨 -; 및
    제1 접지 기준(ground reference)에 연결된 소스 단자
    를 갖는 트랜지스터이며,
    상기 CMFB 스테이지는 상기 차동 출력의 제1 차동 신호와 상기 CM 노드 간의 제3 저항기, 및 상기 CM 노드와 상기 입력 트랜지스터의 드레인 단자 간의 제2 저항기를 더 포함하고, 상기 제3 저항기는 상기 제2 저항기와 동일한 임피던스를 갖는, 차동 드라이버 회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 차동 드라이버는 상기 제1 접지 기준에 연결된 소스 단자를 갖는 복제 트랜지스터(replica transistor)를 포함하는 바이어스 스테이지를 더 포함하고, 상기 복제 트랜지스터는 상기 단일 트랜지스터의 정합(matching) 트랜지스터 특성을 갖는 차동 드라이버 회로.
  4. 제3항에 있어서,
    상기 바이어스 스테이지는 상기 복제 트랜지스터에게보다 상기 단일 트랜지스터에게 더 많은 양의 전류를 공급하도록 구성된 전류 소스들을 위한 회로를 더 포함하는 차동 드라이버 회로.
  5. 제4항에 있어서,
    상기 바이어스 스테이지는,
    상기 복제 트랜지스터 및 상기 전류 소스들을 통해, 상기 CMFB 스테이지에 의한 미리 정해진 전류 인출 임계(current draw threshold)를 검출하고;
    상기 미리 정해진 전류 인출 임계를 검출한 것에 응답하여, 상기 CM 노드 전압 레벨을 상기 미리 정해진 CM 전압 레벨로 복구시키도록 또한 구성되는
    차동 드라이버 회로.
  6. 제4항에 있어서,
    상기 바이어스 스테이지는 상기 제1 접지 기준과 동일한 기준 레벨을 갖지만 별개의 기준인 제2 접지 기준에 연결된 전류 싱크들을 위한 회로를 더 포함하는 차동 드라이버 회로.
  7. 삭제
  8. 제1항, 제3항, 제4항, 제5항 및 제6항 중 어느 한 항에 있어서, 상기 드라이버 회로는,
    상기 차동 출력을 수신하도록 구성된 수신기를 포함하는 버스 통신 시스템에 연결되도록 구성되며,
    상기 버스는 송신기의 차동 출력을 상기 수신기에 연결하는 하나 이상의 데이터 라인들을 포함하는
    차동 드라이버 회로.
  9. 차동 신호 구동 방법으로서,
    드라이버 스테이지에 의해, 공통 모드(CM) 노드에서의 관련된 미리 정해진 공통 모드(CM) 전압 레벨을 갖는 차동 출력을 생성하는 단계;
    단일 트랜지스터의 게이트 단자로 상기 CM 노드에 대응하는 전압 변화를 감지하는 단계 - 상기 CM 노드 및 상기 게이트 단자에 제1 저항기가 접속됨 - ;
    상기 단일 트랜지스터의 드레인 단자를 통해, 상기 CM 노드에서의 전압 레벨을 상기 미리 정해진 CM 전압 레벨로 복구시키는 단계; 및
    상기 제1 저항기를 분로하는 커패시터로 상기 단일 트랜지스터의 게이트-대-소스 기생 용량에 의해 형성된 극을 무효화하는 단계
    를 포함하고,
    상기 단일 트랜지스터는,
    상기 드라이버 스테이지 내의 입력 트랜지스터의 온-저항에 연결된 드레인 단자 - 상기 온-저항은 상기 CM 노드에 연결된 제2 저항기에 연결됨 -; 및
    제1 접지 기준에 연결된 소스 단자
    를 갖는 트랜지스터이며,
    상기 차동 출력의 제1 차동 신호와 상기 CM 노드 간에 제3 저항기가 연결되고, 상기 CM 노드와 상기 입력 트랜지스터의 드레인 단자 간에 제2 저항기가 연결되며, 상기 제3 저항기는 상기 제2 저항기와 동일한 임피던스를 갖는, 차동 신호 구동 방법.
  10. 삭제
  11. 제9항에 있어서,
    상기 제1 접지 기준에 연결된 소스 단자를 갖는 복제 트랜지스터를 더 포함하고, 상기 복제 트랜지스터는 상기 단일 트랜지스터의 정합 트랜지스터 특성을 갖는 차동 신호 구동 방법.
  12. 제11항에 있어서,
    상기 복제 트랜지스터에게보다 상기 단일 트랜지스터에게 더 많은 양의 전류를 공급하는 단계를 더 포함하는 차동 신호 구동 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020117019688A 2009-02-24 2010-02-24 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법 KR101357331B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/391,414 2009-02-24
US12/391,414 US7906994B2 (en) 2009-02-24 2009-02-24 Fast common mode feedback control for differential driver
PCT/US2010/025208 WO2010099183A1 (en) 2009-02-24 2010-02-24 Fast common mode feedback control for differential driver

Publications (2)

Publication Number Publication Date
KR20110119744A KR20110119744A (ko) 2011-11-02
KR101357331B1 true KR101357331B1 (ko) 2014-02-03

Family

ID=42110355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117019688A KR101357331B1 (ko) 2009-02-24 2010-02-24 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법

Country Status (6)

Country Link
US (1) US7906994B2 (ko)
EP (1) EP2401813B1 (ko)
JP (1) JP5238085B2 (ko)
KR (1) KR101357331B1 (ko)
CN (1) CN102365820B (ko)
WO (1) WO2010099183A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170086804A (ko) * 2016-01-19 2017-07-27 주식회사 동부하이텍 전자 소자 및 이를 포함하는 시스템

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487592B2 (en) * 2010-02-10 2013-07-16 Infineon Technologies Ag Circuit and method for de-energizing a field coil
US8891595B1 (en) * 2010-05-28 2014-11-18 Aquantia Corp. Electromagnetic interference reduction in wireline applications using differential signal compensation
KR101141554B1 (ko) * 2010-10-28 2012-05-04 에스케이하이닉스 주식회사 전압 발생 회로 및 신호 처리 회로
US8368432B2 (en) * 2010-11-12 2013-02-05 Nxp B.V. Interference-tolerant communication circuit
US9497049B2 (en) 2014-09-04 2016-11-15 Qualcomm Incorporated Wideband transmitter with high-frequency signal peaking
CN105991124B (zh) * 2015-06-08 2019-01-15 龙迅半导体（合肥）股份有限公司 一种驱动装置
US9806703B2 (en) * 2015-09-03 2017-10-31 Mediatek Inc. Single-ended to differential conversion circuit and signal processing module
US9941958B2 (en) * 2015-12-15 2018-04-10 Futurewei Technologies, Inc. On-chip test interface for voltage-mode Mach-Zehnder modulator driver
CN106647909B (zh) * 2016-12-21 2018-01-19 北京时代民芯科技有限公司 一种输出可调驱动器电路
JP6773217B2 (ja) * 2017-04-28 2020-10-21 ヤマハ株式会社 受信装置及び信号伝送システム
JP6890493B2 (ja) * 2017-07-21 2021-06-18 エイブリック株式会社 磁気センサ回路
US10491166B2 (en) * 2018-03-01 2019-11-26 Semiconductor Components Industries, Llc Low noise differential amplifier
US10224922B1 (en) * 2018-04-04 2019-03-05 Stmicroelectronics International N.V. Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages
CN111200775B (zh) * 2018-11-19 2021-03-05 广州汽车集团股份有限公司 音频接口电路、电路组、汽车和音频接入方法
CN109818257B (zh) * 2018-12-24 2020-09-11 北京时代民芯科技有限公司 一种cmos工艺激光驱动电路
CN111313851B (zh) * 2020-02-26 2023-02-24 西安微电子技术研究所 一种lvds用高速数据传输预加重电路及其控制方法
CN112394767B (zh) * 2020-11-26 2022-04-05 辽宁大学 一种衬底电位可控的低压差分驱动器电路
WO2022269953A1 (ja) * 2021-06-23 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 駆動回路
CN113556106A (zh) * 2021-07-28 2021-10-26 东南大学 一种门限电压可自适应调节的迟滞比较器
CN114153263B (zh) * 2021-11-30 2023-01-24 杭州海康威视数字技术股份有限公司 低电压差分信号lvds发送器、芯片、lvds接口、终端设备
CN117254682B (zh) * 2023-11-20 2024-03-12 成都芯翼科技有限公司 一种抗干扰电压转换电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900663B1 (en) * 2002-11-04 2005-05-31 Cypress Semiconductor Corporation Low voltage differential signal driver circuit and method
US20080136464A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381112A (en) * 1993-09-22 1995-01-10 Motorola, Inc. Fully differential line driver circuit having common-mode feedback
US6847232B2 (en) * 2001-11-08 2005-01-25 Texas Instruments Incorporated Interchangeable CML/LVDS data transmission circuit
US6617888B2 (en) * 2002-01-02 2003-09-09 Intel Corporation Low supply voltage differential signal driver
US6946907B2 (en) * 2003-10-23 2005-09-20 Tai-1 Microelectronics Corp. Common mode feedback amplifier
US7609097B2 (en) * 2004-07-06 2009-10-27 Agere Systems, Inc. Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance
ITMI20051276A1 (it) * 2005-07-06 2007-01-07 St Microelectronics Srl Trasmettitore multi-standard
US7352207B2 (en) * 2005-09-30 2008-04-01 Silicon Laboratories Inc. Output driver with common mode feedback
US7514972B2 (en) * 2006-01-27 2009-04-07 Honeywell International, Inc. Differential charge pump with open loop common mode
JP4858959B2 (ja) * 2006-06-06 2012-01-18 ルネサスエレクトロニクス株式会社 差動信号駆動回路及び差動信号駆動方法
TWI325223B (en) * 2006-06-16 2010-05-21 Realtek Semiconductor Corp Amplifier with common-mode feedback circuit
TWI333326B (en) * 2007-03-26 2010-11-11 Novatek Microelectronics Corp Low differential output voltage circuit
TWI343703B (en) * 2007-12-21 2011-06-11 Novatek Microelectronics Corp Low power differential signaling transmitter
US7872519B2 (en) * 2008-04-22 2011-01-18 Seiko Instruments Inc. Voltage divider circuit
US8008944B2 (en) * 2008-11-25 2011-08-30 Qualcomm Incorporated Low voltage differential signaling driver with programmable on-chip resistor termination

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900663B1 (en) * 2002-11-04 2005-05-31 Cypress Semiconductor Corporation Low voltage differential signal driver circuit and method
US20080136464A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170086804A (ko) * 2016-01-19 2017-07-27 주식회사 동부하이텍 전자 소자 및 이를 포함하는 시스템
KR102495033B1 (ko) 2016-01-19 2023-02-02 주식회사 디비하이텍 전자 소자 및 이를 포함하는 시스템

Also Published As

Publication number Publication date
EP2401813A1 (en) 2012-01-04
JP5238085B2 (ja) 2013-07-17
KR20110119744A (ko) 2011-11-02
US7906994B2 (en) 2011-03-15
US20100213985A1 (en) 2010-08-26
JP2012518968A (ja) 2012-08-16
WO2010099183A1 (en) 2010-09-02
EP2401813B1 (en) 2014-06-25
CN102365820A (zh) 2012-02-29
CN102365820B (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
KR101357331B1 (ko) 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법
US10038574B2 (en) Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
US7088166B1 (en) LVDS input circuit with extended common mode range
EP2652874B1 (en) Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers
US20210240648A1 (en) Embedded universal serial bus 2 repeater
US20100231266A1 (en) Low voltage and low power differential driver with matching output impedances
JP2019527983A (ja) 電圧モードドライバのインピーダンスおよびスイング制御
US20130287084A1 (en) Wide common-mode range receiver
JP2006340266A (ja) 差動信号伝送回路および差動信号伝送装置
US7352755B2 (en) Network interface card (NIC) with phase lock rise time control generating circuit
US8963641B1 (en) Source-series terminated differential line driver circuit
KR102555449B1 (ko) 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템
US20090091357A1 (en) Low voltage differential signalling driver
US8817863B2 (en) Linear equalizer with passive network and embedded level shifter
TW202139664A (zh) 藉助於差動漂移電流感測來進行基線漂移修正的裝置
US10425101B1 (en) Biphase mark coding transceiver
US11482973B2 (en) Receiving circuit, and semiconductor apparatus and semiconductor system using the same
JP2016072719A (ja) 送信回路および半導体集積回路
US6593769B1 (en) Differential, reduced swing buffer design
CN109977063B (zh) 串行解串系统以及其差动比较器
US9337789B2 (en) Differential receiver
US20240106431A1 (en) Receivers for high density and low latency chip-to-chip links
JP2017135595A (ja) 差動増幅回路およびそれを搭載したケーブルアセンブリモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7