JP6773217B2 - 受信装置及び信号伝送システム - Google Patents

受信装置及び信号伝送システム Download PDF

Info

Publication number
JP6773217B2
JP6773217B2 JP2019515060A JP2019515060A JP6773217B2 JP 6773217 B2 JP6773217 B2 JP 6773217B2 JP 2019515060 A JP2019515060 A JP 2019515060A JP 2019515060 A JP2019515060 A JP 2019515060A JP 6773217 B2 JP6773217 B2 JP 6773217B2
Authority
JP
Japan
Prior art keywords
receiving
transistor
data signal
transmission line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019515060A
Other languages
English (en)
Other versions
JPWO2018198361A1 (ja
Inventor
北野　幹夫
幹夫 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of JPWO2018198361A1 publication Critical patent/JPWO2018198361A1/ja
Application granted granted Critical
Publication of JP6773217B2 publication Critical patent/JP6773217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
    • H04R1/025—Arrangements for fixing loudspeaker transducers, e.g. in a box, furniture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
    • H04R2499/10—General applications
    • H04R2499/13—Acoustic transducers and sound field adaptation in vehicles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)

Description

本発明は、伝送信号にデータ信号が重畳した信号を受信する受信装置及び信号伝送システムに関する。
送信装置から伝送路を介して受信装置にデジタル信号を伝送する場合に、デジタル信号に情報を重畳して伝送する方法が知られている。特許文献１には、一対の差動伝送路のうち少なくとも一方の差動伝送路の直流バイアス電位を変化させて、情報を伝送する方法が開示されている。具体的には、抵抗で分圧して得た直流バイアス電位を一方の差動伝送路にコイルを介して印加している。
特開２０１０−２００３２４号公報（請求項８参照）
ところで、車載用の音声通信システムでは、送信装置から伝送路を介して音信号を受信装置に送信する。このシステムでは、送信装置のグランドと受信装置のグランドとの間に交流電位差が生じることがある。グランド間に交流電位差があっても、音信号のみを交流カップリングで伝送する場合は、音信号のＳＮ比は低下しない。
しかしながら、従来の方法を車載用の音声通信システムに適用して音信号とデータ信号とを伝送路を介して伝送すると、グランド間の交流電位差によって直流バイアス電位が変動する。このため、音信号のＳＮ比が低下してしまうといった問題があった。
本発明は上述した事情に鑑みてなされたものであり、送信装置のグランドと受信装置のグランドとの間の交流電位差（ノイズ電圧）が伝送路に与える影響を低減することを解決課題とする。
本発明に係る受信装置の一態様は、伝送信号を伝送すると共にデータ信号の論理レベルに応じて流れる直流電流が変化する伝送路の受信側に接続され、前記伝送信号が出力される容量素子と、前記伝送路と前記容量素子との間に位置する受信側ノードと電源電位が供給される電源ノードとの間に流れる電流を増幅するトランジスタと、前記トランジスタで増幅された電流に基づいて、前記データ信号を生成するデータ信号生成部と、を備える。
本発明に係る信号伝送システムの一態様は、送信側容量素子を介して伝送信号を伝送路に出力する出力部と、データ信号の論理レベルに応じて前記伝送路に流れる直流電流を制御する送信側トランジスタと、を有する送信装置と、前記伝送路の受信側に接続され、前記伝送信号が出力される受信側容量素子と、前記伝送路と前記受信側容量素子との間に位置する受信側ノードと電源電位が供給される電源ノードとの間に流れる電流を増幅する受信側トランジスタと、前記受信側トランジスタで増幅された電流に基づいて、前記データ信号を生成するデータ信号生成部と、を有する受信装置と、を備える。
本発明の第１実施形態に係る信号伝送システム１Ａの主要な電気的構成を示すブロック図。 同実施形態の信号伝送システム１Ａの回路図。 比較例の信号伝送システム１Ｚの回路図。 ＣＭＲＲのシミュレーションの結果を示すグラフ。 第２実施形態に係る信号伝送システム１Ｂの構成を示す回路図。 第３実施形態の信号伝送システム１Ｃの構成を示す回路図。 同実施形態の信号伝送システム１Ｃの構成を示す回路図。 変形例に係る信号伝送システム１Ｄ構成を示す回路図。
以下、図面を参照しながら本発明に係る実施の形態を説明する。なお、図面において各部の寸法及び縮尺は実際のものと適宜異なる。また、以下に記載する実施の形態は、本発明の好適な具体例である。このため、本実施形態には、技術的に好ましい種々の限定が付されている。しかしながら、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る信号伝送システム１Ａの主要な電気的構成を示すブロック図である。
信号伝送システム１Ａは、送信装置１００、受信装置２００、第１伝送路Ｌ１、及び第２伝送路Ｌ２を備える。
送信装置１００は、電源部１０と、差動信号出力部２０と、データ信号送信部３０Ａとを備える。電源部１０は、電源電位Ｖｄｄ及び送信側グランド電位ＧＮＤ＿Ｓを出力する。差動信号出力部２０は、入力音信号Ｖｉｎに基づいて正相信号Ｖｐと正相信号Ｖｐを反転した逆相信号Ｖｎを生成する。正相信号Ｖｐ及び逆相信号Ｖｎは交流信号である。正相信号Ｖｐは抵抗素子Ｒｓｐ及び第１送信側容量素子Ｃｓｐを介して第１伝送路Ｌ１に出力され、逆相信号Ｖｎは抵抗素子Ｒｓｎ及び第２送信側容量素子Ｃｓｎを介して第２伝送路Ｌ２に出力される。入力音信号Ｖｉｎは平衡接続された第１伝送路Ｌ１及び第２伝送路Ｌ２を介して、差動の電圧の形式で伝送される。
データ信号送信部３０Ａは、第１伝送路Ｌ１と第１送信側容量素子Ｃｓｐとの間に位置する第１送信側ノードＮｓｐと接続される。データ信号送信部３０Ａは、データ信号Ｄの論理レベルに応じて、受信装置２００から第１伝送路Ｌ１を介して送信装置１００へ流れる直流電流を制御する。即ち、データ信号Ｄは直流電流の形式で伝送される。
受信装置２００は、データ信号受信部４０Ａと、差動信号入力部５０と、デジタル信号処理回路６０と、アンプ７０とを備える。差動信号入力部５０は、第１受信側容量素子Ｃｒｐ（第１容量素子）を介して入力される正相信号Ｖｐと第２受信側容量素子Ｃｒｎ（第２容量素子）を介して入力される逆相信号Ｖｎに基づいて、シングルエンド形式の音信号Ｖを生成する。デジタル処理回路６０は、例えば、ＤＳＰ（Digital Signal Processor）で構成される。デジタル処理回路６０は、音信号ＶをＡＤ変換したデジタル音信号に各種のデジタル処理を施す。デジタル処理回路６０は、デジタル処理済みの信号をＤＡ変換してアンプ７０に出力する。アンプ７０はデジタル処理回路６０から供給される信号を増幅して出力音信号Ｖｏｕｔを生成し、出力音信号Ｖｏｕｔをスピーカ３に出力する。
データ信号受信部４０Ａは、電源電位Ｖｄｄが供給される電源ノードＮｄと、第１伝送路Ｌ１と第１受信側容量素子Ｃｒｐとの間に位置する第１受信側ノードＮｒｐ（受信側ノード）との間に流れる直流電流に基づいて、データ信号Ｄを生成する。
このような構成において、電源ラインＬｄには電流Ｉが送信装置１００から受信装置２００に向けて流れる。また、受信装置２００から送信装置１００に向けて、データ信号受信部４０Ａ→第１伝送路Ｌ１→データ信号送信部３０Ａの経路で電流Ｉ１が流れる。また、差動信号入力部５０を流れる電流Ｉ２に、デジタル信号処理回路６０を流れる電流Ｉ３及びアンプ７０を流れる電流Ｉ４が加算され、合計の電流がグランドラインＬｇに流れる。ここで、電流Ｉ１は直流であり、電流Ｉ２及び電流Ｉ４は、直流に交流が重畳したものである。但し、第１伝送路Ｌ１及び第２伝送路Ｌ２を介して正相信号Ｖｐ及び逆相信号Ｖｎが伝送されない場合は直流のみとなる。一方、電流Ｉ３は正相信号Ｖｐ及び逆相信号Ｖｎの伝送とは無関係に直流に交流が重畳したものとなる。
第１実施形態の信号伝送システム１Ａでは、グランドラインＬｇの等価抵抗Ｒｇを戻りの電流Ｉ２＋Ｉ３＋Ｉ４が流れる。ここで、電流Ｉ２、Ｉ３、及びＩ４の交流成分をｉ２、ｉ３、及びｉ４とすれば、受信側グランド電位ＧＮＤ＿Ｒと送信側グランド電位ＧＮＤ＿Ｓとの交流電位差Ｖｇは、Ｒｇ＊（ｉ２＋ｉ３＋ｉ４）となる。この交流電位差Ｖｇがノイズ電圧となる。なお、図１に示す信号伝送システム１Ａは、送信装置１００と受信装置２００とがグランドラインＬｇで接続されているが、信号伝送システム１Ａを車載用の音声通信システムに用いる場合、送信装置１００のグランドを車のフレームに接続するとともに、受信装置２００のグランドを車のフレームに接続することがある。この場合には、等価抵抗Ｒｇに流れる電流は、戻り電流に限られず、他の機器からの電流が加わることがある。そのような電流は、交流電位差Ｖｇに反映される。他の機器から流れる電流としては、例えば、イグニッションノイズ電流が該当する。
ここで、交流電位差Ｖｇは正相信号Ｖｐ及び逆相信号Ｖｎに対して同相ノイズとして作用する。差動伝送では第１伝送Ｌ１の伝達特性と第２伝送路Ｌ２の伝達特性のバンランスが取れていれば同相信号除去比ＣＭＲＲ（Common-Mode Rejection Ratio）が高いので、仮に、データ信号送信部３０Ａとデータ信号受信部４０Ａとが第１伝送路Ｌ１と接続されていない場合には、交流電位差Ｖｇが音信号ＶのＳＮ比に与える影響は小さい。
しかしながら、本実施形態ではデータ信号送信部３０Ａとデータ信号受信部４０Ａとを用いて、第１伝送路Ｌ１を介してデータ信号Ｄの伝送が行われる。このため、第１伝送路Ｌ１の伝達特性と第２伝送路Ｌ２の伝達特性とのバランスが崩れる。また、交流電位差Ｖｇがノイズとしてデータ信号送信部３０Ａを介して第１伝送路Ｌ１に混入するといった問題がある。詳細には後述するが、本実施形態では、データ信号受信部４０Ａにおいて、トランジスタを用いて電流を増幅することによって、第１伝送路Ｌ１に与える影響を低減している。
図２に、信号伝送システム１Ａの回路図を示す。なお、同図において符号「Ｒｗｐ」は第１伝送路Ｌ１の等価的な抵抗を示している。また、同図において符号「Ｒｗｎ」は第２伝送路Ｌ２の等価的な抵抗を示している。さらに、同図においてデジタル処理回路６０及びアンプ７０は省略している。
送信装置１００において、差動信号出力部２０は、バッファ２１とバッファ２２とを備える。バッファ２１は正相信号Ｖｐを出力する出力部として機能する一方、バッファ２２は逆相信号Ｖｎを出力する出力部として機能する。バッファ２１及びバッファ２２の駆動能力には一定の限界があるため、バッファ２１及びバッファ２２の負荷は大きいことが望ましい。
データ信号送信部３０Ａは、抵抗素子Ｒ３１、Ｒ３３、及びＲ３４、並びに送信側トランジスタＱｓを備える。抵抗素子Ｒ３１は、第１送信側ノードＮｓｐと送信側トランジスタＱｓのコレクタとの間に設けられる。送信側トランジスタＱｓは、ＮＰＮ型である。抵抗素子Ｒ３３は、一方の端子が送信側トランジスタＱｓのベースと接続され、他方の端子にデータ信号Ｄが供給される。抵抗素子Ｒ３４は、送信側トランジスタＱｓのベースとエミッタとの間に設けられる。送信側トランジスタＱｓは、データ信号Ｄの論理レベルがハイレベルの場合にオン状態となる一方、データ信号Ｄの論理レベルがローレベルの場合にオフ状態になる。送信側トランジスタＱｓがオン状態になると、第１伝送路Ｌ１の電位は抵抗素子Ｒ３１を介して送信側グランド電位ＧＮＤ＿Ｓにプルダウンされる。送信側トランジスタＱｓの状態に無関係に、第１伝送路Ｌ１の電位は抵抗素子Ｒ４１（第１抵抗素子）及び抵抗素子Ｒ４２（第２抵抗素子）を介して電源電位Ｖｄｄにプルアップされる。
受信装置２００において、データ信号受信部４０Ａは、第１受信側ノードＮｒｐ（受信側ノード）と受信側トランジスタＱｒのベースとの間に設けられた抵抗素子Ｒ４１と、受信側トランジスタＱｒのベースと電源電位Ｖｄｄが供給される電源ノードＮｄとの間に設けられた抵抗素子Ｒ４２とを備える。送信側トランジスタＱｓのコレクタは、データ信号Ｄがハイレベルの場合に送信側グランド電位ＧＮＤ＿Ｒとなり、データ信号Ｄの論理レベルがローレベルの場合に電源電位Ｖｄｄとなる。よって、受信側トランジスタＱｒは、データ信号Ｄの論理レベルがハイレベルの場合にオン状態となる一方、データ信号Ｄの論理レベルがローレベルの場合にオフ状態となる。
受信側トランジスタＱｒのエミッタは電源ノードＮｄと接続され、そのコレクタは抵抗素子Ｒ４３を介してデータ信号生成部４１と接続されている。データ信号生成部４１は受信側トランジスタＱｒに流れる電流に基づいて、データ信号Ｄを生成する。より具体的には、データ信号生成部４１は電流検出部を備える。受信側トランジスタＱｒがオン状態となって受信側トランジスタＱｒのエミッタとコレクタとの間に電流が流れる場合、電流検出部は論理レベルがハイレベルとなるデータ信号Ｄを生成する。一方、受信側トランジスタＱｒがオフ状態となって受信側トランジスタＱｒのエミッタとコレクタの間に電流が流れない場合、電流検出部は論理レベルがローレベルとなるデータ信号Ｄを生成する。なお、受信側トランジスタＱｒのコレクタ電圧をデータ信号Ｄとして用いてもよい。
差動信号入力部５０には、第１受信側容量素子Ｃｒｐを介して正相信号Ｖｐが入力され、第２受信側容量素子Ｃｒｎを介して逆相信号Ｖｎが入力される。差動信号入力部５０は、抵抗素子Ｒ５１ｐ、Ｒ５２ｐ、Ｒ５１ｎ及びＲ５２ｎ、オペアンプ５３、並びにバイアス電圧生成回路５４を備える。バイアス電圧生成回路５４は、電源電位Ｖｄｄを分圧して中間電位（Ｖｄｄ−ＧＮＤ＿Ｒ）／２をローインピーダンスで出力する。
抵抗素子Ｒ５１ｐは、一方の端子が第１受信側容量素子Ｃｒｐに接続され、他方の端子がオペアンプ５３の正入力端子に接続される。抵抗素子Ｒ５２ｐは一方の端子がオペアンプ５３の正入力端子に接続され、他方の端子にバイアス電圧生成回路５４から中間電位が供給される。抵抗素子５１ｎは、一方の端子が第２受信側容量素子Ｃｒｎに接続され、他方の端子がオペアンプ５３の負入力端子に接続される。抵抗素子Ｒ５２ｎは一方の端子がオペアンプ５３の負入力端子に接続され、他方の端子がオペアンプ５３の出力端子に接続される。ここで、抵抗素子Ｒ５１ｐ、Ｒ５２ｐ、Ｒ５１ｎ及びＲ５２ｎの各抵抗値が等しい場合、オペアンプ５３から出力される音信号Ｖは、Ｖ＝Ｖｐ−Ｖｎとなる。
次に、比較例を参照しながら、信号伝送システム１ＡにおけるＣＭＲＲについて説明する。図３に示す比較例の信号伝送システム１Ｚは、データ信号受信部４０Ａの替わりに、一方の端子が電源ノードＮｄに接続され他方の端子が第１受信側ノードＮｒｐに接続された抵抗素子Ｒｘを備える点を除いて、図２に示す信号伝送システム１Ａと同様に構成されている。なお、信号伝送システム１Ｚは、受信装置２００において、抵抗素子Ｒｘを流れる電流の大きさを検出してデータ信号Ｄを生成している。また、同図においてデジタル処理回路６０及びアンプ７０は省略している。
比較例の信号伝送システム１Ｚにおいて、送信側トランジスタＱｓがオン状態になった場合に、データ信号Ｄの論理レベルを判別するために約１ｍＡ以上の電流が抵抗素子Ｒｘを流れることが好ましい。ここで、電源電位Ｖｄｄを５Ｖ、抵抗素子Ｒｘの抵抗値を２．４ｋΩ、抵抗素子Ｒ３１の抵抗値を２．４ｋΩにすると、抵抗素子Ｒｘに約１ｍＡの電流を流すことができる。なお、第１伝送路Ｌ１の等価抵抗Ｒｗｐの値は０．３Ω程度であり、抵抗素子Ｒｓｐの抵抗値は、４７Ωである。
このような構成では、バッファ２１から第１伝送路Ｌ１を見たときの負荷は、抵抗素子Ｒ３１と抵抗素子Ｒｘとが並列に接続された合成抵抗の抵抗値が支配的となる。負荷を大きくするためには、抵抗素子Ｒ３１と抵抗素子Ｒｘとの抵抗値を大きくすればよいが、データ信号Ｄを電流により伝送するためには、１ｍＡ程度を抵抗素子Ｒｘ及び抵抗素子Ｒに流す必要があり、抵抗値を大きくすることができない。
一方、第１実施形態に係る信号伝送システム１Ａにおいて、抵抗素子Ｒ４２の抵抗値は１０ｋΩであり。抵抗素子Ｒ４１の抵抗値は１０ｋΩ、抵抗素子Ｒ３１の抵抗値は１３．３ｋΩである。送信側トランジスタＱｓがオン状態である場合、受信側トランジスタＱｒのベース電位は、４．３Ｖ（＝５Ｖ−０．７Ｖ）となるので、第１伝送路Ｌ１を流れる電流値は約０．１８ｍＡ（＝４．３Ｖ／２３.３ｋΩ）となる。
第１伝送路Ｌ１を流れる電流値は、比較例と比べて第１実施形態の方が小さくなるが、第１実施形態では受信側トランジスタＱｒにおいて電流を増幅する。このため、送信側トランジスタＱｓ及び受信側トランジスタＱｒがオン状態の場合に、第１伝送路Ｌ１を流れる電流値は約０．１８ｍＡであるにも拘わらず、データ信号生成部４１に約１ｍＡの電流を流し込むことが可能となる。従って、データ信号Ｄを生成しつつ、バッファ２１の負荷を大きくすることができる。
また、比較例では、第１送信側容量素子Ｃｓｐ、抵抗素子Ｒ３１及び抵抗素子Ｒｘでハイパスフィルターが構成される一方、第１実施形態では第１送信側容量素子Ｃｓｐ、抵抗素子Ｒ３１及び抵抗素子Ｒ４１でハイパスフィルターが構成される。比較例と比べて、第１実施形態は、抵抗素子Ｒ３１及び抵抗素子Ｒ４１の抵抗値を大きくできるので、ハイパスフィルターのカットオフ周波数が下がる。この結果、本実施形態は比較例と比較して、低周波数帯域において正相信号Ｖｐの減衰を低減することができる。
また、図１を参照して説明したように、受信装置２００の送信側グランド電位ＧＮＤ＿Ｓには、交流電位差Ｖｇが重畳している。第１実施形態では、受信側トランジスタＱｒを用いて電流を増幅したので、比較例と比較して第１実施形態は、抵抗素子Ｒ３１及び抵抗素子Ｒ４１の抵抗値を大きくできる。従って、第１伝送路Ｌ１に混入する交流電位差Ｖｇを小さくすることができるので、ＣＭＲＲを大きくすることが可能となる。
図４にＣＭＭＲのシミュレーションの結果を示す。比較例のＣＭＲＲの周波数特性Ｆｘと比較して、第１実施形態のＣＭＲＲの周波数特性Ｆ１は、約１２ｄＢ改善していることが分かる。信号伝送システム１Ａでは抵抗素子Ｒ４１の抵抗値は１０ｋΩ、抵抗素子Ｒ３１の抵抗値は１３．３ｋΩである。一方、信号伝送システム１Ｚでは抵抗素子Ｒｘの抵抗値は２．４ｋΩ、抵抗素子Ｒ３１の抵抗値は２．４ｋΩである。従って、信号伝送システム１Ａの抵抗値が信号伝送システム１Ｚに比べて約４倍（１２ｄＢ）大きいからである。
＜２．第２実施形態＞
第２実施形態の信号伝送システム１Ｂは、第１伝送路Ｌ１のみならず第２伝送路Ｌ２を用いてデータ信号Ｄを伝送する点で、第１実施形態の信号伝送システム１Ａと相違する。
図５に第２実施形態に係る信号伝送システム１Ｂの回路図を示す。信号伝送システム１Ｂは、データ信号送信部３０Ａの替わりにデータ信号送信部３０Ｂを用いる点、及びデータ信号受信部４０Ａの替わりにデータ信号受信部４０Ｂを用いる点を除いて、第１実施形態の信号伝送システム１Ａと同様に構成されている。同図においてデジタル処理回路６０及びアンプ７０は省略している。
データ信号送信部３０Ｂは、第１送信側ノードＮｓｐ及び第２送信側ノードＮｓｎと接続される。データ信号送信部３０Ｂは、データ信号Ｄの論理レベルに応じて、受信装置２００から第１伝送路Ｌ１及び第２伝送路Ｌ２を介して送信装置１００へ流れる直流電流を制御する。
データ信号送信部３０Ｂは、抵抗素子Ｒ３１ｐ、Ｒ３１ｎ、Ｒ３２、Ｒ３３、及びＲ３４、並びに送信側トランジスタＱｓを備える。抵抗素子Ｒ３１ｐ（第１送信側抵抗素子）は、一方の端子が第１送信側ノードＮｓｐと接続され、他方の端子が抵抗素子Ｒ３２の一方の端子と接続される。抵抗素子Ｒ３１ｎ（第２送信側抵抗素子）は、一方の端子が第２送信側ノードＮｓｎと接続され、他方の端子が抵抗素子Ｒ３２の一方の端子と接続される。抵抗素子Ｒ３２は他方の端子が送信側トランジスタＱｓのコレクタに接続される。抵抗素子Ｒ３３、及びＲ３４、並びに送信側トランジスタＱｓの接続関係は、データ信号送信部３０Ａと同じである。なお、抵抗素子Ｒ３２を除去し、抵抗素子Ｒ３１ｐ及び抵抗素子Ｒ３１ｎを送信側トランジスタＱｓのコレクタに接続してもよい。この場合、抵抗素子Ｒ３２の抵抗値を、抵抗素子Ｒ３１ｐの抵抗値と抵抗素子Ｒ３１ｎの抵抗値に割り当てればよい。
データ信号Ｄの論理レベルがハイレベルとなり、送信側トランジスタＱｓがオン状態になると、第１伝送路Ｌ１の電位は抵抗素子Ｒ３１ｐ及び抵抗素子Ｒ３２を介して送信側グランド電位ＧＮＤ＿Ｓにプルダウンされる。また、送信側トランジスタＱｓがオン状態になると、第２伝送路Ｌ２の電位は抵抗素子Ｒ３１ｎ及び抵抗素子Ｒ３２を介して送信側グランド電位ＧＮＤ＿Ｓにプルダウンされる。一方、送信側トランジスタＱｓがオフ状態になると、第１伝送路Ｌ１の電位は抵抗素子Ｒ４１ｐ及び抵抗素子Ｒ４２を介して電源電位Ｖｄｄにプルアップされる。同様に、送信側トランジスタＱｓがオフ状態になると、第１伝送路Ｌ２の電位は抵抗素子Ｒ４１ｎ（第３抵抗素子）及び抵抗素子Ｒ４２（第２抵抗素子、第２受信側抵抗素子）を介して電源電位Ｖｄｄにプルアップされる。
データ信号受信部４０Ｂは、第２受信側ノードＮｒｎと受信側トランジスタＱｒのベースとの間に抵抗素子Ｒ４１ｎ（第３受信側抵抗素子）を設けた点、抵抗素子Ｒ４１の替わりに抵抗素子Ｒ４１ｐ（第１受信側抵抗素子）を用いる点を除いて、データ信号受信部４０Ａと同様に構成されている。
第２実施形態では、第１伝送路Ｌ１だけでなく、第２伝送路Ｌ２を用いてデータ信号Ｄを伝送する。このため、第１伝送路Ｌ１に接続される複数の抵抗素子と、第２伝送路Ｌ２に接続される複数の抵抗素子とを同じにできる。この結果、第１伝送路Ｌ１の伝達特性と第２伝送路Ｌ２の伝達特性とを近づけることができ、ＣＭＲＲが大幅に改善される。
また、第２実施形態では、データ信号受信部４０Ｂにおいて、第１伝送路Ｌ１に接続される抵抗素子Ｒ４１ｐ（第１抵抗素子）と第２伝送路Ｌ２に接続される抵抗素子Ｒ４１ｎ（第３抵抗素子）とは、共に受信側トランジスタＱｒのベースに接続されるので、第１伝送路Ｌ１と第２伝送路Ｌ２で個別のトランジスタを設ける必要がない。また、個別にトランジスタを設けた場合には、各トランジスタにおけるベースとエミッタとの間の電圧Ｖｂｅが素子のバラツキによって異なると、ＣＭＲＲを低下してしまう。第２実施形態では、１個の受信側トランジスタＱｒが電流を増幅するので、構成を簡素化すると共にＣＭＲＲを改善することができる。
また、第１実施形態では、抵抗素子Ｒ３１の抵抗値が１３.３ｋΩであった。一方、第２実施形態では、抵抗素子Ｒ３１ｐ及び抵抗素子Ｒ３１ｎの抵抗値を各々２０ｋΩ、抵抗素子Ｒ３２の抵抗値を３．３ｋΩに設定できる。また、第１実施形態では、抵抗素子Ｒ４１の抵抗値が１０ｋΩであった。一方、第２実施形態では、抵抗素子Ｒ４１ｐ及び抵抗素子Ｒ４１ｎの抵抗値を各々２０ｋΩに設定することができる。
第１実施形態では、第１伝送路Ｌ１のみを用いてデータ信号Ｄを伝送させたので、第１伝送路Ｌ１の伝達特性と、第２伝送路Ｌ２の伝達特性の差が大きくなっていた。これに対して第２実施形態では、データ信号Ｄを第１伝送路Ｌ１及び第２伝送路Ｌ２を用いて伝送したので、第１伝送路Ｌ１の伝達特性と第２伝送路Ｌ２の伝達特性とをバランスさせることができる。よって、第２実施形態の信号伝送システム１Ｂは第１実施形態の信号伝送システム１Ａと比較して全周波数帯域でＣＭＲＲを改善することができる。
また、第１実施形態では、第１伝送路Ｌ１を用いて、データ信号Ｄを伝送した。このように、第１伝送路Ｌ１と第２伝送路Ｌ２のいずれか一方を用いてデータ信号Ｄを伝送する場合、入力音信号Ｖｉｎによって、データ信号Ｄの論理レベルに応じた直流電流が変調されてしまう。このため、受信装置２００においてデータ信号Ｄを正確に生成する場合には、データ信号生成部４０Ａにおいて平滑化処理を行う必要がある。これに対して、第２実施形態に係る信号伝送システム１Ｂでは、抵抗素子Ｒ４１ｎに流れる電流の電流値と抵抗素子Ｒ４１ｐに流れる電流の電流値の合計は、入力音信号Ｖｉｎとは無関係に、一定である。従って、平滑化処理が不要となる。
また、図１を参照して説明したように、受信装置２００の送信側グランド電位ＧＮＤ＿Ｓには、交流電位差Ｖｇが重畳している。第２実施形態では、第１実施形態と比較して、上述したように抵抗素子の抵抗値を大きくしたので、第１伝送路Ｌ１及び第２伝送路Ｌ２に混入する交流電位差Ｖｇを小さくすることができる。また、第１伝送路Ｌ１及び第２伝送路Ｌ２に混入する交流電位差Ｖｇは同相ノイズである。従って、高いＣＭＲＲによって同相ノイズを効果的に除去することができる。
図４に示すように、第２実施形態のＣＭＲＲの周波数特性Ｆ２は、第１実施形態のＣＭＲＲの周波数特性Ｆ１と比較して２００Ｈｚ以下の低域において約１３ｄＢ、１ｋＨｚ以上の高域において約２０ｄＢの改善がある。
＜３．第３実施形態＞
第２実施形態の信号伝送システム１Ｂは、１つのデータ信号Ｄを第１伝送路Ｌ１及び第２伝送路Ｌ２を用いて伝送した。これに対して第３実施形態の信号伝送システム１Ｃは、第１伝送路Ｌ１を用いて第１データ信号Ｄ１を伝送し、第２伝送路Ｌ２を用いて第２データ信号Ｄ２を伝送する。従って、第３実施形態の信号伝送システム１Ｃは、第１実施形態の信号伝送システム１Ａ及び第２実施形態の信号伝送システム１Ｂと比較して、データの伝送量を２倍にすることができる。
図６及び図７に、第３実施形態の信号伝送システム１Ｃの回路図を示す。図６において、第１データ信号送信部３０Ａｐ及び第２データ信号送信部３０Ａｎは、第１実施形態のデータ信号送信部３０Ａと同様に構成されている。
但し、第１データ信号送信部３０Ａｐを構成する各素子の符号に添字「ｐ」を付し、第２データ信号送信部３０Ａｎを構成する各素子の符号に添字「ｎ」を付して、第１データ信号送信部３０Ａｐを構成する各素子と、第２データ信号送信部３０Ａｎを構成する各素子とを区別できるようにした。なお、第２データ信号送信部３０Ａｎでは、抵抗素子Ｒ３１ｎは、一方の端子が第２送信側ノードＮｓｎと接続され、他方の端子が第２送信側トランジスタＱｓｎのコレクタと接続される。第１データ信号送信部３０Ａｐには、第１データ信号Ｄ１が供給される。第１データ信号Ｄ１の論理レベルに応じて第１送信側トランジスタＱｓｐが、オン状態又はオフ状態となる。このため、第１伝送路Ｌ１に流れる電流を第１データ信号Ｄ１の論理レベルに応じて制御できる。
第２データ信号送信部３０Ａｎにおいて、第２送信側ノードＮｓｎと第２送信側トランジスタＱｓｎとの間には、抵抗素子Ｒ３１ｎ（第２送信側抵抗素子）が設けられている。第２データ信号送信部３０Ａｎには、第２データ信号Ｄ２が供給される。第２データ信号Ｄ２の論理レベルがハイレベルの場合、第２送信側トランジスタＱｓｎはオン状態となり、受信装置２００から第２伝送路Ｌ２、第２受信側ノードＮｓｎ、及び抵抗素子Ｒ３１ｎを介して電流が、第２送信側トランジスタＱｓｎに流れ込む。一方、第２データ信号Ｄ２の論理レベルがローレベルの場合、第２送信側トランジスタＱｓｎはオフ状態となり、受信装置２００から第２データ信号送信部３０Ａｎに向けて電流は流れない。
図７において、受信装置２００の第１データ信号受信部４０Ａｐ及び第２データ信号受信部４０Ａｎは、第１実施形態のデータ信号受信部４０Ａと同様に構成されている。なお、同図において、デジタル処理回路６０及びアンプ７０は省略している。また、第１データ信号受信部４０Ａｐを構成する各素子の符号に添字「ｐ」を付し、第２データ信号受信部４０Ａｎを構成する各素子の符号に添字「ｎ」を付して、第１データ信号受信部４０Ａｐを構成する各素子と第２データ信号受信部４０Ａｎを構成する各素子とを区別できるようにした。また、第２データ信号受信部４０Ａｎにおいて、抵抗素子Ｒ４１ｎ’（第３抵抗素子、第３受信側抵抗素子）は、第２受信側ノードＮｒｎと第２受信側トランジスタＱｒｎのベースとの間に設けられている。また、第２受信側トランジスタＱｒｎのベースと電源ノードＮｄとの間に抵抗素子Ｒ４２ｎ’（第４抵抗素子、第４受信側抵抗素子）が設けられている。
第１データ信号受信部４０Ａｐでは、第１受信側トランジスタＱｒｐ（第１トランジスタ）が第１伝送路Ｌ１を流れる電流を増幅し、増幅された電流に基づいて第１データ信号生成部４１ｐが第１データ信号Ｄ１を生成する。
一方、第２データ信号受信部４０Ａｎでは、第２受信側トランジスタＱｒｎ（第２トランジスタ）が第２伝送路Ｌ２を流れる電流を増幅し、増幅された電流に基づいて第２データ信号生成部４１ｎが第２データ信号Ｄ２を生成する。
信号伝送システム１Ｃは、第１データ信号Ｄ１の論理レベルと第２データ信号Ｄ２の論理レベルが不一致の場合、第１伝送路Ｌ１の伝達特性と第２伝送路Ｌ２の伝達特性との差が大きくなり、第２実施形態の信号伝送システム１Ｂと比較して、ＣＭＲＲが減少する。
しかしながら、信号伝送システム１Ｃは、第１実施形態の信号伝送システム１Ａと比較して、第１伝送Ｌ１の伝達特性と第２伝送路Ｌ２の伝達特性を近づけることができる。よって、信号伝送システム１ＡのＣＭＲＲと比較して、信号伝送システム１ＣのＣＭＲＲを改善することができる。また、信号伝送システム１Ｃは、データ信号を２系統で伝送できるといった利点がある。
図４に示すように、第３実施形態のＣＭＲＲの周波数特性Ｆ３は、第２実施形態のＣＭＲＲの周波数特性Ｆ２より低下するが、第１実施形態のＣＭＲＲの周波数特性Ｆ１と比較して２００Ｈｚ以下の低域において約９ｄＢ、１ｋＨｚ以上の高域において約１８ｄＢの改善がある。
＜４．変形例＞
本発明は、上述した実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各変形例と実施形態とは適宜相互に組み合わされてもよい。
（１）上述した第１実施形態では、データ信号送信部３０Ａとデータ信号受信部４０Ａとが第１伝送路Ｌ１に接続されたが、第１伝送路Ｌ１の替わりに第２伝送路Ｌ２に接続されてもよい。即ち、データ信号は、第１伝送路Ｌ１と第２伝送路Ｌ２のいずれか一方を介して伝送されればよい。
（２）上述した各実施形態では、送信装置１００のトランジスタとしてＮＰＮ型を用い、受信装置２００のトランジスタとしてＰＮＰ型を用いたが、本発明はこれに限定されるものではなく、送信装置１００のトランジスタとしてＰＮＰ型を用い、受信装置２００のトランジスタとしてＮＰＮ型を用いてもよい。
（３）上述した各実施形態では、バイポーラ型のトランジスタを例示して説明したが、本発明はこれに限定されるものではなく、ユニポーラ型のトランジスタを用いてもよい。例えば、ＮＰＮ型のバイポーラトランジスタの替わりに、Ｎチャネルの電界効果トランジスタを用いてもよい。また、ＰＮＰ型のバイポーラトランジスタの替わりに、Ｐチャネルの電界効果トランジスタを用いてもよい。
（４）上述した各実施形態では、第１伝送路Ｌ１及び第２伝送路Ｌ２を用いて伝送する伝送信号の一例として、アナログの音信号を例示して説明したが、本発明はこれに限定されるものではない。伝送信号は、例えば、デジタル信号であってもよいし、アナログの映像信号であってもよいし、デジタルの音信号であってもよい。
（５）上述した各実施形態では、第１伝送路Ｌ１と第２伝送路Ｌ２を用いて、差動信号出力部２０が入力音信号Ｖｉｎを差動伝送する場合を例示したが、本発明はこれに限定されるものではない。図８に変形例に係る信号伝送システム１Ｄを示す。同図において、図２を参照して説明した第１実施形態の信号伝送システム１Ａと同一の構成には同一の符号を付す。
信号伝送システム１Ｄの送信装置１００には、伝送信号Ｓが供給される。バッファ２１は、第１送信側容量素子Ｃｓｐを介して第１伝送路Ｌ１に伝送信号Ｓを出力する。データ信号送信部３０Ａは、第１送信側ノードＮｓｐに接続されており、第１伝送路Ｌ１を流れる電流をデータ信号Ｄの論理レベルに応じて制御する。換言すれば、第１伝送路Ｌ１では、伝送信号Ｓが伝送される共にデータ信号Ｄの論理レベルに応じて流れる電流が変化する。受信装置２００において、受信側容量素子Ｃｒｐは、第１伝送路Ｌ１に接続され、伝送信号Ｓｏｕｔを出力する。データ信号受信部４０Ａにおいて、受信側トランジスタＱｒは、電源ノードＮｄと受信側ノードＮｒｐとの間に流れる電流を増幅する。データ信号生成部４１は、受信側トランジスタＱｒで増幅された電流に基づいてデータ信号Ｄを生成する。
信号伝送システム１Ｄでは、第１伝送路Ｌ１を流れる電流を受信側トランジスタＱｒで増幅するので、抵抗素子Ｒ３１、Ｒ４１、及びＲ４２の抵抗値を大きくすることができる。この結果、バッファ２１の負荷を大きくすることができる。また、第１送信側容量素子Ｃｓｐ、抵抗素子Ｒ３１（送信側抵抗素子、第１送信側抵抗素子）及び抵抗素子Ｒ４１でハイパスフィルターが構成されるが、カットオフ周波数を下げることができる。受信装置２００の送信側グランド電位ＧＮＤ＿Ｓには、交流電位差Ｖｇが重畳しているが、送信側トランジスタＱｓ及び抵抗素子Ｒ３１を介して第１伝送路Ｌ１に混入する交流電位差Ｖｇを低減することができる。
（６）上述した各実施形態では、データ信号Ｄ、第１データ信号Ｄ１、及び第２データ信号Ｄ２は、２値の論理レベルを表すものであったが、データ信号送信部３０Ａ,３０Ｂ、第１データ信号送信部３０Ａｐ及び第２データ信号送信部３０Ａｎ（以下、送信部と称する）は、３値以上の直流電流を制御してもよい。この場合、送信部は、定電流源を組み合わせて、伝送すべきデータ信号に応じた直流電流を出力するように構成してもよい。また、送信部は、Ｒ-２Ｒ型のラダー抵抗を用いたＤＡ変換器で構成してもよい。このＤＡ変換器はで電圧を入力し、３値以上の直流電流を出力する。
一方、受信装置２００において、データ信号を受信する受信部は、電源ノードＮｄと共通ノードとの間に設けられた共通抵抗素子と、共通ノードと第１受信側ノードＮｒｐとの間に設けられた第１抵抗素子と、共通ノードと第２受信側ノードＮｒｎとの間に設けられた第２抵抗素子と、共通ノードを流れる直流電流を検出する電流検出部とを備える。電流検出部は、共通ノードを流れる直流電流の大きさを複数の閾値と比較して、３値以上のデータを生成すればよい。この場合には、データ信号Ｄを第１伝送路Ｌ１と第２伝送路Ｌ２の双方を用いて伝送するので、第１伝送路Ｌ１と第２伝送路Ｌ２とのうちいずれか一方のみを用いてデータ信号Ｄを伝送する場合と比較して、ＣＭＭＲが低下させずに多値のデータを伝送することが可能となる。
（７）上述した各実施形態の信号伝送システム１Ａ、１Ｂ及び１Ｃ、並びに変形例の信号伝送システム１Ｄは、車両における緊急通報システムに適用することができる。緊急通報システムは、車両で緊急事態が発生した場合に車両と管理センタとの間で通信するシステムである。緊急通報システムは、音声を示す音信号及びデータを管理センタとの間で送受信する通信装置と、マイク及びスピーカに接続される音声処理装置とを備える。
通信装置から音声処理装置への音信号の伝送に、第１伝送路Ｌ１及び第２伝送路Ｌ２を使用して通信装置（上述した送信装置）から音声処理装置（上述した受信装置）へ音信号を伝送することにより、管理センタからの音声をスピーカから放音することができる。
また、通信装置が何らかの故障を検出した場合、データ信号の送信を利用して故障の有無を音声処理装置へ伝送することができる。さらに、データ信号の送信部を音声処理装置に設け、データ信号の受信部を通信装置に設ければ、音声処理装置が検出した故障を通信装置へ伝えることができる。
＜５．各実施形態及び各変形例の少なくとも１つから把握される態様＞
上述した各実施形態及び各変形例の少なくとも１つから以下の態様が把握される。
受信装置の一態様は、伝送信号を伝送すると共にデータ信号の論理レベルに応じて流れる直流電流が変化する伝送路の受信側に接続され、前記伝送信号が出力される容量素子と、前記伝送路と前記容量素子との間に位置する受信側ノードと電源電位が供給される電源ノードとの間に流れる電流を増幅するトランジスタと、前記トランジスタで増幅された電流に基づいて、前記データ信号を生成するデータ信号生成部と、を備える。
送信装置において、伝送路に流れる直流電流をデータ信号の論理レベルに応じて変化させる場合、伝送路と送信装置のグランドとの間に直流電流を流す必要がある。このため、送信装置のグランドと伝送路との間には直流電流が流れる電流経路が存在する。送信装置のグランドと受信装置のグランドとの間に交流電位差がある場合、ノイズとなる交流電位差が電流経路を介して伝送信号に重畳する。この結果、伝送信号のＳＮ比が低下する。伝送信号に重畳する交流電位差の大きさは、受信側ノードと電源ノードとの間の抵抗と送信装置における電流経路の抵抗とを並列に接続した合成抵抗の抵抗値が大きくなるほど、小さくなる。
この態様によれば、トランジスタを用いて受信側ノードと電源ノードとの間に流れる電流を増幅して得た電流に基づいてデータ信号を生成するので、データ信号を伝送するために伝送路を流れる電流を小さくすることができる。受信側ノードと電源ノードとの間の抵抗値及び送信装置における電流経路の抵抗値は、トランジスタを用いて電流を増幅しない場合と比較して大きくすることができる。よって、交流電位差が伝送路に与える影響を低減することができる。
上述した受信装置の一態様において、前記受信側ノードと前記トランジスタの制御端子との間に設けられた第１抵抗素子と、前記トランジスタの制御端子と前記電源ノードとの間に設けられた第２抵抗素子と、を備えることが好ましい。
この態様によれば、第１抵抗素子と第２抵抗素子の抵抗値を大きくしてもトランジスタで電流を増幅してデータ信号を生成することができる。また、送信装置と受信装置との距離が大きい場合、伝送信号と異なる別の伝送信号の戻り電流やデジタル回路からの戻り電流によって、送信装置のグランド電位と受信装置のグランド電位に交流電位差が生じることがある。交流電位差はノイズ電圧となるが、第１抵抗素子と第２抵抗素子の抵抗値を大きくすることによって、ノイズ電圧が伝送信号に混入することを低減することができる。
上述した受信装置の一態様において、前記伝送信号は正相信号であり、前記伝送路は第１伝送路であり、前記容量素子は第１容量素子であり、前記正相信号を反転した逆相信号を伝送する第２伝送路の受信側に接続され、前記逆相信号が出力される第２容量素子と、前記第１容量素子から出力される前記正相信号と前記第２容量素子から出力される前記逆相信号とに基づいて、シングルエンド形式の信号を出力する差動信号入力部と、を備える。
この態様によれば、差動伝送された正相信号と逆相信号に基づいて信号を生成するので、同相ノイズを除去して信号のＳＮ比を向上させることができる。
上述した受信装置の一態様において、前記第２伝送路は、前記データ信号の論理レベルに応じて流れる直流電流が変化し、前記受信側ノードは第１受信側ノードであり、前記第２伝送路と前記第２容量素子との間に位置する第２受信側ノードと、前記トランジスタの制御端子との間に設けられた第３抵抗素子と、を備えることが好ましい。
この態様によれば、データ信号は第１伝送路と第２伝送路とを用いて伝送されることになるので、第１抵抗素子と第３抵抗素子の抵抗値を大きくすることができる。また、第１伝送路と第２伝送路とのバランスを取ることができ、第１伝送路の伝達特性と第２伝送路の伝達特性を近づけることができる。この結果、ＣＭＲＲを向上させることできる。
上述した受信装置の一態様において、前記受信側ノードは第１受信側ノードであり、前記データ信号は第１データ信号であり、前記データ信号生成部は第１データ信号生成部であり、前記トランジスタは第１トランジスタであり、前記第２伝送路と前記第２容量素子との間に位置する第２受信側ノードと前記電源ノードとの間に流れる電流を増幅する第２トランジスタと、前記第２受信側ノードと前記第２トランジスタの制御端子との間に設けられた第３抵抗素子と、前記第２トランジスタの制御端子と前記電源ノードとの間に設けられた第４抵抗素子と、前記第２トランジスタで増幅された電流に基づいて、前記第２データ信号を生成する第２データ信号生成部と、を備えることが好ましい。
この態様によれば、第１伝送路を介して第１データ信号を受信し、第２伝送路を介して第２データ信号を受信するので、伝送信号を差動形式で受信しつつ、２系統のデータ信号を受信することができる。
次に、信号伝送システムの一態様は、送信側容量素子を介して伝送信号を伝送路に出力する出力部と、データ信号の論理レベルに応じて前記伝送路に流れる直流電流を制御する送信側トランジスタと、を有する送信装置と、前記伝送路の受信側に接続され、前記伝送信号が出力される受信側容量素子と、前記伝送路と前記受信側容量素子との間に位置する受信側ノードと電源電位が供給される電源ノードとの間に流れる電流を増幅する受信側トランジスタと、前記受信側トランジスタで増幅された電流に基づいて、前記データ信号を生成するデータ信号生成部と、を有する受信装置とを備える。
この態様によれば、送信側トランジスタを用いて伝送路に流れる直流電流を制御し、受信側では、受信側ノードと電源ノードとの間に流れる電流を増幅して得た電流に基づいてデータ信号を生成するので、データ信号を伝送するために伝送路を流れる電流を小さくすることができる。このため、受信側ノードと電源ノードとの間の抵抗値及び送信装置における電流経路の抵抗値は、トランジスタを用いて電流を増幅しない場合と比較して大きくすることができる。よって、送信装置のグランドと受信装置のグランドとの間に交流電位差が伝送路に与える影響を低減することができる。
上述した信号伝送システムの一態様は、前記送信装置において、前記送信側トランジスタは、前記データ信号の論理レベルに応じて、オン状態又はオフ状態に制御され、前記送信側容量素子と前記伝送路との間に位置する送信側ノードと、前記送信側トランジスタとの間に設けられた送信側抵抗素子を備え、前記受信装置において、前記受信側ノードと前記受信側トランジスタの制御端子との間に設けられた第１受信側抵抗素子と、前記受信側トランジスタの制御端子と前記電源ノードとの間に設けられた第２受信側抵抗素子と、 を備えることが好ましい。
この態様によれば、送信側抵抗素子、第１受信側抵抗素子、第２受信側抵抗素子、及び伝送路を電流が流れるが、受信側トランジスタを用いて電流を増幅するので、送信側抵抗素子、第１受信側抵抗素子、及び第２受信側抵抗素子の抵抗値を大きくすることができる。この結果、送信側容量素子、送信側抵抗素子、及び第１受信側抵抗素子で構成されるハイパスフィルターのカットオフ周波数を下げることができる。また、ノイズ電圧が伝送路へ混入するのを低減することができる。
上述した信号伝送システムの一態様は、前記伝送信号は正相信号であり、前記伝送路は第１伝送路であり、前記送信側容量素子は第１送信側容量素子であり、前記受信側容量素子は第１受信側容量素子であり、前記送信装置において、前記出力部は、前記第１送信側容量素子を介して前記正相信号を前記第１伝送路に出力すると共に、第２送信側容量素子を介して前記正相信号を反転した逆相信号を第２伝送路に出力する差動信号出力部であり、前記受信装置において、前記第２伝送路の受信側に接続され、前記逆相信号が出力される第２受信側容量素子と、前記第１受信側容量素子から出力される前記正相信号と前記第２受信側容量素子から出力される前記逆相信号とに基づいて、シングルエンド形式の信号を出力する差動信号入力部と、を備えることが好ましい。
この態様によれば、差動形式で信号を伝送することができるので、差動伝送された正相信号と逆相信号に基づいて信号を生成するので、同相ノイズを除去して信号のＳＮ比を向上させることができる。
上述した信号伝送システムの一態様は、前記受信側ノードは第１受信側ノードであり、前記送信側抵抗素子は第１送信側抵抗素子であり、前記送信装置において、前記第２送信側容量素子と前記第２伝送路との間に位置する第２送信側ノードと前記送信側トランジスタとの間に設けられた第２送信側抵抗素子を備え、前記受信装置において、前記第２伝送路と前記第２受信側容量素子との間に位置する第２受信側ノードと、前記受信側トランジスタの制御端子との間に設けられた第３受信側抵抗素子と、を備えることが好ましい。
この態様によれば、第１伝送路と第２伝送路を用いてデータ信号を伝送することができる。また、送信側トランジスタは、第１伝送路及び第２伝送路に流れる電流を同時に制御する。このため、構成を簡略化できる。この点は、受信側トランジスタについても同様である。第１伝送路と第２伝送路ごとに受信側トランジスタを用いる場合、ベース・エミッタ間の電圧ＶｂｅにバラツキがあるとＣＭＲＲが低下する原因になり得るが、第１伝送と第２伝送路に共通の受信側トランジスタを用いるので、そのような不都合も無い。
上述した信号伝送システムの一態様は、前記受信側ノードは第１受信側ノードであり、前記データ信号は第１データ信号であり、前記データ信号生成部は第１データ信号生成部であり、前記送信側トランジスタは第１送信側トランジスタであり、前記受信側トランジスタは第１受信側トランジスタであり、前記送信装置において、第２データ信号の論理レベルに応じて、オン状態又はオフ状態に制御される第２送信側トランジスタと、前記第２送信側容量素子と前記第２伝送路との間に位置する第２送信側ノードと前記第２送信側トランジスタとの間に設けられた第２送信側抵抗素子とを備え、前記受信装置において、前記第２伝送路と前記第２受信側容量素子との間に位置する第２受信側ノードと、前記電源ノードとの間を流れる電流を増幅する第２受信側トランジスタと、前記第２受信側ノードと前記第２受信側トランジスタの制御端子との間に設けられた第４受信側抵抗素子と、前記第２受信側トランジスタの制御端子と前記電源ノードとの間に設けられた第５受信側抵抗素子と、前記第２受信側トランジスタで増幅された電流に基づいて、前記第２データ信号を生成する第２データ信号生成部と、を備えることが好ましい。
この態様によれば、第１伝送路を用いて第１データ信号を伝送し、第２伝送路を介して第２データ信号を伝送するので、伝送信号を差動形式で受信しつつ、２系統のデータ信号を伝送することができる。
１Ａ,１Ｂ,１Ｃ,１Ｄ…信号伝送システム、３…スピーカ、１０…電源部、２０…差動信号出力部、３０Ａ,３０Ｂ…データ信号送信部、３０Ａｐ…第１データ信号送信部、３０Ａｎ…第２データ信号送信部、４０Ａ,４０Ｂ…データ信号受信部、４０Ａｐ…第１データ信号受信部、４０Ａｎ…第２データ信号受信部、５０…差動信号入力部、１００…送信装置、２００…受信装置、Ｃｒｐ…第１受信側容量素子、Ｃｒｎ…第２受信側容量素子、Ｃｓｐ…第１送信側容量素子、Ｃｓｎ…第２送信側容量素子。

Claims (10)

  1. 音または映像信号を伝送すると共にデータ信号の論理レベルに応じて流れる直流電流が変化する伝送路の受信側に接続され、前記音または映像信号が出力される容量素子と、
    前記伝送路と前記容量素子との間に位置する受信側ノードと電源電位が供給される電源ノードとの間に流れる電流を増幅するトランジスタと、
    前記トランジスタで増幅された電流に基づいて、前記データ信号を生成するデータ信号生成部と、
    を備える受信装置。
  2. 前記受信側ノードと前記トランジスタの制御端子との間に設けられた第１抵抗素子と、
    前記トランジスタの制御端子と前記電源ノードとの間に設けられた第２抵抗素子と、
    を備える請求項１に記載の受信装置。
  3. 前記音または映像信号は正相信号であり、前記伝送路は第１伝送路であり、前記容量素子は第１容量素子であり、
    前記正相信号を反転した逆相信号を伝送する第２伝送路の受信側に接続され、前記逆相信号が出力される第２容量素子と、
    前記第１容量素子から出力される前記正相信号と前記第２容量素子から出力される前記逆相信号とに基づいて、シングルエンド形式の信号を出力する差動信号入力部と、
    を備える請求項２に記載の受信装置。
  4. 前記第２伝送路は、前記データ信号の論理レベルに応じて流れる直流電流が変化し、 前記受信側ノードは第１受信側ノードであり、
    前記第２伝送路と前記第２容量素子との間に位置する第２受信側ノードと、前記トランジスタの制御端子との間に設けられた第３抵抗素子と、
    を備える請求項３に記載の受信装置。
  5. 前記受信側ノードは第１受信側ノードであり、前記データ信号は第１データ信号であり、前記データ信号生成部は第１データ信号生成部であり、前記トランジスタは第１トランジスタであり、
    前記第２伝送路と前記第２容量素子との間に位置する第２受信側ノードと前記電源ノードとの間に流れる電流を増幅する第２トランジスタと、
    前記第２受信側ノードと前記第２トランジスタの制御端子との間に設けられた第４抵抗素子と、
    前記第２トランジスタの制御端子と前記電源ノードとの間に設けられた第５抵抗素子と、
    前記第２トランジスタで増幅された電流に基づいて、前記第２データ信号を生成する第２データ信号生成部と、
    を備える請求項３に記載の受信装置。
  6. 送信側容量素子を介して音または映像信号を伝送路に出力する出力部と、
    データ信号の論理レベルに応じて前記伝送路に流れる直流電流を制御する送信側トランジスタと、を有する送信装置と、
    前記伝送路の受信側に接続され、前記音または映像信号が出力される受信側容量素子と、
    前記伝送路と前記受信側容量素子との間に位置する受信側ノードと電源電位が供給される電源ノードとの間に流れる電流を増幅する受信側トランジスタと、
    前記受信側トランジスタで増幅された電流に基づいて、前記データ信号を生成するデータ信号生成部と、を有する受信装置と、
    を備えた信号伝送システム。
  7. 前記送信装置において、
    前記送信側トランジスタは、前記データ信号の論理レベルに応じて、オン状態又はオフ状態に制御され、
    前記送信側容量素子と前記伝送路との間に位置する送信側ノードと、前記送信側トランジスタとの間に設けられた送信側抵抗素子を備え、
    前記受信装置において、
    前記受信側ノードと前記受信側トランジスタの制御端子との間に設けられた第１受信側抵抗素子と、
    前記受信側トランジスタの制御端子と前記電源ノードとの間に設けられた第２受信側抵抗素子と、
    を備える請求項６に記載の信号伝送システム。
  8. 前記音または映像信号は正相信号であり、前記伝送路は第１伝送路であり、前記送信側容量素子は第１送信側容量素子であり、前記受信側容量素子は第１受信側容量素子であり、
    前記送信装置において、
    前記出力部は、前記第１送信側容量素子を介して前記正相信号を前記第１伝送路に出力すると共に、第２送信側容量素子を介して前記正相信号を反転した逆相信号を第２伝送路に出力する差動信号出力部であり、
    前記受信装置において、
    前記第２伝送路の受信側に接続され、前記逆相信号が出力される第２受信側容量素子と、
    前記第１受信側容量素子から出力される前記正相信号と前記第２受信側容量素子から出力される前記逆相信号とに基づいて、シングルエンド形式の信号を出力する差動信号入力部と、
    を備える請求項７に記載の信号伝送システム。
  9. 前記受信側ノードは第１受信側ノードであり、前記送信側抵抗素子は第１送信側抵抗素子であり、
    前記送信装置において、
    前記第２送信側容量素子と前記第２伝送路との間に位置する第２送信側ノードと前記送信側トランジスタとの間に設けられた第２送信側抵抗素子を備え、
    前記受信装置において、
    前記第２伝送路と前記第２受信側容量素子との間に位置する第２受信側ノードと、前記受信側トランジスタの制御端子との間に設けられた第３受信側抵抗素子と、
    を備える請求項８に記載の信号伝送システム。
  10. 前記受信側ノードは第１受信側ノードであり、前記データ信号は第１データ信号であり、前記データ信号生成部は第１データ信号生成部であり、前記送信側トランジスタは第１送信側トランジスタであり、前記受信側トランジスタは第１受信側トランジスタであり、
    前記送信装置において、
    第２データ信号の論理レベルに応じて、オン状態又はオフ状態に制御される第２送信側トランジスタと、
    前記第２送信側容量素子と前記第２伝送路との間に位置する第２送信側ノードと前記第２送信側トランジスタとの間に設けられた第２送信側抵抗素子とを備え、
    前記受信装置において、
    前記第２伝送路と前記第２受信側容量素子との間に位置する第２受信側ノードと、前記電源ノードとの間を流れる電流を増幅する第２受信側トランジスタと、
    前記第２受信側ノードと前記第２受信側トランジスタの制御端子との間に設けられた第４受信側抵抗素子と、
    前記第２受信側トランジスタの制御端子と前記電源ノードとの間に設けられた第５受信側抵抗素子と、
    前記第２受信側トランジスタで増幅された電流に基づいて、前記第２データ信号を生成する第２データ信号生成部と、
    を備える請求項８に記載の信号伝送システム。
JP2019515060A 2017-04-28 2017-04-28 受信装置及び信号伝送システム Active JP6773217B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/017061 WO2018198361A1 (ja) 2017-04-28 2017-04-28 受信装置及び信号伝送システム

Publications (2)

Publication Number Publication Date
JPWO2018198361A1 JPWO2018198361A1 (ja) 2020-02-27
JP6773217B2 true JP6773217B2 (ja) 2020-10-21

Family

ID=63919682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019515060A Active JP6773217B2 (ja) 2017-04-28 2017-04-28 受信装置及び信号伝送システム

Country Status (4)

Country Link
US (1) US10784923B2 (ja)
JP (1) JP6773217B2 (ja)
CN (1) CN110521174B (ja)
WO (1) WO2018198361A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207318A1 (ja) * 2017-05-11 2018-11-15 ヤマハ株式会社 送信装置及び受信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19733866C2 (de) * 1997-08-05 2002-09-12 Siemens Ag System zur Übertragung von Daten in einem Kraftfahrzeug
EP0999654B1 (en) 1998-11-06 2005-03-30 Matsushita Electric Industrial Co., Ltd. Receiver and signal transmission system
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
DE20121877U1 (de) * 2001-09-27 2003-09-18 Leukocare Gmbh Leukozyten-Inaktivierungs-Modul (LIM)
JP3874733B2 (ja) * 2003-02-28 2007-01-31 富士通株式会社 高速入力信号の受信回路
US7902627B2 (en) * 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7906994B2 (en) * 2009-02-24 2011-03-15 Standard Microsystems Corporation Fast common mode feedback control for differential driver
JP2011041142A (ja) * 2009-08-17 2011-02-24 Sony Corp 情報処理装置、及び信号伝送方法
JP4596087B2 (ja) 2010-03-10 2010-12-08 ソニー株式会社 インターフェース回路
US8451032B2 (en) * 2010-12-22 2013-05-28 Silicon Laboratories Inc. Capacitive isolator with schmitt trigger
US8705637B2 (en) 2011-02-23 2014-04-22 Panasonic Corporation Signal transmission device
US9537644B2 (en) * 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
WO2019021571A1 (ja) * 2017-07-24 2019-01-31 オリンパス株式会社 信号処理システムおよび内視鏡

Also Published As

Publication number Publication date
US20200059262A1 (en) 2020-02-20
CN110521174B (zh) 2022-05-10
US10784923B2 (en) 2020-09-22
JPWO2018198361A1 (ja) 2020-02-27
WO2018198361A1 (ja) 2018-11-01
CN110521174A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
AU777890B2 (en) Improved floating, balanced output circuit
US8120424B2 (en) Class AB output stages and amplifiers including class AB output stages
US8031452B2 (en) Single-supply single-ended high voltage peak detector
KR102073367B1 (ko) 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기
US4734919A (en) Circuit for serial data communication and power transmission
US6160446A (en) Balanced differential amplifier without common-mode feedback circuit
JP2000503173A (ja) 汎用レシーバ・デバイス
JP2013102558A (ja) 光受信回路用信号増幅器
JP6773217B2 (ja) 受信装置及び信号伝送システム
US8611561B2 (en) First stage audio amplifier with clamping circuit
US20170241807A1 (en) Readout circuit
US20230155604A1 (en) Single-ended analog signal receiver apparatus
US10797665B2 (en) Programmable gain amplifier systems and methods
US20040251969A1 (en) Method and apparatus for detecting interruption of an input signal with cancellation of offset level
US10924140B2 (en) Transmitting apparatus and receiving apparatus
CN109075754B (zh) 单端仪表折叠式栅-阴放大器
US8526339B2 (en) Echo cancellation circuit
TW201644188A (zh) 具單端輸入之平衡差動轉阻抗放大器及平衡方法
TWI448097B (zh) 透過傳輸線進行之同時雙向通訊用線路收發器
JP3612474B2 (ja) 増幅回路
JP3014557B2 (ja) バッテリー内蔵オーディオ装置及びオーディオ信号増幅回路
CN114900136A (zh) 用于测量连接到功率放大器的负载的电压和电流感测电路
TW200303115A (en) Semiconductor circuit
KR20110083991A (ko) 차동 증폭기 회로
JP2000341095A (ja) コンパレータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R151 Written notification of patent or utility model registration

Ref document number: 6773217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151