JP2012518968A - 差動ドライバー回路の高速コモンモードフィードバック制御装置 - Google Patents

Abstract

出力バッファを迅速に安定化するシステム及び方法。差動駆動回路は、差動入力信号を受け取り、該入力信号に基づいて差動出力を生成する増幅段を備える。差動出力は、通常は電源の２分の１の値に基づいた対応するコモンモード（ＣＭ）電圧レベルを有する。コモンモード・フィードバックバッファ（ＣＭＦＢ）段は、ＣＭ電圧レベルの変化を検出し、当該ＣＭ電圧レベルを、超高速バス周波数に基づく超高速整定時間内の所望の値に回復させる。ＣＭＦＢ段は、単一のデバイスだけを備えたトポロジーを利用する。１つの実施形態において、この単一デバイスは、トランスインピーダンス段として利用されるＮＭＯＳトランジスタである。回路バイアス段及びＣＭＦＢ段内のシャントキャパシタによって安定性が提供される。
【選択図】 図３

Description

本発明は、電子回路に関し、より詳細には、高速安定化出力バッファ用の効率的な方法に関する。

極めて高速のネットワーク及びコンピュータバスにより帯域幅に対する需要が増え続けている。この需要を満足するため、差動信号を利用することにより高速シリアルバスアーキテクチャが改善されている。差動信号は、２つの別個の配線上で送られる２つの相補的信号を用いて情報を電気的に送信する。この技術は、オーディオ信号伝送などのアナログ信号と、周辺コンポーネントインターフェース（ＰＣＩ）Ｅｘｐｒｅｓｓシリアルリンクインタフェース及びユニバーサルシリアルバス（ＵＳＢ）インタフェース内などのデジタル信号との両方に用いることができる。

差動信号の１つの利点は、受信器インタフェースが２つの送信データ信号間の差分を読み取り、接地に対する線電圧の影響を受けないので、送信器と受信器との間の接地電位差に関して許容差を含むことである。また、差動信号は、シングルエンドシステムの２倍の耐ノイズ性を提供するので、低電圧のモバイル電子デバイスと共に用いられる。差分信号は、線経路又は信号トレースの数を低減するのを助け、消費電力を低減する助けとなる。
差分信号は、差動ペアを含む差動増幅器又は差動駆動回路によって送信器と受信器との間で駆動される。相補型金属酸化膜半導体（ＣＭＯＳ）差動ペア上の入力デバイスが全てＮＭＯＳ（Ｎ形金属酸化膜半導体）トランジスタであり、負荷がインダクタ又は抵抗の何れかである場合、コモンモード・フィードバックバッファ（ＣＭＦＢ）又はループもしくは増幅器は必要ではない。このタイプの差動ペアの出力抵抗は、インダクタ又は抵抗の低抵抗により下げられるので、このケースではＣＭＦＢは必要とされない。
しかしながら、ＮＭＯＳ又はＰＭＯＳトランジスタなどの高インピーダンストランスコンダクタに、ＰＭＯＳ又はＮＭＯＳトランジスタなどの高インピーダンス電流源をロードする場合には、ＣＭＢＦが必要となる。トランスコンダクタのバイアス電流と負荷のバイアス電流との間の小さな差分は、出力ノードの高抵抗を乗じたときに大きな電圧振幅を誘起する可能性がある。
安定し予測可能な出力信号を得るために、第１に、ＣＭＦＢは、コモンモード出力信号を固定であるが任意に選択された基準電圧に中心配置する必要がある。最大出力電圧振幅については、供給電圧の２分の１の値が好ましい。第２に、ＣＭＦＢの帯域幅は、差動増幅器の帯域幅よりも大きくなければならない。この必要条件により、差動増幅器が高周波数入力信号に関しても予測可能な安定した出力応答を有することが確実になる。第３に、ＣＭＦＢのコモンモード入力電圧範囲は、差動増幅器の差動出力範囲よりも大きいことが必要である。また、第４に、ＣＭＦＢの差動入力範囲は、差動増幅器の差動出力範囲よりも大きくなければならない。
低電圧差分信号（ＬＶＤＳ）を利用する従来の通信バスプロトコルは、イネーブルＣＭＦＢが数百μ秒以内に整定されることを必要とする。ＬＶＤＳと類似の技術を利用した新規のバスインタフェースは、バス上でより高い周波数を必要とする。従って、ＣＭＦＢは、対応する差動データ転送速度を維持するために、数ナノ秒のようなより高速な速度で整定する必要がある。ＣＭＦＢのこの新規の整定時間要件は、電流設計によっては適合されない。典型的には遙かに緩慢な整定時間により、信号安定性問題を解消するのに役立つ。電流回路トポロジーを維持するために、新規の速度に到達するのにかなりのパワーを必要とする可能性がある。しかしながら、帯域幅が制限され、出力に結合できる未知の負荷に関して安定性問題が生じる。
上記の点を考慮して、高速安定化出力バッファ用の効率的な方法及びシステムが望ましい。

出力バッファを迅速に安定化するシステム及び方法。１つの実施形態において、差動駆動回路は、差動入力信号を受け取り、該入力信号に基づいて差動出力を生成する増幅段を備える。差動出力は、所定の基準コモンモード（ＣＭ）電圧レベルに基づいて対応するＣＭ電圧レベルを有する。コモンモード・フィードバックバッファ（ＣＭＦＢ）段は、所定の基準ＣＭ電圧レベルからのＣＭ電圧レベルの変化を検出し、当該ＣＭ電圧レベルを、所定の高速バス周波数に基づく超高速整定時間内の基準ＣＭ電圧レベルに回復させる。ＣＭＦＢ段は、単一のデバイスだけを備えたトポロジーを利用する。１つの実施形態において、この単一デバイスは、トランスインピーダンス段として利用されるＮＭＯＳトランジスタである。他の実施形態は、単一ＣＭＯＳトランジスタ又は単一バイポーラ接合トランジスタを利用することができる。回路バイアス段及びＣＭＦＢ段内のシャントキャパシタによって安定性が提供される。

また、通信バス上にシリアルデータを極めて迅速に提供する方法も企図される。差動出力データは、通常は電源の値の２分の１である関連するコモンモード（ＣＭ）電圧レベでルでバス上に伝送される。この方法は、ＣＭ電圧レベルの変化を検出する段階と、ＣＭ電圧レベルを、所定の高速バス周波数に対応する回復時間内の所望の値にまで回復させる段階と、を含む。

これら及び他の実施形態は、以下の説明及び添付図面を参照すると理解されるであろう。

差分信号を利用する通信バスの１つの実施形態を例示する一般図である。 コモンモードフィードバックを備えた差動駆動回路の１つの実施形態を例示する一般図である。 高速差動データ転送速度のコモンモードフィードバックを備えた差動駆動回路の１つの実施形態を例示する一般図である。

本発明は、種々の修正及び代替形態が可能であるが、各図面においては特定の実施形態が例証として示されており、本明細書で詳細に説明される。しかしながら、図面及びこれに対する詳細な説明は、開示された特定の形態に本発明を限定するものではなく、その反対に、添付の請求項によって定義される本発明の精神及び範囲内にある全ての修正物、均等物、及び代替物を保護するものとする点は理解されたい。

以下の説明において、本発明の理解を完全にするために多数の詳細事項が記載されている。しかしながら、当業者であれば、これらの特定の詳細事項がなくとも本発明を実施できる点は理解されたい。場合によっては、本発明を曖昧にするのを避けるために、公知の回路、構造、及び技術は詳細には示されていない。

図１を参照すると、差分信号を利用する通信バス１００の１つの実施形態が図示されている。この実施形態は、外部の送信器１１０及び受信器１２０内で共に必要とされる、機能ブロック、制御ロジック、回路、及びインタフェースの全ての実施例を含んではいない。図示の実施形態は、簡単な例証を目的としている。

コモン接地信号法に対する代替形態は、差動電圧信号法であり、ここでは各ビットは、第１のペア信号＋１１２と信号−１１４、及び第２のペア出力＋１２２と出力−１２４など、接地絶縁されたペア線間の電圧レベル差により表される。通信バス１００は、１つの線とコモン接地との間の電圧を利用していない。シリアルポート信号変換器に平行線は、入力信号１０２を送給することができる。シリアライザ/デシリアライザ（ＳｅｒＤｅｓ）と呼ばれる回路を用いて、入力信号１０２に入力データを供給することができる。ＳｅｒＤｅｓは、一般に高速通信で使用される機能ブロックのペアである。これらのブロックは、シリアルデータとパラレルインタフェースとの間のデータを各方向に変換する。差分信号法は、各信号に加わる容量性及び誘導性作用の両方を制限し、外部電気干渉に起因して信号が損なわれる傾向を抑制し、これによりシリアルネットワークの実用上の距離を有意に改善することができる。

送信器１１０は、信号＋１１２と信号−１１４との間の差動電圧信号を駆動するために差動増幅器を含むことができる。同様に、受信器１２０は、出力＋１２２と出力−１２４との間の差動電圧信号を駆動するために差動増幅器を含むことができる。信号経路１１２、１１４、１２２、及び１２４は、接地基準と電気的にコモンではない場合がある。

これらの線上で電圧信号と接地との間のあらゆる関係を断ち切ると、信号電圧に加わる唯一の大きな容量は、キャパシタ１３０ａ〜１３０ｂなど、２つの信号線間に存在するクロスカップルキャパシタンスとすることができる。本明細書で使用されるように、参照数字とその後に続く文字により表される要素は、数字単独で総称することができる。例えば、キャパシタ１３０ａから１３０ｄは、キャパシタ１３０で総称的に表すことができる。接地基準を介した２つの信号線間の容量経路は直列の２つのキャパシタンスであるので、信号線と接地基準との間のキャパシタンスは、作用がかなり小さい可能性がある。例えば、信号＋１１２から接地基準までの経路は、キャパシタ１３４を含む。次に、接地基準から信号−１１４までの継続経路はキャパシタ１３２を含む。この経路は、キャパシタ１３２及び１３４の直列組み合わせを含み、直列容量値は常に個々のキャパシタンスの何れかよりも小さい。

更に、信号線１１２及び１１４と外部源による接地基準との間に誘起されるあらゆるノイズ電圧は無視することができる。この理由は、ノイズ電圧が信号線１１２及び１１４の両方に同等に誘起される可能性が高く、受信器１２０は、信号＋１１２又は信号−１１４と接地基準との間の電圧ではなく、信号１１２及び１１４間の差動電圧にのみ応答することができるためである。通信バス１００は、より長い配線距離及びＡＣ電力配線からの電気的干渉のより高い電位が存在する産業用途においてコモン接地基準以外のネットワークにおいてより広く用いることができる。

信号１１２及び１１４に対する高周波プロトコルを提供するのに使用される設計パラメータは、広範囲の用途で有用になるように標準化する必要がある。開放型システム間相互参照モデル（ＯＳＩモデル）は、階層化通信及びコンピュータネットワークプロトコル設計の要約説明である。これは、開放型システム間相互参照（ＯＳＩ）構想の一部として策定された。そのほとんどの基本形式では、ＯＳＩモデルは、ネットワークアーキテクチャを７つの階層に分けており、該階層には、上から下に、アプリケーション層、プレゼンテーション層、セッション層、トランスポート層、ネットワーク層、データリンク層、及び物理層がある。

１つの階層は、概念的に類似した機能の集合であり、その上の層にサービスを提供し、その下の層からサービスを受け取る。例えば、ネットワークにわたるエラー無し通信を提供する層は、その上のアプリケーションにより必要とされるパスを提供すると共に、次の下側層を呼び出して、パスのコンテンツを構成するパケットを送信及び受信する。

物理層は、デバイスの電気的及び物理的仕様を定義する。詳細には、物理層は、デバイスと物理的媒体との間の関係を定義する。この関係は、ピンのレイアウト、電圧、ケーブル仕様、ハブ、リピータ、ネットワークアダプタ、又はその他を含むことができる。

データリンク層は、ネットワークエンティティ間でデータを転送し、物理層で生じる可能性があるエラーを検出し場合によっては修正するための機能的手続き的手段を提供する。ネットワーク層は、トランスポート層により要求されるサービス品質を維持しながら、転送元から１つ又はそれ以上のネットワークを介して宛先に可変長データシーケンスを転送するための機能的手続き的手段を提供する。

より高い周波数及びより高いデータスループットの要求を満足する通信バス１００の最新のネットワークアーキテクチャを策定することができる。例えば、１つの実施として、Ｓｔａｎｄａｒｄ Ｍｉｃｒｏｓｙｓｔｅｍｓ Ｃｏｒｐによって提供されるＭｅｄｉａ Ｌｏｃａｌ Ｂｕｓ（ＭＬＢ）が物理層及びリンク層用に策定されている。ＭＬＢは、コモンハードウェアインタフェース及びソフトウェア・アプリケーション・プログラミング・インタフェース（ＡＰＩ）ライブラリを標準化するよう特別に設計された、プリント基板上（ｏｎ−ＰＣＢ）又はチップ間通信バスである。この標準化により、最小限の労力で、１つ又はそれ以上のアプリケーションがネットワークデータにアクセスすること、又は他のアプリケーションと通信することを可能にすることができる。ＭＬＢはまた、既存のネットワークアーキテクチャから次世代アーキテクチャへの簡単な移行経路を提供するよう設計される。ＭＬＢは、同期ストリームデータ、非同期パケットデータ、制御メッセージデータ、及びアイソクロナスデータ伝送を含む、全てのネットワークデータ伝送法をサポートする。

ネットワーク帯域幅は、ネットワーク媒体の実際の周波数限界を指す。シリアル通信において、帯域幅は、バイナリビット／送信語のようなデータ量と、データ速度すなわち語数／秒との積とすることができる。ネットワーク帯域幅の標準測定単位はビット／秒すなわちｂｐｓである。

シリアルデータは、１つの実施形態において、信号＋１１２のように、全てのデータビットを同じ配線チャンネルを通って送信器１１０から受信器１２０に伝送することを必要とするので、ネットワーク配線上で潜在的に高周波信号を必要とする。語長に応じて３２ビット又は６４ビットと、パリティチェック及び信号同期に必要な他のビットの両方のデータは、毎秒数千回の速度で更新することができる。シリアルデータネットワーク周波数は、電波領域に入り始めており、簡単な配線がアンテナとして機能し始めて、誘導性及び容量性リアクタンスによりペア線が伝送線として機能し始める。これらの寄生特性は、信号伝送を歪め、速度を遅延させる可能性がある。

上述のような最新のネットワークアーキテクチャの高速要件は、安定性を大きく損なうことなくこれらの高周波数に適合することなどの設計上の課題をもたらす。特に、コモンモードフィードバックバッファ（ＣＭＦＢ）を備えた差動駆動回路の設計には、最大の注意を払う必要がある。例えば、高速の寄生特性に加えて、１つの実施形態において、信号線１１２及び１１４は、複数の駆動回路又は送信器１１０に結合することができる。特定の送信器１１０は、線１１２及び１１４上への信号の駆動を待機することができ、従って、少なくともＣＭＦＢ段内の回路は、トライステート出力を提供するためにターンオフされる。線１１２及び１１４上の差動出力の駆動許可を受け取ると、この特定の送信器１１０の少なくともＣＭＦＢ段内の回路は、イネーブルにされた時間から、信号ライン１１２及び１１４のコモンモード電圧レベルを提供するような整定状態への到達時間までの極めて迅速な応答を必要とする場合がある。１つの実施形態において、この高速応答は、最新のネットワークアーキテクチャに起因して、これまでの数百マイクロ秒の値から僅か数ナノマイクロ秒まで短縮することができる。

ここで図２を参照すると、コモンモードフィードバックを備えた差動駆動回路２００の一般的な図の１つの実施形態が示される。図１を再度参照すると、駆動回路２００は、送信器１１０又は受信器１２０の出力回路内で利用することができる。駆動回路２００の簡易図は、当業者にはよく知られた多くの既知の回路トポロジー及び技術により実施することができる。１つの実施形態において、コモンモード基準電圧信号Ｖｃｍｒｅｆ２３４がフィードバック増幅器２３０に供給される。また、Ｖｃｍ２３２のような、コモンモードノードの電圧レベルをフィードバック増幅器２３０に供給することができる。コモンモードノードは、１つの実施形態では１キロオームのような同じ値を有することができる２つの直列抵抗２１０及び２２０の間にある。電流源２０２は、対応する回路に電流を供給し、カレントミラー又は他のトポロジーにより実施することができる。入力信号２０２は、スイッチ２０４及び２０６を介して電流源２０２からどのノードに電流を供給するかを決定するのに用いることができ、スイッチ２０４及び２０６は、既知のトランジスタトポロジーにより実施することができる。

従来の設計では、増幅器２３０、抵抗２１０及び抵抗２２０により形成されるコモンモードフィードバックループ又はＣＭＦＢは、出力線２１２及び２１４上の差動データ転送速度よりも遙かに遅くなるように設計されており、多くの安定性問題を解消する助けとなる。駆動回路２００がイネーブルにされた時間から、時間ノード２３２が所定のコモンモード電圧レベルに整定される時間まで測定された典型的な整定時間は、数百マイクロ秒である。

しかしながら、上記で概略的に説明されたＭＬＢのような最新の通信バスアーキテクチャは、５ナノ秒以内の整定時間のように、ＣＭＦＢにより遙かに迅速な速度を必要とする。例えば、駆動回路２００は、ＣＭＦＢを介して線２１２及び２１４又はバス上のコモンモード電圧を制御し、イネーブル時には、ＣＭＦＢは５ｎｓ以内に整定することを必要とする。フィードバック増幅器２３０用の従来の回路は通常、５個又はそれ以上のトランジスタを必要としており、駆動回路設計において大きな占有面積を占める。また、フィードバック増幅器２３０の現在の実装においてかなりのパワーが使用されない限り、出力に付加することができる未知の負荷に関して帯域幅は制限され、安定性問題が生じることになる。

ここで図３を参照すると、高速差動データ転送速度に対するコモンモードフィードバックを備えた差動駆動回路３００の１つの実施形態が図示される。再度図１を参照すると、駆動回路３００は、送信器１１０又は受信器１２０の出力回路内で利用することができる。駆動回路段としても機能する入力又は増幅段３８０は、ＰＭＯＳトランジスタ３１２及びＮＭＯＳトランジスタ３２０を含む。トランジスタ３１２及び３２０の両方は、差動入力信号とすることができる入力信号を受け取り、線３８２及び３８４上に差動出力を生成する。１つの実施形態において、トランジスタ３１２及び３２０は、Ｈブリッジの半部分とすることができ、ここで他の半部分は簡単にするために図示されておらず、Ｈブリッジは、当該技術分野でよく知られている。コモンモード・フィードバックバッファ（ＣＭＦＢ）段３７０は、トランジスタ段として構成されるＮＭＯＳトランジスタ３５０、トランジスタ３５０のゲート端子上にある抵抗３５２及びキャパシタ３５４、並びに抵抗２１０及び２２０を含む。

駆動回路３００の残りの回路は、バイアス及び安定化の目的で用いることができる。電流源３０２及び３１０は、当業者には公知のあらゆるトポロジーにより実装することができる。これらの電流源及びＰＭＯＳトランジスタ３０４、並びにＰＭＯＳトランジスタ３０６及び３０８により実施される電流ミラーは、所定の電流値をその下の回路に提供する。ＰＭＯＳトランジスタ３０６及び３０８の出力ドレインにより供給される電流値は、これらのトランジスタのトランジスタ幅のようなサイズに基づいて互いの整数倍とすることができる。１つの実施形態において、ＰＭＯＳトランジスタは、ＰＭＯＳトランジスタ３０６の幅の４倍とすることができ、従って、ＰＭＯＳトランジスタ３０８は、トランジスタ２０６よりも４倍多くの電流を供給する。

ＭＬＢ仕様のような、超高速ネットワークバスアーキテクチャにより必要とされる高速応答を得るために、単一デバイスのトランスインピーダンス段を用いて、コモンモード電圧を制御することができる。１つの実施形態において、単一デバイスのトランスインピーダンス段は、トランジスタ３５０のような単一ＮＭＯＳトランジスタを利用する。別の実施形態において、ＰＭＯＳトランジスタ又はバイポーラ接合トランジスタを利用することができる。他の実施形態において、他の単一のトランジスタ構成を利用して、高速ネットワークバスアーキテクチャにより必要とされる高速応答を提供することができる。ＮＭＯＳトランジスタ３５０並びに抵抗２１０及び２２０の組み合わせは、駆動回路３００にＣＭＦＢ回路を提供する。イネーブルにされると、ＮＭＯＳトランジスタ３５０のゲート端子は、直列抵抗３５２を通じて抵抗２１０及び２２０の中心でコモンモード電圧Ｖｃｍ３７２を検知する。

トランジスタ３５０のゲート端子の電圧ポテンシャルは、トランジスタ３５０のゲート−ソースターンオン電圧Ｖｇｓに維持される。しかしながら、このＶｇｓ値は、駆動回路３００にとって望ましいコモンモード電圧ではない場合がある。従って、レプリカ回路を用いて、抵抗２１０及び２２０の中心で所望のコモンモード電圧レベルＶｃｍｒｅｆ３７０を提供するようにすることができる。この値から僅かな変動が存在する可能性があり、従って、このノード電圧はＶｃｍ３７２として表される点に留意されたい。１つの実施形態において、レプリカ回路は、ＮＭＯＳトランジスタ３６０、電流シンク３３２、３３８、及び３４０、並びに電流源３０４、３０６、及び３０８の組み合わせを含む。このレプリカ回路を用いて、直列抵抗を通る十分な電流を生成し、抵抗２１０及び２２０間のノードにおける電圧レベルＶｃｍ３７２を提供する電圧低下をもたらすことができる。

このレプリカ回路は、直流電流を生成し、高速応答を必要としない。従って、レプリカ回路は、よく知られた従来の電圧フィードバックトポロジーにより実施することができる。トランジスタ３５０及び３６０は、極めて類似の幾何学的幅及びチャンネル長、ターンオン閾値電圧レベル、及びその他など、互いに一致することが必要ではなくてもよい。一致したトランジスタ３５０及び３６０の接地基準リターンは、電流シンク３３２、３３８、及び３４０の接地基準から分離される点に留意されたい。トランジスタ３５０及び３６０は、接地基準Ｖｓｓｐｗｒ３７４を利用し、電流シンクは接地基準Ｖｓｓ３７６を利用する。

トランジスタ３５０を通る電流は、数ミリアンペアのような極めて大きな量に達する可能性があり、接地ピンＶｓｓｐｗｒ３７４に対し有意な電圧低下をもたらす可能性がある。ＰＭＯＳトランジスタ３０６及び３０８を含む電流ミラーは、ＰＭＯＳトランジスタ３０４と組み合わせると、その後に電流引き込みの量を増大させることができ、トランジスタ３６０のドレイン端子は、電圧及び電流の両方の増大を生じることができる。従って、トランジスタ３５０により生成される接地ピンＶｓｓｐｗｒ３７４に対しての有意な電圧低下は、トランジスタ３６０により検知することができる。これに応じて、抵抗３３４の両端の電圧低下が増大する可能性があり、シングルエンドの差動増幅器３３０は、駆動回路３００のＮＭＯＳトランジスタのＶｇｓ値よりも大きな電圧を出力することができ、電流シンク３４０は、より強くターンオンし、より多くの電流を引き込むことができる。次に、抵抗３５２の両端の電圧低下が増大する可能性があり、これによりＶｃｍ２３２の電圧レベルは、ノードＶｓｓを基準とした所望のコモンモード電圧レベルＶｃｍｒｅｆ３７０に類似した値に低下させて戻すことができる。この補償は、ＣＭＦＢのイネーブル時間よりも時間を要す可能性があり、数ナノ秒とすることができるが、エラーは、２０ｍＶの範囲のようにかなり小さくなる。

理想的には、増幅器は、所与の周波数範囲に対してほぼ一定のゲインを有し、該ゲインは、更に高い周波数でロールオフする。フィードバック増幅器の過渡応答及び周波数応答は、当該増幅器の極位置特性に関連付けられる。非理想的な増幅器は通常、１つよりも多い極を有する。駆動回路３００のレプリカ回路により提供される負のフィードバックは、駆動回路３００に振動を引き起こす正のフィードバックの意図しない生成を回避し、オーバーシュート及びリンギングを制御するために、周波数補償を必要とする場合がある。

極は、統合抵抗及び容量リアクタンスに起因して増幅が３ｄｂ低下する周波数応答曲線のポイントである。最終的に、各極は、９０°の相遅れをもたらし、或いは、出力信号は、このポイントにて入力信号よりも９０°遅延する。増幅器のゲイン段内のキャパシタンスにより、出力信号は、生成される各極において入力信号よりも９０°だけ遅れるようになる。極分割は、周波数の最も低い極（通常は入力極）を低周波数に移行させ、次の周波数の極（通常は出力極）を高周波数に移行させることを意図してキャパシタが導入されるタイプの周波数補償である。この極移行は、増幅器の安定性を向上させ、速度低下の代償としてステップ応答を改善させる。

図３の駆動回路は２つの極を有することができる。第１の極は、トランジスタ３５０のゲート−ソース寄生キャパシタンスにより部分的に提供され、第２の極は、トランジスタ３５０の出力すなわちドレイン端子に結合されたキャパシタ３１８により提供される。抵抗３５２の両端にキャパシタ３５４を配置すると、トランジスタ３５０のゲート−ソース寄生キャパシタンスにより形成される極、並びにトランジスタ３５０のオン状態抵抗並びに抵抗３５２、２１０、及び２２０により形成される直列抵抗が相殺される。出力がディスエーブルにされたときにこのノードを接続解除することができないので、キャパシタ３５４は、抵抗２１０及び２２０の中心に接続することができず、出力ノード上の左側に追加のキャパシタンスを有することは望ましくない。

駆動回路３００は、ダイオード接続のＮＭＯＳトランジスタ３５０を含むことにより差動増幅器に高速整定ＣＭＦＢを提供することができ、ドレイン端子は、トランジスタ３２０のオン状態抵抗、抵抗２２０、及び抵抗３５２を介してゲート端子に接続される。駆動回路３００の安定性は、説明したレプリカ回路及びキャパシタ３５４により提供することができる。

上記の実施形態についてかなり詳細に説明してきたが、当業者であれば、上記開示を深く理解すれば、多数の変形形態及び修正形態が明らかになるであろう。以下の請求項は、このような変形形態及び修正形態を全て包含するものとして解釈されるべきである。

１１０：送信器
１２０：受信器
２１０及び２２０：抵抗
３００：差動駆動回路
３１２：ＰＭＯＳトランジスタ
３２０：ＮＭＯＳトランジスタ
３５０：ＮＭＯＳトランジスタ
３５２：抵抗
３５４：キャパシタ
３７０：コモンモード・フィードバックバッファ（ＣＭＦＢ）段
３８０：入力又は増幅段

Claims (20)

1. 関連する所定のコモンモード（ＣＭ）電圧レベルを有する差動出力を生成するよう構成された駆動回路段と、
   唯一のｎｍｏｓトランジスタから成る前記駆動回路段に結合されたコモンモード・フィードバックバッファ（ＣＭＦＢ）と、
   を備えた差動駆動回路において、
   そこにおいてｎｍｏｓトランジスタが、ゲート端子を介して予め定められたＣＭ電圧レベルおよびＣＭノード電圧レベルの違いを検出し、予め定められたＣＭ電圧レベルにドレイン端子を介してＣＭノード電圧レベルを回復するよう構成される、ｎｍｏｓトランジスタ。
2. ＣＭＦＢステージの唯一のｎｍｏｓトランジスタは、ダイオードを接続されたトランジスタであり、前記駆動回路段内の入力ｎｍｏｓトランジスタのオン抵抗に結合されたドレイン端子を有するトランジスタであり、前記オン抵抗は前記ＣＭノードに結合される第１の抵抗に結合されており、前記トランジスタが第２のレジスタに連結するゲート端子であり、そこにおいて、第２のレジスタは、前記ＣＭノードに連結し、
   第１の接地基準に結合されたソース端子を有する、請求項１に記載の差動駆動回路。
3. 前記差動駆動回路は更に、前記第１の接地基準に結合されたソース端子を有するレプリカトランジスタを含むバイアス段を更に備え、前記レプリカトランジスタは、前記唯一のｎｍｏｎトランジスタの一致するトランジスタ特性を有する、請求項２に記載の差動駆動回路。
4. 前記バイアス段が更に、前記レプリカトランジスタに供給するよりも前記唯一のｎｍｏｎトランジスタにより大きな電流量を供給するよう構成された電流源用回路を含む、請求項３に記載の差動駆動回路。
5. 前記バイアス段は更に、
   前記ｎｍｏｓレプリカトランジスタ及び前記電流源を介して前記ＣＭＦＢ段により所定の電流引き出し閾値を検出し、
   前記所定の電流引き出し閾値の検出に応答して、前記ＣＭノードの電圧レベルを前記所定のＣＭ電圧レベルにまで回復させる、
   ように構成される、請求項４に記載の差動駆動回路。
6. 前記バイアス段は更に、同じ基準レベル値であるが前記第１の接地基準と異なる第２の接地基準に結合された電流シンク用の回路を含む、請求項４に記載の差動駆動回路。
7. 前記ＣＭＦＢ段は更に、前記第２のレジスタを短絡しているコンデンサから成り、そこにおいて、コンデンサが、前記の唯一のｎｍｏｓトランジスタのソースに通じるゲート寄生静電容量によって形成されるポールをキャンセルする、請求項４に記載の差動駆動回路。
8. ＣＭＦＢステージは更に、前記差動の出力および前記ＣＭノードの第１の差動の信号および前記ＣＭノード間の第２のレジスタ間の第３のレジスタと前記入力ｎｍｏｓトランジスタのドレイン端子とを具備し、そこにおいて、第３のレジスタは、前記第１のレジスタと同じインピーダンスを有する、請求項７に記載の差動駆動回路。
9. 関連する予め定められた一般のモード（ＣＭ）電圧レベルを有する差動の出力を生成するように構成される送信機と；
   差動の出力を受信するように構成されるレシーバと；
   送信機の差動の出力をレシーバに連結している一つ以上のデータ・ラインから成るバスを備え；
   送信機は、唯一のｎｍｏｓトランジスタを備える一般のモード・フィードバック・バッファ（ＣＭＦＢ）から形成され、そこにおいて、唯一のｎｍｏｓトランジスタは、ゲート端子を介して予め定められたＣＭ電圧レベルおよびＣＭノード電圧レベルの違いを検出し；
   予め定められたＣＭ電圧レベルにドレイン端子を介してＣＭノード電圧レベルを回復する、バス通信システム。
10. ＣＭＦＢステージの唯一のｎｍｏｓトランジスタは、ダイオードを接続されたトランジスタであり、
    前記ドライバ段の中で入力ｎｍｏｓトランジスタのｏｎ−ｒｅｓｉｓｔａｎｃｅに連結し、ｏｎ−ｒｅｓｉｓｔａｎｃｅが、前記ＣＭノードに連結する第１のレジスタに連結するドレイン端子と、
    前記ＣＭノードに連結する第２のレジスタに連結するゲート端子と、
    そして、第１の接地基準に連結するソース端子を備える、請求項９に記載のバス通信システム。
11. 差動駆動装置が、前記第１の接地基準に連結するソース端子を有するレプリカｎｍｏｓトランジスタを含むバイアス・ステージから形成され、レプリカｎｍｏｓトランジスタは、前記の唯一のｎｍｏｓトランジスタのマッチしているトランジスタ特性を有する、請求項１０に記載のバス通信システム。
12. 電流源用の回路が設けられたバイアス・ステージで、前記レプリカｎｍｏｓトランジスタより前記唯一のｎｍｏｓトランジスタに対するより大きな電流量を供給するように構成される、請求項１１に記載のバス通信システム。
13. バイアス・ステージが、ＣＭＦＢ段階までに前記レプリカｎｍｏｓトランジスタおよび前記電流源を介して予め定められた電流閾値を検出し； 予め定められた電流閾値を検出することに応答して、予め定められたＣＭ電圧レベルにＣＭノード電圧レベルを回復するよう構成される、請求項１２に記載のバス通信システム。
14. バイアス・ステージが、第１の接地基準と異なる第２の接地基準に連結する電流シンク用の回路から構成される、請求項１２に記載のバス通信システム。
15. 前記第２のレジスタを短絡しているコンデンサを含むＣＭＦＢステージで、コンデンサは、前記わずか１つのｎｍｏｓトランジスタのソースに通じるゲート寄生静電容量によって形成されるポールをキャンセルする、請求項１２に記載のバス通信システム。
16. ＣＭＦＢステージが、前記差動の出力および前記ＣＭノードの第１の差動の信号および前記ＣＭノード間の第２のレジスタ間の第３のレジスタと前記入力ｎｍｏｓトランジスタのドレイン端子とを備え、第３のレジスタは、前記第１のレジスタと同じインピーダンスを有する、請求項１５に記載のバス通信システム。
17. 関連する予め定められた一般のモード（ＣＭ）電圧レベルを有する差動の出力を生成し；
    一般のモード・フィードバック・バッファ（ＣＭＦＢ）ステージの中でわずか１つのｎｍｏｓトランジスタのゲート端子を介して予め定められたＣＭ電圧レベルおよびＣＭノード電圧レベルの違いを検出し；
    ドレイン端子を介して、前記唯一のｎｍｏｓトランジスタを、ＣＭノードの電圧レベルを予め定められたＣＭ電圧レベルに回復する、差動の信号を駆動する方法。
18. ＣＭＦＢステージの唯一のｎｍｏｓトランジスタは、ダイオードを接続されたトランジスタであり、前記駆動回路段内の入力ｎｍｏｓトランジスタのオン抵抗に結合されたドレイン端子を有するトランジスタであり、前記オン抵抗が前記ＣＭノードに結合される第１の抵抗に結合されており、前記トランジスタが、前記ＣＭノードに連結している第２のレジスタに連結するゲート端子と、第１の接地基準に結合されたソース端子を有する、請求項１７に記載の方法。
19. 前記第１の接地基準に結合されたソース端子を有するレプリカｎｍｏｓトランジスタを更に備え、該レプリカｎｍｏｓトランジスタが、前記唯一のｎｍｏｓトランジスタの一致するトランジスタ特性を有する、請求項１８に記載の方法。
20. 前記レプリカｎｍｏｓトランジスタに供給するよりも前記唯一のｎｍｏｓトランジスタにより大きな電流量を供給する段階を更に含む、請求項１９に記載の方法。

Images