CN112394767B - 一种衬底电位可控的低压差分驱动器电路 - Google Patents

一种衬底电位可控的低压差分驱动器电路 Download PDF

Info

Publication number
CN112394767B
CN112394767B CN202011349427.4A CN202011349427A CN112394767B CN 112394767 B CN112394767 B CN 112394767B CN 202011349427 A CN202011349427 A CN 202011349427A CN 112394767 B CN112394767 B CN 112394767B
Authority
CN
China
Prior art keywords
drain
source
gate
terminal
substrate potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011349427.4A
Other languages
English (en)
Other versions
CN112394767A (zh
Inventor
赵宏亮
陈韵怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liaoning University
Original Assignee
Liaoning University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liaoning University filed Critical Liaoning University
Priority to CN202011349427.4A priority Critical patent/CN112394767B/zh
Publication of CN112394767A publication Critical patent/CN112394767A/zh
Application granted granted Critical
Publication of CN112394767B publication Critical patent/CN112394767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

一种衬底电位可控的低压差分驱动器电路，包括：产生控制衬底电位的逻辑单元电路，与主体驱动电路相连；衬底电位可控的栅漏相连的电流镜电路，衬底电位可控的驱动器电路，用于提供350mV典型值低压差分信号，稳定共模电平的共模反馈电路，将电压调节稳定在目标参考电平。通过上述技术方案，本发明采用控制衬底电位的电流镜，衬底电位可选择，减少对电源的依赖，同时降低静态功耗，通过多级电流镜像原理，为芯片的各个模块提供偏置电流,减小面积和功耗。

Description

一种衬底电位可控的低压差分驱动器电路
技术领域
本发明创造涉及集成电路设计领域，提出了一种衬底电位可控的低压差分驱动器电路。
背景技术
随着通信技术及大规模集成电路的发展，人们对数据传输要求的提高，高速度，低功耗和低成本是集成电路模块传输的基本要求和选择。低压差分信号电路以其高速度、抗噪声的性能方便了与其他差分信号接口的传输与操作。低压差分信号(Low VoltageDifferential Signaling,LVDS)是低电压摆幅的差分信号传输结构的电路，电路表现为驱动器由一个恒流源驱动一对差分信号，电流几乎全部流过接收端100Ω匹配电阻产生350mV左右的差分电压。LVDS作为单芯片器件，本质是数字与模拟信号的相互转换和高速传输，与PECL、LVPECL、LVTTL、LVCMOS、GTL、BTL、CTT、SSTL、外部网络HSTL输出电兼容。
典型的LVDS电路如图1所示。核心为一个3.5mA的恒流源驱动一对差分信号，包含M1,M2,M3,M4以及在接收端前的一个100Ω的负载。其中，M1,M4管栅端接A1,B2,当A1,B2相同为高电平M1,M4导通使3.5mA电流顺时针流过终端电阻，当驱动状态相反时，A2,B1为低电平，M2,M3截止，流经终端电阻电流方向改变，于是在终端产生一个逻辑高电平和低电平。鉴于LVDS收发器芯片工作环境多变，温度，噪声的变化导致基准电压和电流受到干扰，进而影响到芯片的收发逻辑，使能端口的稳定性，加之磁场干扰产生的波动使差分信号共模电压存在偏移，导致传统驱动器难以输出准确的共模电平。
发明内容
本发明创造提供一种衬底电位可控的低压差分驱动器电路，解决了现有技术中存在的传统驱动器难以输出准确的共模电平的技术问题。
为了实现上述目的，本发明创造采用了如下技术方案：
一种衬底电位可控的低压差分驱动器电路，包括有MP101-MP110，MN101-MN111：
MP101栅端接MP102漏端；MP101衬底漏端相接，之后接到MP102源端，再接MP103、MP104、MP109、MP110的衬底；MN101栅端接VDD，源端接ENB；MP102栅端接ENNB，源端接MP101漏端，同时通过电容C1接地；
驱动电流镜MN102的栅端接入偏置电流IBIAS1，并与MN102漏端、MN103栅端、MN104的栅端相接；MP105栅端与MP106栅端连接，MP105漏端接MN103源端，MP106漏端接MP107和MP108的源端；MP103栅漏相接且与MP104栅端相接，MP103漏端接MN104源端，MP104漏端接MP109和MP110的源端，MP103和MP104衬底相接并与MP101漏端连接；
MP109与MN110栅端电位相同，MP110与MN111栅端电位相同；MP109源端与MP110源端相接，MP109漏端与MN110漏端相接并与输出OUTN连接；MP110漏端与MN111的漏端相接，并接输出OUTP；
MP107栅端并联电阻RP和电阻RN，电阻RP另一端连接OUTP，电阻RN另一端连接OUTN；MP107源端与MP108源端相接，MP107漏端接MN106漏端；MP108栅端接参考电平，MP108漏端接MN107漏端；MN106栅端与MN107栅端相接，差分放大器输出接电容C2，同时接MN108栅端源端；MN108栅端与MN109栅端相接，MN110源端和MN111源端相连，MN109漏端连接电容C2；
MN105接偏置电流，栅端源端相接；MN108与MN109栅端相接，构成电流镜结构，将流经MN105的电流镜像到MN109；MN109漏端与MN110和MN111的源端相接。
本发明创造的有益效果：
1、与普通电流镜相比，采用控制衬底电位的电流镜，衬底电位可选择，减少对电源的依赖，同时降低静态功耗，通过多级电流镜像原理，为芯片的各个模块提供偏置电流,减小面积和功耗。
2、驱动器电路模块采用衬底电位可控的PMOS管，减少静态功耗。
附图说明
图1为现有的LVDS典型电路结构。
图2为本发明驱动器电路结构示意图。
具体实施方式
下面将结合本发明创造实施例中的附图，对本发明创造实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明创造一部分实施例，而不是全部的实施例。
1、技术方案
①MP101与MP102衬底连接方式略有不同，控制MP103，MP104电流镜的衬底电位，控制逻辑传输管中MP109，MP110的衬底电位。MP101衬底漏端相接，接MP102源端和衬底，同时接MP103、MP104、MP109、MP110衬底，衬底电位是通过逻辑单元控制。MN101栅端接VDD，源端接ENB。MP102栅端接ENNB，源端接MP101漏端，通过接电容C1连接到地。
②MN102栅漏相连后与MN103栅端、MN104栅端相接，MN102栅端接入偏置电流IBIAS1。按照电流镜像比例，电流流经MN103、MN104，MP105、MP106构成电流镜，其中MP105栅漏端与MP106栅端相接，MP105漏端接到MN103源端，MP106漏端接到MP107和MP108的源端。MP103和MP104是基于衬底驱动的MOS管组成的电流镜，其中MP103栅漏相接且与MP104栅端相接，MP103漏端接MN104源端，MP104漏端接MP109和MP110的源端，MP103和MP104衬底相接接到MP101的漏端。
③驱动器采用NP互补型的电流模驱动形式，即驱动器电路采用PMOS和NMOS两种管子，略有不同的是除了通过内部逻辑控制MP109、MP110、MN110、MN111开关，MP109和MP110衬底电位也控制PMOS晶体管。其中MP109、MN110栅端电位相同，MP110、MN111栅端电位相同。MP109、MP110漏端相接，MP109，MN110漏端相接并接输出OUTN；MN110、MN111源端相接，并接输出OUTP。采用NP互补型开关减小漏电流，增加上面开关管的导通能力，布线很方便便于匹配。
④共模反馈回路由MP107、MP108、MN106、MN107、电容C2、MN108和MN109构成。MP107与MP108源端相接，MP107栅端并联电阻RP和RN，MP108栅端接参考电平。其中，参考电压由带隙基准电压源提供。MP107漏端接MN106漏端，MP108漏端接MN107漏端，MN106与MN105的栅端相接；差分放大器输出接电容C2，同时接MN108栅端和漏端，MN108与MN109栅端相接，MN109漏端连接MN110和MN111源端。MN109漏端连接电容C2，增加电路的稳定性。
MN105接偏置电流IBIAS，MN105栅端源端相接；MN108与MN109构成电流镜结构，MN108与MN109栅端相接，将流经MN105的电流镜像到MN109，MN109漏端与MN110和MN111的源端相接，形成3.5mA双电流源的整个电流回路。
2、工作原理
ENB为低电平时，MN101栅端接高电平导通，MP101栅端接低电平，ENNB为高电平，MP102截止，MP101输出为高电平，即MP103、MP104、MP109、MP110衬底为高电位；当ENB为高电平，ENNB为低电平时，MP101截止，MP102截止。MP109、MP110、MN110、MN111构成传输逻辑管；其中MP109和MN110、MP110和MN111分别为反相器连接方式。当ENB为低电平，经过逻辑单元衬底电位为高电平时，正常工作，此时输入S为低电平，D为高电平时，即MP109、MN111导通，MP110、MN110截止，通过控制MP103和MP104的电流镜的比例，保证OUTN、OUTP输出电流为3.5mA，提供350mV典型值低压差分信号。
驱动器电路模块接入偏置电流IBIAS1，MN102、MN103、MN104构成电流镜，通过电流镜产生镜像电流镜像到MN104。MP103、MP104构成电流镜，当衬底电位接高定平时，MP103电流镜像到MP104，驱动器内部逻辑模块控制S、D，使MP109和MN111导通或者使MP110和MN110导通，形成回路。流经RP、PN产生共模电压，将MP107栅级产生的共模电压和参考电压VREF进行比较，输入到差分放大器，输出接到MN109漏端。MN105接基准电流，MN108、MN109构成电流镜，MN108的偏置电流通过电流镜镜像到MN109上，电阻R1和R2对提取出差分信号的共模电平进行调整，放大器通过比较基准电压VREF和共模电平VCM的误差并反馈回输出传输逻辑管的电流镜，形成闭合反馈环路并保证VREF≈VCM。通过逻辑单元电路控制将单端串行数据转双端数据S,D，通过S，D电平高低决定MN110、MN111打开与截止。

Claims (1)

1.一种衬底电位可控的低压差分驱动器电路，包括有MP101-MP110，MN101-MN111，其特征在于：
MP101栅端接MP102漏端；MP101衬底漏端相接，之后接到MP102源端，再接MP103、MP104、MP109、MP110的衬底；MN101栅端接VDD，源端接ENB；MP102栅端接ENNB，源端接MP101漏端，同时通过电容C1接地；
驱动电流镜MN102的栅端接入偏置电流IBIAS1，并与MN102漏端、MN103栅端、MN104的栅端相接；MP105栅端与MP106栅端连接，MP105漏端接MN103源端，MP106漏端接MP107和MP108的源端；MP103栅漏相接且与MP104栅端相接，MP103漏端接MN104源端，MP104漏端接MP109和MP110的源端，MP103和MP104衬底相接并与MP101漏端连接；
MP109与MN110栅端电位相同，MP110与MN111栅端电位相同；MP109源端与MP110源端相接，MP109漏端与MN110漏端相接并与输出OUTN连接；MP110漏端与MN111的漏端相接，并接输出OUTP；
MP107栅端并联电阻RP和电阻RN，电阻RP另一端连接OUTP，电阻RN另一端连接OUTN；MP107源端与MP108源端相接，MP107漏端接MN106漏端；MP108栅端接参考电平，MP108漏端接MN107漏端；MN106栅端与MN107栅端相接，差分放大器输出接电容C2，同时接MN108栅端源端；MN108栅端与MN109栅端相接，MN110源端和MN111源端相连，MN109漏端连接电容C2；
MN105接偏置电流，栅端源端相接；MN108与MN109栅端相接，构成电流镜结构，将流经MN105的电流镜像到MN109；MN109漏端与MN110和MN111的源端相接。
CN202011349427.4A 2020-11-26 2020-11-26 一种衬底电位可控的低压差分驱动器电路 Active CN112394767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011349427.4A CN112394767B (zh) 2020-11-26 2020-11-26 一种衬底电位可控的低压差分驱动器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011349427.4A CN112394767B (zh) 2020-11-26 2020-11-26 一种衬底电位可控的低压差分驱动器电路

Publications (2)

Publication Number Publication Date
CN112394767A CN112394767A (zh) 2021-02-23
CN112394767B true CN112394767B (zh) 2022-04-05

Family

ID=74604530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011349427.4A Active CN112394767B (zh) 2020-11-26 2020-11-26 一种衬底电位可控的低压差分驱动器电路

Country Status (1)

Country Link
CN (1) CN112394767B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112782463B (zh) * 2020-12-29 2022-08-19 广东高云半导体科技股份有限公司 一种电压检测方法和电压传感装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296752A (en) * 1991-05-08 1994-03-22 U.S. Philips Corporation Current memory cell
CN101162901A (zh) * 2007-11-01 2008-04-16 钰创科技股份有限公司 低电压差分讯号(lvds)的接收器
CN101702575A (zh) * 2009-11-16 2010-05-05 北京东微世纪科技有限公司 应用于负电压电荷泵的逻辑控制接口电路
CN102365820A (zh) * 2009-02-24 2012-02-29 标准微系统公司 用于差分驱动器的快速共模反馈控制

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777531B2 (en) * 2007-10-30 2010-08-17 Texas Instruments Incorporated Low power low voltage differential signaling (LVDS) output drivers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296752A (en) * 1991-05-08 1994-03-22 U.S. Philips Corporation Current memory cell
CN101162901A (zh) * 2007-11-01 2008-04-16 钰创科技股份有限公司 低电压差分讯号(lvds)的接收器
CN102365820A (zh) * 2009-02-24 2012-02-29 标准微系统公司 用于差分驱动器的快速共模反馈控制
CN101702575A (zh) * 2009-11-16 2010-05-05 北京东微世纪科技有限公司 应用于负电压电荷泵的逻辑控制接口电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Low-voltage low-power LVDS drivers;Mingdeng Chen,etc;《IEEE Journal of Solid-State Circuits》;20050131;第40卷(第2期);第472-479页 *
一种具有共模反馈的低抖动LVDS 驱动器;李伟伟等;《微电子学与计算机》;20110131;第28卷(第1期);第42-45页 *
一种用于CMOS 图像传感器的高速高精度;李闯泽等;《西北工业大学学报》;20200430;第38卷(第2期);第442-449页 *

Also Published As

Publication number Publication date
CN112394767A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
TW423217B (en) Low voltage differential signaling driver with pre-emphasis circuit
US20080116943A1 (en) True-differential DVI/HDMI line driver
US20040233190A1 (en) Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US7893720B2 (en) Bus low voltage differential signaling (BLVDS) circuit
CN102457455B (zh) 低压差分信号发送器
US7400170B2 (en) Differential current-mode driver with high common-mode range and controlled edge rates
EP1011197B1 (en) Method for generating differential tri-states and differential tri-state circuit
US8487700B2 (en) Pre-driver and digital transmitter using the same
JP4402185B2 (ja) インピーダンスコントロール回路
CN101411149A (zh) 具有匹配输出阻抗的低电压和低功耗差分驱动器
US7746121B2 (en) Ultra low power LVDS driver with built in impedance termination to supply and ground rails
CN112394767B (zh) 一种衬底电位可控的低压差分驱动器电路
US6696852B1 (en) Low-voltage differential I/O device
US7180333B2 (en) Current mode logic driver that employs a level shifting mechanism
Qian et al. A 1.25 Gbps programmable FPGA I/O buffer with multi-standard support
Mandal et al. Low-power LVDS receiver for 1.3 Gbps physical layer (PHY) interface
Zongxiong et al. LVDS driver design for high speed serial link in 0.13 um CMOS technology
CN102109869B (zh) 驱动电路
CN111313851B (zh) 一种lvds用高速数据传输预加重电路及其控制方法
Kłeczek The design of low power 11.6 mW high speed 1.8 Gb/s stand-alone LVDS driver in 0.18-µm CMOS
JP2910679B2 (ja) 半導体集積回路
CN111865295A (zh) 一种低压差分信号发送器
CN117691991B (zh) 一种芯片输出驱动电路
Rao et al. A low-power 5-Gb/s current-mode LVDS output driver and receiver with active termination

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant