CN102109869B - 驱动电路 - Google Patents

Abstract

本发明提供一种驱动电路，包括：第一电路，用于输出电压可控的偏置信号；偏置晶体管，用于接收偏置信号，并产生偏置电流；第一开关晶体管组，用于接收来自偏置晶体管的偏置电流，并与第二电路相连接，利用偏置电流控制第二电路的输出电压。本发明通过外部电路控制LVDS的偏置电流，从而精确控制LVDS输出摆幅，使得驱动电路能够输出满足要求的信号。

Description

驱动电路

技术领域

本发明属于半导体集成电路技术领域，特别涉及一种驱动电路。

背景技术

随着科技的快速发展，微处理器、光传输、智能路由器以及网络技术的性能正在不断受到I/O接口电路的限制。通过采用硅工艺，已经使得芯片内部的时钟频率能够达到兆赫兹(GHz)以上，但是既便如此，目前驱动片外电路的速度无法达到GHz以上的频率，其原因在于驱动阻抗的存在使得高频电路必须能够很好地散热，这样必然会提高芯片本身的散热成本和封装成本。

低压差分信号(Low Voltage Differential Signaling，简称为LVDS)是一种低摆幅的差分信号技术，通过该信号技术，信号能在差分线对或者平衡电缆上以几百Mbps的速率传输，由于该信号具有低压摆幅和恒流输出的特性，因此该信号具有低噪声和低功耗等优势。

图1是现有技术中LVDS输出接口驱动电路的示意图。如图1所示，M12和M6构成镜像电流源；M11、M5用来接收共模反馈信号来控制M5和M6流过的电流，从而达到控制输出的目的；M1、M2、M3和M4构成电流控制开关；M1和M3的栅极相连并与正的输入端VINP相连；M2、M3的栅极相连并与负的输入端VINN相连。

在图1所示的电路结构中，需要通过共模反馈信号来控制M5和M6的流经电流，由于反馈信号的并不够稳定，会出现电压的波动(BIAS出现波动)，导致LVDS驱动电路不能精确控制工作电流，使得LVDS驱动电路不能够得到期望的输出电压。

针对相关技术中LVDS驱动电路不能够得到期望的输出电压的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中LVDS驱动电路不能够得到期望的输出电压的问题，本发明提出了一种驱动电路，能够借助专门的电路输出稳定、且电压可控的偏置信号，使得驱动电路能够输出期望的电压。

本发明的技术方案是这样实现的：

一种驱动电路，包括：

第一电路，用于输出电压可控的偏置信号；

偏置晶体管，用于接收所述偏置信号，并产生偏置电流；

第一开关晶体管组，用于接收来自所述偏置晶体管的所述偏置电流，并与第二电路相连接，利用所述偏置电流控制所述第二电路的输出电压。

其中，所述偏置晶体管的栅极与所述第一电路相连接。

优选地，所述第二电路与所述第一开关晶体管组中的晶体管的漏极相连接。

其中，所述第二电路为互补金属氧化物半导体电路。

其中，所述第二电路包括正向输出电压端和负向输出电压端，其中，所述正向输出电压端用于输出正向输出电压，所述负向输出电压端用于输出负向输出电压。

优选地，所述第二电路还包括：

第二开关晶体管组，串联在所述第二电路的正向输出电压端与负向输出电压端之间。

另外，所述第二电路还包括：

至少一个电阻器，与所述第二开关晶体管组串联。

其中，所述至少一个电阻器包括第一电阻器和第二电阻器，其中，所述第一电阻器串联在所述第二开关晶体管组与所述正向输出电压端之间，所述第二电阻器串联在所述第二开关晶体管组与所述负向输出电压端之间。

借助于本发明的上述技术方案，能够通过专门的电路输出稳定、且电压可控的偏置信号，使得驱动电路能够在稳定信号的控制下输出期望的电压，避免相关技术中电压输出不理想的问题。

附图说明

图1为现有技术中LVDS驱动电路原理图；

图2为根据本发明实施例的驱动电路的结构框图；

图3为根据本发明实施例的LVDS驱动电路原理图；

图4为根据本发明实施例的第一电路的一个实例图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细说明。应该理解，此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。

图2是根据本发明实施例的驱动电路的结构框图，如图2所示，该驱动电路包括：

第一电路1，用于输出电压可控的偏置信号，该电路用于产生偏置所需的控制信号；

偏置晶体管2，与第一电路1相连接，用于接收偏置信号，并产生偏置电流，具体地，偏置晶体管的栅极与第一电路相连接；

第一开关晶体管组3，用于接收来自偏置晶体管的偏置电流，并与第二电路4相连接，利用偏置电流控制第二电路4的输出电压，具体地，第二电路4与第一开关晶体管组3中的晶体管的漏极相连接。

借助于本发明的上述技术方案，通过外部电路(即上文所述的第一电路)控制LVDS的偏置电流，从而精确控制LVDS输出摆幅，使得驱动电路能够输出满足要求的信号。

其中，第二电路包括正向输出电压端和负向输出电压端，其中，正向输出电压端用于输出正向输出电压，负向输出电压端用于输出负向输出电压，这样，第二电路4还包括第二开关晶体管组和至少一个电阻器，具体地，第二开关晶体管组串联在第二电路的正向输出电压端与负向输出电压端之间，至少一个电阻器，与第二开关晶体管组串联，例如，至少一个电阻器可以包括第一电阻器和第二电阻器，其中，第一电阻器串联在第二开关晶体管组与正向输出电压端之间，第二电阻器串联在第二开关晶体管组与负向输出电压端之间。这样，该驱动电路就为LVDS驱动电路。

另外，该第二电路可以为互补金属氧化物半导体电路。在具体实现过程中，如果该驱动电路已经利用上述方法组成LVDS驱动电路，对于该LVDS驱动电路，可以将第二开关晶体管组的所有晶体管开关断开，并在第一开关晶体管组3的晶体管的上连接互补金属氧化物半导体(CMOS)电路。

可以看出，通过设置第二开关晶体管电路，可以切断LVDS输出，使得驱动电路能够以其它输出标准输出信号，例如，可以将信号根据相关标准输出给CMOS电路，达到有效控制数据输出格式的目的。

下面举例对本发明实施例进行说明。

图3是根据本发明实施例的LVDS驱动电路原理图，如图3所示，该LVDS驱动电路主要包括反馈控制单元10、偏置单元20、电流开关单元30、共模输出控制单元40和采样单元50。下面对各单元进行说明。

反馈控制单元10，由第五晶体管M5组成，M5的漏极与第一晶体管M1和第二晶体管M2的漏极连接，M5的栅极与反馈信号FB连接，M5的源极和衬底与电源连接，该反馈信号FB控制流过M1的电流，进而控制输出共模电压，其中，反馈信号FB可以通过采样M点的电压得到。

偏置单元20(即上文所述的偏置晶体管2)，由第六晶体管M6组成，M6的漏极与第三晶体管M3的源极和第四晶体管M4的源极连接，M6的栅极与偏置信号BIAS(该偏置信号BIAS由上文所述的第一电路输出)连接，M6的源极和衬底与地电平连接，该偏置信号BIAS用于控制工作电流(即上文所述的偏置电流)的大小。例如，第一电路可以是如4所示的电流值可调节的电流镜，偏置晶体管M6的栅极和第一电路中的M12的栅极相连。

电流开关单元30(对应于上文所述的第一开关晶体管组3)，由第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4组成，第一晶体管M1的漏极和第二晶体管M2的漏极相连，并且第一晶体管M1的漏极与第五晶体管M5的源极相连，第三晶体管M3的漏极与第一晶体管M1的源极相连，第四晶体管M4的漏极与第二晶体管M2的源极相连，第三晶体管的源极和第四晶体管的源极与第六晶体管的漏极相连，第一晶体管的栅极和第三晶体管的栅极与正的输入端VINP相连，第二晶体管的栅极和第四晶体管的栅极与负的输入端VINN相连，晶体管M1、M2、M3和M4的衬底均与地电平相连，其中VINP和VINN由外部信号控制。

共模输出控制单元40(对应于上文所述的第二开关晶体管组)，由第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10组成，第七晶体管M7的漏极与第八晶体管M8的源极相连，并且和电阻R1的一端相连，第九晶体管M9的漏极和第十晶体管M10的源极相连，并且和电阻R2的一端相连；第七晶体管M7的源极和第八晶体管M8的漏极相连，并且和第九晶体管M9的源极以及第十晶体管M10的漏极相连，第七晶体管M7的栅极和第九晶体管M9的栅极相连并且和控制信号IN+相连，第八晶体管M8的栅极和第十晶体管M10的栅极相连并且和控制信号IN-相连，晶体管M7和M9的衬底均与地电平相连，M8和M10的衬底均与电源相连。其中，控制信号IN+和IN-由外接控制电路实现，当需要LVDS输出时，它们使开关管导通，当不需要LVDS输出，控制电路控制其改变其电平，使得开关管关断。

采样单元50，由共模采样电阻R1、R2组成，R1的一端与OUTP(即上文所述的正向输出电压端)相连，R1的另一端与M7的漏极以及M8的源极相连，R2的一端与OUTN(即上文所述的负向输出电压端)相连，R2的另一端与M9的漏极以及M10的源极组成。

上述LVDS驱动电路中，由第五晶体管M5组成的控制单元，通过采样电阻R1和R2之间的共模电压然后经共模反馈回来的信号控制形成负反馈，从而控制共模输出电压稳定；由第六晶体管M6组成的偏置单元，用于产生电路的偏置电流；由第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4组成的电流开关单元，用于控制流过R1、R2的电流方向；由第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10组成的共模输出控制开关，用于控制是否采样LVDS输出电压；由共模采样电阻R1、R2组成的采样单元，用于采样LVDS输出共模电压。

图3所示的LVDS驱动电路的工作原理如下：在正常工作时，反馈控制单元10用于接收反馈得到的控制信号，从而可以调整工作电流的大小，从而控制LVDS输出电压摆幅；偏置单元20由外部电路(即上文所述的第一电路)生成，可以根据需要精确调整；电流开关单元30由M1、M2、M3以及M4组成，在正半周期，M1和M3导通，M2和M4截止，在负半周期，M2和M4导通，M1和M3截止，从而流过外接电阻的电流变换方向，达到输出反向结果；共模输出控制单元40用于控制LVDS信号是否输出，例如，当共模输出控制单元40中的M7、M8、M9和M10全部导通时，图3所示的电路输出LVDS信号，当共模输出控制单元40中的M7、M8、M9和M10全部截断(断开)时，图3所示的电路可以输出CMOS信号；采样单元50通过采样LVDS输出相反信号的共模电平，进而提供给其它反馈电路，控制反馈控制单元10，达到稳定输出共模电平的目的。

综上所述，借助于本发明的上述技术方案，通过外部电路(第一电路)控制LVDS的偏置电流，能够精确控制LVDS输出摆幅，使得驱动电路能够输出满足要求的信号；另外，通过设置第二开关晶体管电路，使得本发明的驱动电路可以具有多种输出形式，通过切断LVDS输出，就能够使得驱动电路以其它输出标准输出信号，例如，可以将信号根据相关标准输出给CMOS电路，达到有效控制数据输出格式的目的，使驱动电路能够为多种其他电路提供期望的信号输出，使得驱动电路具备更全面的功能和更广的适用范围。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种用于LVDS的驱动电路，其特征在于，包括：

第一电路，用于输出电压可控的偏置信号；以及反馈控制单元、偏置单元、电流开关单元、共模输出控制单元、采样单元；其中，

所述反馈控制单元由第五晶体管M5组成，M5的漏极与第一晶体管M1和第二晶体管M2的漏极连接，M5的栅极与反馈信号FB连接，M5的源极和衬底与电源连接；

偏置单元由第六晶体管M6组成，用于接收所述偏置信号BIAS，并产生偏置电流；M6的漏极与第三晶体管M3的源极和第四晶体管M4的源极连接，M6的栅极与所述偏置信号BIAS连接，M6的源极和衬底与地电平连接，该偏置信号用于控制所述偏置电流的大小；

电流开关单元，由第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4组成，第一晶体管M1的漏极和第二晶体管M2的漏极相连，并且第一晶体管M1的漏极与第五晶体管M5的源极相连，第三晶体管M3的漏极与第一晶体管M1的源极相连，第四晶体管M4的漏极与第二晶体管M2的源极相连，第三晶体管M3的源极和第四晶体管M4的源极与第六晶体管M6的漏极相连，第一晶体管M1的栅极和第四晶体管M4的栅极与正的输入端VINP相连，第二晶体管M2的栅极和第三晶体管M3的栅极与负的输入端VINN相连，M1、M2、M3和M4的衬底均与地电平相连，其中VINP和VINN由外部信号控制；

共模输出控制单元，由第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10组成，第七晶体管M7的漏极与第八晶体管M8的源极相连，并且和电阻R1的一端相连，第九晶体管M9的漏极和第十晶体管M10的源极相连，并且和电阻R2的一端相连；第七晶体管M7的源极和第八晶体管M8的漏极相连，并且和第九晶体管M9的源极以及第十晶体管M10的漏极相连，第七晶体管M7的栅极和第九晶体管M9的栅极相连并且和控制信号IN+相连，第八晶体管M8的栅极和第十晶体管M10的栅极相连并且和控制信号IN-相连，M7和M9的衬底均与电源相连，M8和M10的衬底均与地电平相连；其中，控制信号IN+和IN-由外接控制电路实现；

采样单元，由共模采样电阻R1、R2组成，R1的一端分别与第四晶体管M4的漏极和第二晶体管M2的源极连接，R1的另一端与M7的漏极以及M8的源极相连，R2的一端分别与第三晶体管M3的漏极和第一晶体管M1的源极连接，R2的另一端与M9的漏极以及M10的源极连接；

其中，反馈信号FB通过采样M点的电压得到，用于控制流过第一晶体管M1的电流，M点包括：连接M7源极和M8漏极的第一节点，以及连接M9源极和M10漏极的第二节点。

Images