CN101295978A - 电流模式逻辑驱动电路的一种偏置补偿和控制电路 - Google Patents

电流模式逻辑驱动电路的一种偏置补偿和控制电路 Download PDF

Info

Publication number
CN101295978A
CN101295978A CNA2007100401505A CN200710040150A CN101295978A CN 101295978 A CN101295978 A CN 101295978A CN A2007100401505 A CNA2007100401505 A CN A2007100401505A CN 200710040150 A CN200710040150 A CN 200710040150A CN 101295978 A CN101295978 A CN 101295978A
Authority
CN
China
Prior art keywords
control circuit
bias compensation
output
feedback voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100401505A
Other languages
English (en)
Inventor
陈�峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Young Semiconductor (shanghai) Co Ltd
Original Assignee
Young Semiconductor (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Young Semiconductor (shanghai) Co Ltd filed Critical Young Semiconductor (shanghai) Co Ltd
Priority to CNA2007100401505A priority Critical patent/CN101295978A/zh
Publication of CN101295978A publication Critical patent/CN101295978A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明的电流模式逻辑驱动电路的一种偏置补偿和控制电路，包括一负反馈电压比较器以及一有源输出单元，所述有源输出单元的输出提供反馈电压到所述负反馈电压比较器。本发明的电流模式逻辑驱动电路的偏置补偿和控制电路，可在芯片间通信的串行输入输出应用中，达到良好的线性效果，另外，由于采用闭环的补偿结构和闭环负反馈，不需要匹配，其输出的共模电平的直接反馈，也降低了所需要用作比较器的运算放大器的动态范围，从而提高了串行接口的稳定性和数据传输速度。

Description

电流模式逻辑驱动电路的一种偏置补偿和控制电路
技术领域
本发明涉及电流模式逻辑驱动电路，具体地说，是一种用于电流模式逻辑驱动电路的偏置补偿和控制电路。
背景技术
电流模式逻辑(Circuit Mode Logic，CML)为一种用于高速数字传输的接口技术，在芯片之间运用该接口技术，需要采用一输入输出驱动电路(I/Odriver)，该输入输出驱动电路一般采用片上设计形式，但也可为与应用芯片相独立的输入输出驱动芯片。
输入输出驱动电路已被广泛地应用于芯片之间的通信系统中，以取得高速的数据传输率和低功耗的效果。为保证该驱动电路的可靠性，须采用恒定的电流偏置。然而，由于工艺制成的偏差和环境条件(例如温度)的变化，偏置电流的偏差难以避免。另一方面，此类驱动电路包括输出摆幅控制单元，该单元用于数据传输中，以降低功耗和减少噪声，并避免信号传输长度和数据传输率的降低。该输出摆幅控制单元也需要电流补偿。此外，线性关系是决定系统性能的另一个重要参数，尤其是当均衡技术被应用于系统中以减轻符号间干扰(Inter-Symbol Interference，ISI)时，保持系统的线性关系尤为重要。基于上述原因，电流模式逻辑驱动电路的偏置补偿和控制，是通信电路设计中的一个关键方面。
现有的对输出摆幅采取事前技术(或称之为与控制)的手段是一种简单、静态的开环控制方法，如图1所示为采用开环控制方法的一个方案的原理图。图中，伪驱动与一个电阻相连接，该电阻值等于传输信道和终端的阻抗。为驱动的输出，被输送到一个控制着偏置产生电路的比较器，以校准偏置电压或电流。
上述结构存在着如下几种缺陷：首先，伪驱动的输入数据是静态的，它产生的输出与真正的驱动端输出存在一些差别，尤其当数据传输率很高时，这种差别更为明显；其次，此种电路结构是假定为伪驱动和真实驱动具有很好的匹配性，但实际应用中，由于驱动器的尺寸较大以及工艺制成的偏差，因此会影响匹配性能；第三，即便此种结构能够提供足够的补偿，但由于开环结构的特点，它不能像闭环负反馈系统一样达到良好的线性，而如前文所述，当均衡技术被用于驱动器时，非线性会影响系统的性能；最后，处于测试和低功耗的需要，驱动器的输出范围较大，因此它要求一个大动态范围的运算放大器，这进一步增加了涉及成本。
发明目的
本发明的目的，在于解决上述现有的驱动输出电路中存在的不足，从而提供了一种电流模式逻辑驱动电路的偏置补偿和控制电路。
本发明的电流模式逻辑驱动电路的一种偏置补偿和控制电路，包括一负反馈电压比较器以及一有源输出单元，所述有源输出单元的输出提供反馈电压到所述负反馈电压比较器。
更具体地，所述有源输出单元包括一运算放大器，一用于为该运算放大器提供电源供应的供应电源，并且该供应电源由一电流镜控制。
所述输出单元的输出提供的反馈电压与所述负反馈电压比较器的负极相连接，一数字补偿调节信号经过一个数字模拟转换器后，其输出于所述负反馈电压比较器的正极相连接。
本发明的电流模式逻辑驱动电路的偏置补偿和控制电路，可在芯片间通信的串行输入输出应用中，达到良好的线性效果，另外，由于采用闭环的补偿结构和闭环负反馈，不需要匹配，其输出的共模电平的直接反馈，也降低了所需要用作比较器的运算放大器的动态范围，从而提高了串行接口的稳定性和数据传输速度。
附图说明
图1是现有技术中的一种事前技术控制输出电路原理图；
图2是本发明的电流模式逻辑驱动电路的偏置补偿和控制电路原理图；
图3是本发明的电流模式逻辑驱动电路的偏置补偿和控制电路的一个实施例原理图。
具体实施方式
以下结合附图和实施例，具体说明本发明的组成和工作原理。
如图1所示，为本发明用于电流模式逻辑驱动电路的一种带有动态、闭环电流补偿结构的示意图。如图所示，该结构包括一负反馈电压比较器100以及一有源输出单元200，所述有源输出单元200的输出212提供反馈电压到所述负反馈电压比较器100。
具体地，所述有源输出单元200包括一个运算放大器210，一个为该运算放大器210提供电源供应的供应电源220、输出端电阻230、240以及两个输出端212、214。供应电源220由一个电流镜300进行控制，输出端由电阻230、240之间的接点输出到负反馈电压比较器100。
更具体地，一个补偿调节信号经过数字模拟转换器DAC后，输出到负反馈电压比较器100的另一端。本实施例中，有源输出单元200引出的输出端于所述负反馈电压比较器100的负极相连接，从而构成一个闭环负反馈环路，所述数字模拟转换器DAC的输出与所述负反馈电压比较器100的正极相连接。所述反馈电压比较器100的输出与电流镜300相连接，用于控制电流镜300。
如图2所示为本发明的更为具体的偏置补偿和控制电路的原理图，如图所示，本发明的偏置补偿和控制电路还包括一个均衡器400，该均衡器400为一个运算放大器。该均衡器400的供应电源由电流镜300经DAC转换后对其进行控制。
更具体地，输入数据经过一并行接口500后，在一个串行转换单元600进行串行转换，并输出符号信号以及均衡信号，该符号信号输入到有源输出单元的输入端，该均衡信号输入到该均衡器400的输入端。另外，一时钟信号与串行转换单元600相连接。
容易理解，本发明还可以采用其它形式以形成闭环反馈环路，并且不仅局限于二阶有源电路。另外，本发明的有源器件，可采用由任何分立和集成元件组成的运算放大器或其它合适的有源器件，这亦应在本发明的保护范围内。
综上所述，本发明的电流模式逻辑驱动电路的偏置补偿和控制电路，可在芯片间通信的串行输入输出应用中，达到良好的线性效果，另外，由于采用闭环的补偿结构和闭环负反馈，不需要匹配，其输出的共模电平的直接反馈，也降低了所需要用作比较器的运算放大器的动态范围，从而提高了串行接口的稳定性和数据传输速度。

Claims (10)

1、一种电流模式逻辑驱动电路的一种偏置补偿和控制电路，其特征在于，包括一负反馈电压比较器以及一有源输出单元，所述有源输出单元的输出提供反馈电压到所述负反馈电压比较器。
2、如权利要求1所述的偏置补偿和控制电路，其特征在于，所述有源输出单元包括一运算放大器，一用于为该运算放大器提供电源供应的供应电源，并且该供应电源由一电流镜控制。
3、如权利要求1或2所述的偏置补偿和控制电路，其特征在于，所述输出单元的输出提供的反馈电压与所述负反馈电压比较器的负极相连接，一数字补偿调节信号经过一个数字模拟转换器后，其输出于所述负反馈电压比较器的正极相连接。
4、如权利要求1或2所述的偏置补偿和控制电路，其特征在于，还包括一接收均衡信号的均衡器，该均衡器的输出端与所述有源输出单元的输出端相连接。
5、如权利要求4所述的偏置补偿和控制电路，其特征在于，所述均衡器的供应电源由所述电流镜控制。
6、如权利要求5所述的偏置补偿和控制电路，其特征在于，所述均衡器为一个运算放大器。
7、如权利要求5所述的偏置补偿和控制电路，其特征在于，所述均衡信号由输入数据经过一个并行接口、并经过一个串行转换单元进行串行转换后提供。
8、如权利要求1所述的偏置补偿和控制电路，其特征在于，输入数据经过一个并行接口、并经一个串行转换单元进行串行转换后提供。
9、如权利要求3所述的偏置补偿和控制电路，其特征在于，所述数字模拟转换器连接有一带隙电流源。
10、如权利要求8所述的偏置补偿和控制电路，其特征在于，所述串行转换单元与一时钟相连接。
CNA2007100401505A 2007-04-27 2007-04-27 电流模式逻辑驱动电路的一种偏置补偿和控制电路 Pending CN101295978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100401505A CN101295978A (zh) 2007-04-27 2007-04-27 电流模式逻辑驱动电路的一种偏置补偿和控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100401505A CN101295978A (zh) 2007-04-27 2007-04-27 电流模式逻辑驱动电路的一种偏置补偿和控制电路

Publications (1)

Publication Number Publication Date
CN101295978A true CN101295978A (zh) 2008-10-29

Family

ID=40066042

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100401505A Pending CN101295978A (zh) 2007-04-27 2007-04-27 电流模式逻辑驱动电路的一种偏置补偿和控制电路

Country Status (1)

Country Link
CN (1) CN101295978A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723941A (zh) * 2012-05-23 2012-10-10 常州芯奇微电子科技有限公司 电流模式逻辑电路
CN106505953A (zh) * 2016-07-05 2017-03-15 络达科技股份有限公司 运算放大器电路
CN106953617A (zh) * 2016-01-06 2017-07-14 创意电子股份有限公司 电流式逻辑栓锁电路
CN114584082A (zh) * 2020-12-02 2022-06-03 圣邦微电子（北京）股份有限公司 运算放大器的带宽调整电路及带宽调整方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723941A (zh) * 2012-05-23 2012-10-10 常州芯奇微电子科技有限公司 电流模式逻辑电路
CN106953617A (zh) * 2016-01-06 2017-07-14 创意电子股份有限公司 电流式逻辑栓锁电路
CN106953617B (zh) * 2016-01-06 2020-07-14 创意电子股份有限公司 电流式逻辑栓锁电路
CN106505953A (zh) * 2016-07-05 2017-03-15 络达科技股份有限公司 运算放大器电路
CN106505953B (zh) * 2016-07-05 2019-03-22 络达科技股份有限公司 运算放大器电路
CN114584082A (zh) * 2020-12-02 2022-06-03 圣邦微电子（北京）股份有限公司 运算放大器的带宽调整电路及带宽调整方法
WO2022116729A1 (zh) * 2020-12-02 2022-06-09 圣邦微电子（北京）股份有限公司 运算放大器的带宽调整电路及带宽调整方法

Similar Documents

Publication Publication Date Title
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
CN102457455B (zh) 低压差分信号发送器
Song et al. A 6-Gbit/s hybrid voltage-mode transmitter with current-mode equalization in 90-nm CMOS
CN101965718B (zh) 用来经由差分通讯链路而通讯的电压模式驱动器所用的去加重电路
CN100471185C (zh) 差分电流驱动型传送系统
US20030085737A1 (en) Innovative high speed LVDS driver circuit
CN102324922B (zh) 低压差分信号驱动电路与数字信号传输器
CN108242922A (zh) 紧凑的占空比校正装置及通信系统
CN101295978A (zh) 电流模式逻辑驱动电路的一种偏置补偿和控制电路
Nakano et al. A 2.25-mW/Gb/s 80-Gb/s-PAM4 linear driver with a single supply using stacked current-mode architecture in 65-nm CMOS
KR20120015398A (ko) 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버
CN100576745C (zh) 一种ttl和cmos兼容式输入缓冲器
JP2015076581A (ja) 光送信回路、光送信装置、および、光伝送システム
CN206259962U (zh) 一种低频增益分段可调的线性均衡器
Mandal et al. Low power LVDS transmitter with low common mode variation for 1GB/s-per pin operation
TWI430598B (zh) 電流模式傳輸線驅動器
CN102109869B (zh) 驱动电路
Sredojević et al. Digital link pre-emphasis with dynamic driver impedance modulation
CN101483425B (zh) 低功率差动信号传输装置
Mandal et al. Low-power LVDS receiver for 1.3 Gbps physical layer (PHY) interface
CN202652183U (zh) 电流模式逻辑电路
WO2019001369A1 (zh) 一种串行解串链路发射机的驱动器
Song et al. 26.5 An 8-to-16Gb/s 0.65-to-1.05 pJ/b 2-tap impedance-modulated voltage-mode transmitter with fast power-state transitioning in 65nm CMOS
CN104253609A (zh) 一种低电压差分信号驱动电路
Chong et al. 112G+ 7-bit DAC-based transmitter in 7-nm FinFET with PAM4/6/8 modulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081029