CN106505953A - 运算放大器电路 - Google Patents

运算放大器电路 Download PDF

Info

Publication number
CN106505953A
CN106505953A CN201610984316.8A CN201610984316A CN106505953A CN 106505953 A CN106505953 A CN 106505953A CN 201610984316 A CN201610984316 A CN 201610984316A CN 106505953 A CN106505953 A CN 106505953A
Authority
CN
China
Prior art keywords
transistor
coupled
resistance
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610984316.8A
Other languages
English (en)
Other versions
CN106505953B (zh
Inventor
杨展昇
游本立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dafa Technology Co ltd
Original Assignee
Airoha Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW105133884A external-priority patent/TWI587626B/zh
Application filed by Airoha Technology Corp filed Critical Airoha Technology Corp
Publication of CN106505953A publication Critical patent/CN106505953A/zh
Application granted granted Critical
Publication of CN106505953B publication Critical patent/CN106505953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种运算放大器电路，包含运算放大器及共模反馈电路。运算放大器包含两个晶体管及五个电阻。第一晶体管的控制端耦接至第一输入端。第二晶体管的控制端耦接至第二输入端。第二晶体管的第二端耦接至第一晶体管的第二端。第一电阻耦接在第一晶体管的第二端与接地端之间。第二电阻及第四电阻串联耦接在电压供应端与第一晶体管的第一端之间。第三电阻及第五电阻串联耦接在电压供应端与第二晶体管的第一端之间。共模反馈电路包含控制电路及电流镜电路。

Description

运算放大器电路
技术领域
本发明是有关于一种运算放大器电路。
背景技术
现有的运算放大器电路广泛地应用于集成电路中，用以根据差动信号产生一放大后的输出信号。运算放大器电路通常会偏压在一电压供应端VDD。然而电压供应端VDD的电压电平不同或改变，可能会导致运算放大器电路的输出端随着电压供应端的电压变化而有不同的电压电平或电流变化，可能会导致噪声的产生而影响到输出端上的输出信号，造成运算放大器的输出有误差或不精准的情形。因此，有必要提供一种能控制运算放大器电路的输出端的电压电平的运算放大器电路。
发明内容
根据本发明的一实施例，提供一种运算放大器电路。运算放大器电路包含一运算放大器及一共模反馈电路。运算放大器电路包含一第一晶体管、一第二晶体管、一第一电阻、一第二电阻、一第三电阻、一第四电阻及一第五电阻。第一晶体管的控制端耦接至一第一输入端。第二晶体管的第二端耦接至第一晶体管的第二端，第二晶体管的控制端耦接至一第二输入端。第一电阻耦接在第一晶体管的第二端与一接地端之间。第二电阻的第一端耦接至一电压供应端。第三电阻的第一端耦接至电压供应端。第四电阻的第一端耦接至第二电阻的第二端，第四电阻的第二端耦接至第一晶体管的第一端。第五电阻的第一端耦接至第三电阻的第二端，第五电阻的第二端耦接至第二晶体管的第一端。共模反馈电路包含一控制电路及一电流镜电路。控制电路依据第四电阻的第一端的电压电平、第五电阻的第一端的电压电平、及电压供应端的电压电平提供一参考电压。电流镜电路的一第一端接收控制电路提供的参考电压以在电流镜电路的第一端与接地端之间产生一第一电流。电流镜电路的一第二端耦接至第四电阻的第二端以在电流镜电路的第二端与接地端之间产生一第二电流。电流镜电路的一第三端耦接至第五电阻的第二端以在电流镜电路的第三端与接地端之间产生一第三电流。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1绘示依据本发明第一实施例的一运算放大器电路的示意图。
图2绘示依据本发明第二实施例的一运算放大器电路的电路图。
其中，附图标记：
100、200：运算放大器电路
110：运算放大器
120：共模反馈电路
122、222：控制电路
124、224：电流镜电路
Q1～Q9：晶体管
VDD、Vin1、Vin2、Vout1、Vout2、N1、N2：端点
Vref：参考电压
I1～I3：电流
R1～R6：电阻
具体实施方式
图1绘示依据本发明第一实施例的一运算放大器电路100的示意图。运算放大器电路100包含一运算放大器110及一共模反馈电路120。运算放大器电路100具有输入端Vin1及输入端Vin2，用以接收一差动输入信号。运算放大器电路100更具有输出端Vout及输出端Vout2，提供一组输出电压。运算放大器110包含晶体管Q1～Q2及电阻R1～R5。晶体管Q1的一控制端作为运算放大器电路100的输入端Vin1，晶体管Q1的一第一端作为运算放大器电路100的输出端Vout1，晶体管Q1的一第二端耦接至电阻R4的一第一端。晶体管Q2的一控制端作为运算放大器电路100的输入端Vin2，晶体管Q2的一第一端作为运算放大器电路100的输出端Vout2，晶体管Q2的一第二端耦接至电阻R4的一第一端。电阻R4耦接在晶体管Q1的第二端与接地端之间。电阻R2的一第一端耦接至电压供应端VDD，电阻R2的一第二端耦接至电阻R4的一第一端(即端点N1)。电阻R3的一第一端耦接至电压供应端VDD，电阻R3的一第二端耦接至电阻R5的一第一端(即端点N2)。电阻R4的一第二端耦接至晶体管Q1的第一端。电阻R5的一第二端耦接至晶体管Q2的一第一端。可视实际应用调整电阻R2～R5的电阻值以决定端点N1～N2的电压电平以及流经晶体管Q1～Q2的电流。在此实施例中，晶体管Q1及Q2为一N型金氧半晶体管，晶体管Q1及Q2的第一端为漏极端，晶体管Q1及Q2的第二端为源极端，晶体管Q1及Q2的控制端为栅极端。然而，本发明不以此为限，在其他实施例中，可以使用其他种晶体管来实施晶体管Q1及Q2。
在此实施例中，共模反馈电路120控制输出端Vout1的电压电平、输出端Vout2的电压电平、流经晶体管Q1的电流以及流经晶体管Q2的电流。共模反馈电路120包含一控制电路122及一电流镜电路124。在此实施例中，控制电路122依据电阻R4的第一端(端点N1)的电压电平、电阻R5的第一端(端点N2)的电压电平、及电压供应端VDD的电压电平提供一参考电压Vref。电流镜电路124的一第一端接收控制电路122提供的参考电压Vref以在电流镜电路124的第一端与接地端之间产生一电流I1，电流镜电路124依据参考电压Vref决定电流I1的大小。电流镜电路124的一第二端耦接至电阻R4的第二端(即输出端Vout1)以在电流镜电路124的第二端与接地端之间产生一电流I2，且电流镜电路124的一第三端耦接至电阻R5的第二端(即输出端Vout2)以在电流镜电路124的第三端与接地端之间产生一电流I3。电流镜电路124依据参考电压Vref产生电流I2及电流I3，电流I2与电流I3实质上相同。
因此，在此实施例中，共模反馈电路120和电阻R2～R5形成提供共模反馈的一回路以控制输出端Vout1的电压电平及输出端Vout2的电压电平。举例来说，当电压供应端VDD的电压电平由1.8V增加到2.8V时，端点N1和端点N2的电压电平也由1.5V增加到2.5V，也就是说，控制电路122所接收的端点N1的电压电平、端点N2的电压电平、及电压供应端VDD的电压电平都增加了，则控制电路122提供的参考电压Vref的电压电平也会增加。由于控制电路122提供的参考电压Vref的电压电平增加了，电流镜电路124依据参考电压Vref所产生的电流I2及电流I3也因此增加了。又因为从输出端Vout1及输出端Vout2流出的电流I2及电流I3增加了，因此输出端Vout1及输出端Vout2的电压电平会下降，也因此输出端Vout1及输出端Vout2的电压电平可保持在一固定的电压电平，例如1.4V。另一方面，因为有电流I2及电流I3分别从输出端Vout1及输出端Vout2流入电流镜电路124，流经晶体管Q1的电压电平的电流不会增加。并且，输出端Vout1及输出端Vout2的电压电平也会接近，流经晶体管Q1的电压电平的电流也会相近于流经晶体管Q2的电压电平的电流。因此，共模反馈电路120可控制运算放大器的两输出端的电压电平，以及并且控制运算放大器的两输出端的电流，而使运算放大器的输出端不会随着电压供应端的电压变化而有不同的电压电平或电流变化，而可避免噪声的产生，更不会能影响到输出端上的输出信号的精确度。
图2绘示依据本发明第二实施例的一运算放大器电路200的电路图。在此实施例中，运算放大器电路200包含一共模反馈电路，共模反馈电路包含一控制电路222及一电流镜电路224。电流镜电路224包含晶体管Q3～Q5及一电阻R6。晶体管Q3的一第一端耦接至晶体管Q3的一控制端，晶体管Q3的一第二端耦接至电阻R6。晶体管Q3为导通并依据参考电压Vref产生电流I1。晶体管Q4的一第一端耦接至电阻R4的第二端(即输出端Vout1)，晶体管Q4的一第二端端耦接至接地端，且晶体管Q4的一控制端耦接至晶体管Q3的一控制端。晶体管Q4为导通并依据参考电压Vref产生电流I2。晶体管Q5的一第一端耦接至电阻R5的第二端(即输出端Vout2)，晶体管Q5的一第二端端耦接至接地端，且晶体管Q5的一控制端耦接至晶体管Q3的控制端。晶体管Q5为导通并依据参考电压Vref产生电流I3。因为晶体管Q4的栅极端的电压电平与晶体管Q5的栅极端的电压电平相同(又等于参考电压Vref)，电流I2与电流I3实质上相同。电阻R6耦接在晶体管Q3的一第二端以及接地端之间。在此实施例中，晶体管Q3～Q5为一N型金氧半晶体管，晶体管Q3～Q5的第一端为漏极端，晶体管Q3～Q5的第二端为源极端，晶体管Q3～Q5的控制端为栅极端。然而，本发明不以此为限，在其他实施例中，可以使用其他种晶体管来实施晶体管Q3～Q5，也可以使用其他元件的组合来实施电流镜电路224。
在此实施例中，控制电路222包含晶体管Q6～Q7。晶体管Q6和晶体管Q7耦接在电压供应端VDD与电流镜电路224之间。晶体管Q6的一控制端耦接至电阻R7的第一端(即端点N1)。晶体管Q7的一控制端耦接至电阻R8的第一端(即端点N2)。然而，本发明不以此为限，在其他实施例中，可以使用其他元件的组合来实施控制电路222。
在一实施例中，控制电路222更包含晶体管Q8。晶体管Q11的一第一端耦接至晶体管Q8的一控制端，晶体管Q8的一第二端耦接至晶体管Q6的第一端以及晶体管Q7的第一端。
在一实施例中，控制电路222更包含晶体管Q9。晶体管Q9的一第一端耦接至电压供应端VDD，晶体管Q9的一第二端耦接至晶体管Q8的第一端，晶体管Q9的一控制端耦接至晶体管Q9的第一端。
在此实施例中，晶体管Q6～Q9为一N型金氧半晶体管，晶体管Q6～Q9的第一端为漏极端，晶体管Q6～Q9的第二端为源极端，晶体管Q6～Q9的控制端为栅极端。然而，本发明不以此为限，在其他实施例中，可以使用其他种晶体管来实施晶体管Q6～Q9。
在此实施例中，晶体管Q3～Q7及电阻R4～R6形成提供共模反馈的一回路以控制输出端Vout1的电压电平及输出端Vout2的电压电平。举例来说，当电压供应端VDD的电压电平由1.8V增加到2.8V时，端点N1和端点N2的电压电平也由1.5V增加到2.5V，也就是说，晶体管Q6的栅极端的电压电平、晶体管Q7的栅极端的电压电平都增加了。并且因为电压供应端VDD的电压电平增加了，晶体管Q6的漏极端的电压电平和晶体管Q7的漏极端的电压电平也增加了。因此流经晶体管Q6的电流和流经晶体管Q7的电流也会随之增加，使得晶体管Q6的源极端的电压电平和晶体管Q7的源极端(即参考电压Vref)的电压电平也会增加。由于控制电路222提供的参考电压Vref的电压电平(即晶体管Q3～Q5的栅极端的电压电平)增加了，也就是说晶体管Q4和晶体管Q5的Vgs增加了，电流镜电路224产生的电流I2及电流I3也因此增加了。又因为从输出端Vout1及输出端Vout2流出的电流I2及电流I3增加了，因此输出端Vout1及输出端Vout2的电压电平会下降，故输出端Vout1的电压电平及输出端Vout2的电压电平可保持在一固定电压电平，例如1.4V。另一方面，因为有电流I2及电流I3分别从输出端Vout1及输出端Vout2流入电流镜电路224，且电流I2与电流I3实质上相同，因此流经晶体管Q1的电流也会相近于流经晶体管Q2的电流。据此，共模反馈电路可控制运算放大器的两输出端的电压电平，以及并且控制运算放大器的两输出端的电流，而使运算放大器的输出端不会随着电压供应端的电压变化而有不同的电压电平或电流变化，而可避免噪声的产生，更不会能影响到输出端上的输出信号的精确度。
在一实施例中，运算放大器电路200全部的晶体管Q1～Q9都以N型高电子移动率晶体管(High-electron-mobility transistor，HEMT)来实施，可在高电子移动率晶体管的制程限制下，不需要使用P型高电子移动率晶体管仍可提供输出端电压稳定且电流稳定的运算放大器。
根据上述实施例，提供了多种运算放大器电路。本发明的偏压电路包含共模反馈电路，藉由控制电路检测运算放大器的两端点的电压电平提供参考电压至电流镜电路，电流镜电路再从运算放大器的两输出端点产生两路电流，而可控制运算放大器的两输出端的电压电平，以及并且控制运算放大器的两输出端的电流，而使运算放大器的输出端不会随着电压供应端的电压变化而有不同的电压电平或电流变化，而可避免噪声的产生，更不会能影响到输出端上的输出信号的精确度。并且，本发明更可在制程的限制下，全部使用N型晶体管取代P型晶体管来实施一偏压电路。
综上所述，虽然本发明已以多个实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (5)

1.一种运算放大器电路，其特征在于，包含：
一运算放大器，包含：
一第一晶体管，其中该第一晶体管的一控制端耦接至一第一输入端；
一第二晶体管，其中该第二晶体管的一第二端耦接至该第一晶体管的一第二端，该第二晶体管的一控制端耦接至一第二输入端；
一第一电阻，耦接在该第一晶体管的该第二端与一接地端之间；
一第二电阻，其中该第二电阻的一第一端耦接至一电压供应端；
一第三电阻，其中该第三电阻的一第一端耦接至该电压供应端；
一第四电阻，其中该第四电阻的一第一端耦接至该第二电阻的一第二端，该第四电阻的一第二端耦接至该第一晶体管的一第一端；以及
一第五电阻，其中该第五电阻的一第一端耦接至该第三电阻的一第二端，该第五电阻的一第二端耦接至该第二晶体管的一第一端；以及
一共模反馈电路，包含：
一控制电路，用以依据该第四电阻的该第一端的电压电平、该第五电阻的该第一端的电压电平、及该电压供应端的电压电平提供一参考电压；以及
一电流镜电路，其中该电流镜电路的一第一端接收该控制电路提供的该参考电压以在该电流镜电路的该第一端与该接地端之间产生一第一电流，该电流镜电路的一第二端耦接至该第四电阻的该第二端以在该电流镜电路的该第二端与该接地端之间产生一第二电流，且该电流镜电路的一第三端耦接至该第五电阻的该第二端以在该电流镜电路的该第三端与该接地端之间产生一第三电流。
2.根据权利要求1所述的运算放大器电路，其特征在于，该电流镜电路包含：
一第三晶体管，用以产生该第三电流，其中该第三晶体管的一第一端耦接至该第三晶体管的一控制端；
一第四晶体管，用以产生该第四电流，其中该第四晶体管的一第一端耦接至该第四电阻的该第二端，该第四晶体管的一第二端端耦接至该接地端，且该第四晶体管的一控制端耦接至该第三晶体管的一控制端；
一第五晶体管，用以产生该第五电流，其中该第五晶体管的一第一端耦接至该第五电阻的该第二端，该第五晶体管的一第二端端耦接至该接地端，且该第五晶体管的一控制端耦接至该第三晶体管的该控制端；以及
一第六电阻，耦接在该第三晶体管的一第二端以及该接地端之间。
3.根据权利要求2所述的运算放大器电路，其特征在于，该控制电路包含：
一第四晶体管，其中该第四晶体管的一控制端耦接至该第四电阻的该第一端；以及
一第五晶体管，其中该第五晶体管的一控制端耦接至该第五电阻的该第一端；
其中该第四晶体管耦接在该电压供应端与该电流镜电路之间，该第五晶体管耦接在该电压供应端与该电流镜电路之间。
4.根据权利要求3所述的运算放大器电路，其特征在于，该控制电路包含：
一第六晶体管，其中该第六晶体管的一第一端耦接至该第六晶体管的一控制端，该第六晶体管的一第二端耦接至该第四晶体管的一第一端以及该第五晶体管的一第一端。
5.根据权利要求4所述的运算放大器电路，其特征在于，该共模反馈电路更包含：
一第七晶体管，其中该七晶体管的一第一端耦接至该电压供应端，该七晶体管的一第二端耦接至该第六晶体管的该第一端，该第七晶体管的一控制端耦接至该第七晶体管的该第一端。
CN201610984316.8A 2016-07-05 2016-11-09 运算放大器电路 Active CN106505953B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662358564P 2016-07-05 2016-07-05
US62/358,564 2016-07-05
TW105133884A TWI587626B (zh) 2016-07-05 2016-10-20 運算放大器電路
TW105133884 2016-10-20

Publications (2)

Publication Number Publication Date
CN106505953A true CN106505953A (zh) 2017-03-15
CN106505953B CN106505953B (zh) 2019-03-22

Family

ID=58323963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610984316.8A Active CN106505953B (zh) 2016-07-05 2016-11-09 运算放大器电路

Country Status (1)

Country Link
CN (1) CN106505953B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108259010A (zh) * 2017-12-25 2018-07-06 无锡中感微电子股份有限公司 改进的运算放大器
CN110611489A (zh) * 2018-06-15 2019-12-24 立积电子股份有限公司 偏压电路
CN112019171A (zh) * 2019-05-31 2020-12-01 华邦电子股份有限公司 差动放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194838A1 (en) * 2006-02-17 2007-08-23 Sioptical, Inc. Current mirror with improved output impedance at low power supplies
CN101295978A (zh) * 2007-04-27 2008-10-29 扬粹半导体（上海）有限公司 电流模式逻辑驱动电路的一种偏置补偿和控制电路
CN101411059A (zh) * 2006-03-23 2009-04-15 Nxp股份有限公司 具有并联耦合差分输入对的转换器
US20090160496A1 (en) * 2007-12-21 2009-06-25 Kawasaki Microelectronics, Inc. Output driver circuit
CN103219961A (zh) * 2013-04-10 2013-07-24 中国科学院微电子研究所 一种带宽可调的运算放大器电路
CN103296975A (zh) * 2012-03-05 2013-09-11 联咏科技股份有限公司 多重电源域运算放大器及使用其的电压产生器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194838A1 (en) * 2006-02-17 2007-08-23 Sioptical, Inc. Current mirror with improved output impedance at low power supplies
CN101411059A (zh) * 2006-03-23 2009-04-15 Nxp股份有限公司 具有并联耦合差分输入对的转换器
CN101295978A (zh) * 2007-04-27 2008-10-29 扬粹半导体（上海）有限公司 电流模式逻辑驱动电路的一种偏置补偿和控制电路
US20090160496A1 (en) * 2007-12-21 2009-06-25 Kawasaki Microelectronics, Inc. Output driver circuit
CN103296975A (zh) * 2012-03-05 2013-09-11 联咏科技股份有限公司 多重电源域运算放大器及使用其的电压产生器
CN103219961A (zh) * 2013-04-10 2013-07-24 中国科学院微电子研究所 一种带宽可调的运算放大器电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108259010A (zh) * 2017-12-25 2018-07-06 无锡中感微电子股份有限公司 改进的运算放大器
CN108259010B (zh) * 2017-12-25 2019-07-19 无锡中感微电子股份有限公司 改进的运算放大器
CN110611489A (zh) * 2018-06-15 2019-12-24 立积电子股份有限公司 偏压电路
CN110611489B (zh) * 2018-06-15 2023-04-07 立积电子股份有限公司 偏压电路
CN112019171A (zh) * 2019-05-31 2020-12-01 华邦电子股份有限公司 差动放大器

Also Published As

Publication number Publication date
CN106505953B (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
US8350622B2 (en) Output common mode voltage stabilizer over large common mode input range in a high speed differential amplifier
TWI542967B (zh) 低偏移帶隙電路和校正器
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
US9086706B2 (en) Low supply voltage bandgap reference circuit and method
TWI434510B (zh) 差動接收器
WO2018149166A1 (zh) 低温漂基准电压电路
US20150194954A1 (en) Circuit for generating bias current
TWI502884B (zh) 可變增益放大器的方法及系統
CN106505953B (zh) 运算放大器电路
CN104808729A (zh) 一种稳压器及稳压的方法
CN101136614A (zh) 恒流电路
CN108363443A (zh) 具有背栅控制的共模反馈电路
US20150002231A1 (en) Quiescent current equalization method, output stage circuit, class ab amplifier and electronic device
TWI710876B (zh) 帶差參考電路
CN106067822A (zh) 一种高速高精度的cmos锁存比较器
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
CN106527571A (zh) 偏压电路
US9785179B2 (en) Generating a current with inverse supply voltage proportionality
CN109960309A (zh) 电流生成电路
JP2009171548A (ja) 差動増幅回路
KR101773720B1 (ko) 트랜스임피던스 증폭기
US20110291759A1 (en) Rail-to-rail amplifier
CN104035466B (zh) 固定电压产生电路
CN116404991A (zh) 一种电压转电流放大电路、模拟数字转换器以及电子设备
CN210534616U (zh) 一种基准电路和集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Science Park, Hsinchu, Taiwan, China Road 6-5, building 5

Patentee after: Dafa Technology Co.,Ltd.

Address before: 5th floor, No. 6-5, Duxing Road, Science Park, Hsinchu City

Patentee before: AIROHA TECHNOLOGY CORP.