TWI502884B - 可變增益放大器的方法及系統 - Google Patents

可變增益放大器的方法及系統 Download PDF

Info

Publication number
TWI502884B
TWI502884B TW098139990A TW98139990A TWI502884B TW I502884 B TWI502884 B TW I502884B TW 098139990 A TW098139990 A TW 098139990A TW 98139990 A TW98139990 A TW 98139990A TW I502884 B TWI502884 B TW I502884B
Authority
TW
Taiwan
Prior art keywords
attenuator
transistor
coupled
gate
nodes
Prior art date
Application number
TW098139990A
Other languages
English (en)
Other versions
TW201025842A (en
Inventor
Walter Andrew Striflier
Original Assignee
Linear Techn Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Techn Inc filed Critical Linear Techn Inc
Publication of TW201025842A publication Critical patent/TW201025842A/zh
Application granted granted Critical
Publication of TWI502884B publication Critical patent/TWI502884B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/02—Manually-operated control
    • H03G3/04—Manually-operated control in untuned amplifiers
    • H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers

Landscapes

  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

可變增益放大器的方法及系統
在此呈現之本發明係關於一種可變增益放大器。更明確言之，本發明係關於用於利用一分接衰減器梯之經改進可變增益放大器。
可變增益放大器(VGA)係用於各式各樣的通信系統應用。在大多數應用中，需要使VGA橫跨全增益控制範圍維持良好動態範圍。VGA之其他需求特性包括高線性、對數線性(linear-in-dB)增益控制、低雜訊、低DC功率消耗、CMOS相容性、高頻率操作、大信號處理能力及一對環境溫度不敏感之增益控制關係。
VGA已被多年使用，且已使用各種技術以達到此關鍵電路功能。文件中所述之VGA類型大體上分為幾類別。目前方法係一種豐度方法，其通常使用一些類型之射極耦合雙極接面電晶體(BJT)對以基於一ΔVbe 控制電壓操縱電流之一部分。偏壓控制方法改變一電晶體裝置之偏壓點以影響gm及所得增益。PIN二極體或MOSFET電阻器經常用以依一連續可變方式使放大器之增益退化。另一方法依靠一稱為多重Tanh單元(multi-Tanh Cell)之電路類別以影響一gm塊之增益。雖然實施簡單，但實現VGA的此四種一般方法經常面臨不佳之線性及小的輸入信號處理能力。
一種克服習知VGA之一些缺點的方法揭示於1991年12月31日頒予Gibert，標題為「Variable-Gain Amplifier Controlled by an Analog Signal and Having a Large Dynamic Range」的美國專利第5,077,541號。此專利描述一種可變增益放大器，其使用具有複數高阻抗分接點以取樣在衰減器節點之各者處的信號之固定電阻衰減器梯。在此等分接點處的信號電壓被轉換成信號電流以加入至一運算放大器內來產生一組合增益功能。各分接點之有效跨導增益在指定方法中變化以產生一連續增益功能。固定衰減器梯目標為提供一具有橫跨整個對數線性增益範圍之大輸入信號處理能力之穩定輸入阻抗。
儘管信號分接及增益內插控制之Gilbert方法在雙極技術中具有吸引力，但其在CMOS技術中較不符合需求。由於載流MOS電晶體之本質，在CMOS中實施gm分接係易於有未轉換1/f 雜訊，且gm誤差由於與BJTVbe 匹配相比之較差MOSFETVth 匹配而實質上更大。
一種CMOS相容、衰減器為主之VGA係揭示於2007年4月17日頒予Huang之標題為「Analog Control Integrated FET Based Variable Attenuator」的美國專利第7,205,817號中。此專利描述一種組裝及控制複數串聯及並聯MOS裝置以實施一可變衰減器的方法。Huang避免關鍵性Vth匹配問題及除去衰減器內之DC偏壓電流，但其涉及沿衰減器梯控制串聯及並聯元件兩者。此產生經常導致一增益控制函數的一更困難的控制電路，該函數具有偏雜理想對數線性增益定律之明顯起伏偏差。遍及增益控制範圍控制失真亦困難且需要一種典型不在標準N井CMOS製程中發現之浮動P井。
本發明揭示一種經改進可變增益放大器(VGA)。依據本發明之一態樣，一經改進VGA包括複數衰減器節點，其經由在相鄰衰減器節點間之一第一組電阻器串聯地連接以形成一衰減器梯且耦合至該可變增益放大器之一AC輸入。各衰減器節點包含一電晶體及一RC電路，該RC電路將電晶體之汲極、閘極及源極終端耦合至一用於衰減器節點之控制信號。經改進可變增益放大器更包括一具有一輸出之放大器，該輸出係基於至一連接至複數耦合終端之放大器的一輸入產生，該等終端之各者係分別來自複數衰減器節點之一。在此經改進VGA中，用於各衰減器節點之RC電路經組態以依據第一時間標度將一控制信號傳遞至衰減器節點之電晶體的閘極終端且許可該閘極終端依據一第二時間標度浮動，以致獲得一藉由電晶體貢獻之失真的減少而電晶體係在接通及斷開狀態間瞬變。術語「浮動」指示藉以AC閘極電壓跟隨源極及汲極AC電壓之加權平均的效應。
依據本發明的一不同態樣，一經改進VGA包括經由在相鄰衰減器節點間之一第一組電阻器串聯連接的複數衰減器節點以形成一衰減器梯且耦合至可變增益放大器之AC輸入。各衰減器節點包含一第一電晶體，一將第一電晶體之汲極、閘極及源極終端耦合至一用於衰減器節點之控制信號的RC電路，及一RC賦能電路。經改進VGA亦包括具有一輸出之放大器，該輸出係基於連接至複數耦合終端之放大器的一輸入所產生，該等終端之各者係分別來自複數衰減器節點之一。在依據本發明之此態樣的經改進VGA中，用於各衰減器節點之RC電路依據一第一時間標度將一第一控制信號傳遞至衰減器節點之第一電晶體的閘極終端且許可閘極終端依據一第二時間標度浮動，以致獲得一藉由第一電晶體貢獻之失真的減少而第一電晶體係在接通及斷開狀態間瞬變。此外，各衰減器節點之RC賦能電路係能在操作時將該RC賦能電路解耦合以致使對於放大器之輸入的載入最小。
依據本發明之另一態樣，一經改進VGA包含經由在相鄰衰減器節點間之一第一組電阻器串聯連接的複數衰減器節點以形成一衰減器梯且耦合至可變增益放大器之一AC輸入，其中衰減器節點之各者包含一第一電晶體及一將第一電晶體之汲極、閘極及源極終端耦合至一用於衰減器節點之控制信號的RC電路。經改進VGA亦包括一具有一輸出之放大器，該輸出係基於至一連接至複數耦合終端之放大器的一輸入產生，該等終端之各者係分別來自複數衰減器節點之一。用於各衰減器節點之RC電路依據一第一時間標度將一第一控制信號傳遞至衰減器節點之第一電晶體的閘極終端且許可閘極終端依據一第二時間標度浮動，以致獲得一藉由第一電晶體貢獻之失真的減少而該第一電晶體係在接通及斷開狀態間瞬變。經改進VGA在衰減器梯之先前級處更具有至少一些衰減器節點，在其內包括一閘極箝位電路，各衰減器箝位電路具有分别連接至第一電晶體之閘極、一第二控制信號及一接地的三終端。
本發明亦揭示一種經改進差分可變增益放大器(DVGA)。經改進DVGA包含經由在相鄰第一組衰減器節點間之一第一組電阻器串聯連接的第一組衰減器節點，以形成一第一衰減器梯且耦合至DVGA之一第一AC輸入；及一具有一第一輸出之一第一放大器，該第一輸出係基於至連接至第一複數耦合終端之第一放大器的輸入產生，該等終端之各者係分別來自第一組衰減器節點之一。經改進DVGA亦包含經由在相鄰第二組衰減器節點間之一第二組電阻器串聯連接的一第二組衰減器節點，以形成一第二衰減器梯且耦合至DVGA之一第二AC輸入；及一具有一第二輸出之一第二放大器，該第二輸出係基於至一連接至一第二複數耦合終端之第二放大器的輸入產生，該等終端之各者係分別來自第二組衰減器節點之一。第一及第二組衰減器節點之各者包含一電晶體及一將電晶體之汲極、閘極及源極終端耦合至一用於衰減器節點之控制信號的RC電路。用於各衰減器節點之RC電路經組態以依據一第一時間標度將一控制信號傳遞至衰減器節點之電晶體的閘極終端且許可閘極終端依據一第二時間標度浮動，以致獲得一藉由電晶體貢獻之失真的減少而該電晶體係在接通及斷開狀態間瞬變。
本發明揭示經改進VGA。本文所述之範例性實施包括一N井CMOS製程，其具有一以一單一3V供應操作用於NMOSFET之0.7伏特的臨限值，即Vth =0.7V。本文說明的範例性衰減器電路使用一50歐姆、單端、接地參考、具有每一級4dB之衰減的5節點衰減器梯。此等範例性具體實施例係意欲簡化及澄清本文所含之詳細描述及非意欲限制本發明之範圍。
第1圖描述一依據本發明之一具體實施例的範例性VGA電路100，其包含一串聯連接之衰減器梯170及一放大器160。衰減器梯170大體上包括串聯連接之複數衰減器節點。在此說明性具體實施例中，衰減器梯包含五串聯連接的衰減器節點且在第1圖中識別其一(即110)而所有其他節點係類似地建構。在此範例性具體實施例中，衰減器節點之各者使用一NMOS分接電晶體，如Q1 130-a、Q2 130-b、Q3 130-c、Q4 130-d及Q5 130-e；一通用RC網路，如120-a、120-b、120-c、120-d及120-e，其分别耦合FET裝置之汲極、閘極及源極至一控制信號，如Vc1 、Vc2 、Vc3 、Vc4 、Vc5 。不同衰減器節點係經由一組電阻器(如180-a、180-b、180-c及180-d)串聯連接在分接電晶體之源極終端處，且電阻器一起耦合至VGA之輸入155。分接電晶體之源極亦經由其各自的電阻器(如140-a、140-b、140-c、140-d及140-e)個別地連接至接地。第1圖顯示的範例性具體實施例中，所有分接電晶體之汲極一起耦合至放大器160之輸入150，其產生VGA 100之輸出190。
一般而言，各衰減器節點之分接電晶體及RC網路可分開地修整。在一些具體實施例(如本文顯示之一)中，相同NMOS電晶體及RC網路係用於衰減器節點之所有級。
操作中，當一控制信號用來在一單一衰減器節點上分接時，衰減器電路依據一普通數位衰減器之原理作用。在此情況下，當足夠正電壓供應至NMOS電晶體之閘極時分接電晶體被切換為ON。為了維持所有其他剩餘電晶體切換為OFF，可向此等電晶體之閘極終端供應一足夠低控制電壓。在此範例性狀況中，至放大器160(或高Z IN 緩衝器)之電壓增益係至分接衰減器節點的對應衰減。
當兩個或兩個以上相鄰衰減器節點使用其對應的控制信號分接時，VGA電路100之作用更複雜。在此情況下，自分接衰減器節點之耦合汲極至放大器160的輸入係此等多衰減器節點之加權的和。此外，電晶體傳導亦對於衰減器梯產生不合需求之載入及失真。一些載入效應對於此類型的被動NMOS信號分接係不可避免。然而，當在任何給定時間不超過兩相鄰分接電晶體在傳導且相鄰節點間之衰減器步階差大小係少於約6dB時，載入效應大體上可忽視。
除了載入效應以外，當兩個或兩個以上相鄰衰減器節點分接時，衰減器節點亦可產生失真效應。此包括互調失真及調和失真。已知此等失真效應係更難以抑制。儘管一完全ON或完全OFF電晶體之失真通常係可忽視，一部分傳導電晶體(尤其當其靠近其臨限電壓時)，可產生明顯失真產品，通常比當其係單純ON或OFF狀態時高30-50dB。密集之電腦模擬顯現儘管不能除去此等失真，但當適當控制序列應用於一適當設計之VGA電路時，其可被實質上抑制。
一控制序列指用來在沿著衰減器梯之各衰減器節點中分接電晶體的一串列控制信號。在說明性具體實施例中，此一控制序列對應於Vc1 、Vc2 、Vc3 、Vc4 、Vc5 。
在一些具體實施例中，一較佳控制序列係使得其目標在當一相鄰FET裝置通過其臨限區瞬變時，始終保持一FET裝置完全ON。在此，一瞬變包括自一OFF狀態至一ON狀態之瞬變及從一ON狀態至一OFF狀態之瞬變。例如，在Q1及Q2間，或維持Q1 ON而Q2自OFF瞬變至ON狀態，或維持Q2 ON而Q1自ON狀態瞬變至OFF狀態。此係所謂兩步瞬變。已發現此提供一最大並聯電阻載入至瞬變FET及具有當一衰減器內之一電晶體接近其臨限值(即行經一瞬變)時減少失真產生之效應。可將一兩步瞬變以一連續方式沿衰減器梯應用。例如，衰減器節點#1可維持ON而衰減器節點#2係自OFF瞬變至ON狀態。然後，衰減器節點#2可維持ON而衰減器節點#1係自ON狀態瞬變至OFF狀態。衰減器節點#2係維持ON而衰減器節點#3係自OFF瞬變至ON狀態等等。
使用此一控制序列，在沿增益控制序列的任何點處，係使兩電晶體作用，即在一ON狀態或在一瞬變中，以便控制分接級之有效衰減。據以使其他電晶體或級不作用或OFF。為了實現此，控制信號(即Vc1 、Vc2 、Vc3 、Vc4 、Vc5 。)之序列係依使得在任何給定時間僅有在相鄰衰減器節點中之兩電晶體係作用的方式供應至電晶體Q1、Q2、Q3、Q4及Q5(130-a，...，130-e)。為了確保其他衰減器節點中之NMOS電晶體不作用，可將一低控制信號施加至此等NMOS電晶體使其完全OFF。第4圖顯示一範例性控制序列且將參考第4圖詳盡討論。
第1圖中，RC電路將一對應控制信號傳給一NMOS電晶體之閘極。在一些具體實施例中，為了減少失真，如本文所討論，RC電路之設計方式係依一控制信號係在大於10AC循環之一時間標度上傳遞至電晶體之閘極終端，且同時，使閘極在一諸如小於1AC循環之短許多的時間標度上浮動。已發現此產生一實質上減少接近其臨限值之電晶體的互調及調和失真貢獻之效應。儘管減少失真之基本效應係大體上觀察到及頗健全，用於此一RC網路的電路設計可取決於諸如信號頻率、控制速率、衰減器阻抗及緩衝器阻抗的各種應用需要。
一依據本發明併入一詳細RC電路設計的VGA 200之一範例性具體實施例係在第2圖中描述。所說明的VGA電路200具有一類似VGA 100之構造及包括一具有5衰減器節點之衰減器梯205及一放大器240。此範例性具體實施例中類似定位之組件不分開地標示。如所見，衰減器梯205係用一50歐姆之特性阻抗及一相鄰節點間之4dB的步階大小建構。經由其各衰減器節點的源極連接至接地的其他電阻係約140歐姆。經由其多數衰減器節點依一串聯方式連接的電阻器係28歐姆電阻器。一組5個相同NMOS分接電晶體將衰減器節點之各者耦合至一共同節點，其被饋送至高Z IN 緩衝器放大器240之輸入。對於需要最小雜訊位準之設計，NMOS分接電晶體係建構且經定大小至一ON電阻，其係小於一衰減器梯阻抗的十分之一，在此情況下約2至4歐姆。
在第2圖中，一高通串聯RC電路係用作第1圖中之RC電路的實施。在此說明中，各RC電路包括一傳遞一控制信號至對應NMOS電晶體之閘極的RC 電阻器225-a，及兩RC分支。頂部RC分支連接分接電晶體之閘極及源極。明確言之，頂部RC分支包括一電阻器210-a，其連接至一分接電晶體之閘極及接著串聯連接至一電感器205a，其耦合至分接電晶體之源極。底部RC分支連接分接電晶體之閘極及汲極。明確言之，底部RC分支包括一電阻器215-a，其連接至分接電晶體之閘極且接著串聯連接至一電容器220-a，其係耦合至分接電晶體之汲極。串聯RC分支之電阻經選定以使衰減器梯之負載最小及提供一適當時間常數以允許閘極終端在一單一AC循環之時間標度上浮動。各分接級之RC 經選定足夠大以允許足夠閘極浮動，但足夠小以迅速回應至傳給閘極的控制電壓中之改變。RC 之值係一設計選擇，其係一固有設計折衷。在兩串聯RC分支中組件值之比係從電路模擬及最佳化以經驗決定。
當RC 之值增加時就失真來說係有某些正面效應。第3(a)及3(b)圖說明在兩步瞬變之背景中RC 的一較大值之益處。第3(a)圖中之頂部曲線描述當在兩步瞬變期間(其中Q1在ON且Q2自OFF瞬變至ON狀態)使用用於Q2之一低RC 值時，對於放大器(如240)之第3階失真(IM3或HD3)。如可見到，連接至Q2之閘極的RC 之一低值有效地牽制閘極電壓使得Q2之閘極無法回應於透過自閘極至汲極且自閘極至源極連接之串聯RC分支耦合的平均信號。當關聯Q2之RC 值增加至與Q2連接之串聯RC分支中的電阻之上時，閘極電位開始在Q2之汲極/源極處用AC循環浮動，且尖峰第3階失真係減少約20至30dB。當RC 係大於串聯RC分支中之電阻約50倍時係到達一減弱返回點。第3(a)圖中之曲線描述一有關在兩步瞬變之Q1轉為OFF而Q2 ON部分期間產生之失真的類似行為改變。類似地，當RC 值增加時係觀察到失真產生的一實質上減少。因此，增加RC 之值可在兩步瞬變之兩步中導入一有關失真的正面效應。
當依連續方式自衰減器節點#1至#5應用至範例性5節點衰減器梯(250)之一整組瞬變係於第4圖中說明。自衰減器節點#1至節點#2之基本瞬變(如在此所述)係對於相鄰節點重複之各對及每一對重複，以產生一遍及16dB之一範圍的所需連續增益控制回應。如可見到，第4圖中頂部兩曲線說明衰減器節點#1及#2間之瞬變。在該期間，級#1與#2係作用(其一係ON且另一係瞬變)而級#3、#4及#5係不作用(既非ON亦非瞬變)。然而，雖然級#315不作用，其可被視為與一作用級相鄰。此特別狀態係重要及係一將會參考第5圖討論之特徵。
如在此討論，串聯RC分支至衰減器梯之載入效應通常不明顯。但對於高Z IN 緩衝器或放大器240之輸入的載入在較高頻率處可能明顯，尤其對於具有大數量分接節點的衰減器梯。為了克服載入效應對於放大器輸入之問題，當適當時可將一電路增加至所揭示VGA電路以有效地賦能或解耦合各衰減器節點中之RC電路。第5圖描述併入一RC賦能電路之一VGA電路500的範例性具體實施例，該RC賦能電路能將關聯既不作用或不鄰接一作用節點之一衰減器節點的一RC電路解耦合。在第5圖中，對於各衰減器節點，一RC賦能電路包含一電晶體(如510-a)及一電阻器(如520-a)。其他衰減器節點可類似地併入此一電路(如，510-b及520-b用於節點#2，510-c及520-c用於節點#3，510-d及520-d用於節點#4且510-e及520-e用於節點#5)。在範例性架構中，RC賦能電路之電晶體使其源極串聯地連接至底部RC分支中之電容器，且其汲極耦合至對於放大器240之輸入(參見第2圖)。電晶體510-a之閘極係連接至RC賦能電路之電阻器520-a，其係連接至一用於控制解耦合的控制信號。關聯沿衰減器梯之其他節點的RC賦能電路可類似地建構。
操作中，當一衰減器節點既不作用且不鄰接一作用節點時，此衰減器不涉及正進行之衰減器瞬變或任何即將發生之衰減器瞬變。在此情況下，如第5圖中顯示，可使用一在連接至電阻器(如520-a)之控制信號上的低電壓或V ENBL 將衰減器節點從VGA操作電路有效地移除。此操作用以自對於放大器240之輸入有效地解耦合RC電路以致減少從該等不作用級至高Z IN 節點之載入效應且改進位於下方VGA的高頻效能。當衰減器級之數目增加時此修飾之利益更可見。此外，整個衰減器梯及NMOS分接係浮動至約0.6V之一電壓以在NMOS汲極至基材二極體剪裁該信號之前加倍在衰減器節點處之可容許信號振幅。
此外，如第2圖中描述之串聯RC網路提供一可能在分接FET周圍洩漏非預期信號之信號傳導的替代並聯路徑。當衰減器梯實質上長時此尤其屬實。當有一實質長度之衰減器梯，且增益控制經設定以在衰減器梯更下方(如Q4、Q5)分接時，此一長衰減器梯可產生在接近先前NMOS裝置之一信號及該梯更下方之預期分接信號間的一大的比。例如，若一類似設計衰減器梯含有11節點，其中前10 NMOS分接裝置OFF且最後NMOS分接裝置ON，則與在Q11處之分接信號相比將有在Q1處之信號的一40dB比。因此，通過Q1電晶體之洩漏信號的一極小部分可能實質上污染Q11處之所需分接信號。
為了減少此洩漏之負面影響，可在VGA電路200或500中併入一閘極箝位電路。第6圖描述依據本發明之具體實施例的此一閘極箝位電路之範例性構造，該電路併入一VGA電路600中以提供用於定位在一衰減器梯之先前級(如Q1及Q2)處的NMOS裝置之經改進閘極接地。第6圖中描述之閘極箝位電路包含一電阻器610-a及一電晶體620-a。在一端上，電阻器610-a連接至在相同衰減器節點中之一分接電晶體的閘極終端，且在另一端上連接至電晶體620-a之源極。一控制信號VCLAMP 係連接至電晶體620-a之閘極以控制電晶體620-a的狀態。電晶體620-a之汲極係接地。併入此範例性VGA電路中之其他衰減器節點內的閘極箝位電路係類似地建構。
此一閘極箝位電路係用於使用一適合低V CLAMP 信號將一先前NMOS裝置(例如Q1或Q2)夾箝成OFF。操作中，此使電晶體之閘極接地以致其當來自後續級之節點作用時防止大信號透過先前級之不作用節點洩漏。依此方法，其改進大信號振幅效能。用以使電晶體接地之低電壓經常在衰減器節點既不作用狀態又不鄰接一作用節點之後供應。當衰減器範圍增加時可更理解此修飾之利益。
第7(a)至7(e)圖說明用於使用一如第6圖中顯示的5節點衰減器梯之範例性VGA電路600的各種控制電壓。係有總共五圖表，其各顯示一或多數控制信號之曲線。在該等圖中，X軸表示輸入類比增益控制信號VGAIN 。第7(a)至7(c)圖中之Y軸分別表示範例性控制信號VC 、VENML 及VCLAMP 之控制電壓位準。第7(d)圖中之Y軸表示由於第7(a)至7(c)圖中所說明之三組控制信號之合成效應，在五說明性NMOS分接電晶體之閘極終端處的所需DC閘極電壓VG 之電壓位準。第7(e)圖中之圖表說明由於在第7(a)至7(c)圖中顯示之控制信號的控制下之操作結果自衰減器獲得的增益。在第7(d)至7(d)圖中，重疊跡線為了明顯而垂直地偏移。
在第7(a)圖中，級控制電壓Vc1 、Vc2 、Vc3 、Vc4 、Vc5 可見到係形成一重疊、不規則四邊形，其中曲線之頂部接近供應電壓且曲線底部接近約0.6V之浮動電壓VFLOAT 位準。該形狀側邊大約匹配NMOS分接裝置之非線性R DS (V G )特性以協助產生第7(e)圖中顯示之線性增益(VGAIN )關係。此等曲線可使用任何數目之標準類比電路方法產生。例如，參見Kachare之「Low-Voltage Fully Programmable CMOS Triangular/Trapezoidal Function Generator Circuit」，IEEE J. Solid State Circults ，第52卷，第10號，2005年12月，其係用於此一特定方法之詳述及對於其他方法的若干參考。
第7(b)圖中，級致使控制電壓VENBL1 、VENBL2 、VENBL3 、VENBL4 、VENBL5 可用適當邏輯電路基於該等級控制電壓產生。例如，VENBL3 可視為Vc2 、Vc3 及Vc4 之一邏輯AND函數。其他V ENBL 信號可依一類似方法產生。同樣地，第7(c)圖中之閘極箝位電壓VCLAMP 可用適當邏輯電路自對應VENBL 信號產生。此等控制信號之淨效應在第7(d)圖中係呈現為級閘極電壓VG 。如第7(d)圖中說明之DC VG 電壓依循VC 控制電壓，除了一對應VCLAMP 信號係高之處。當此發生時，由於VG 信號係下拉至接近0V以進一步夾箝先前分接電晶體為OFF。由於各種NMOS分接電晶體之AC VG 電壓被許可浮動至一平均源極/汲極電壓，故範例性具體實施例中說明之VGA電路係能在對應VENBL 信號係高時抑制失真。
第8圖描述依據本發明之一具體實施例併入一VGA電路及用以供應控制信號至VGA電路的電路之範例性電路800。在此說明性具體實施例中，範例性電路800包括一VGA電路830、一梯形控制信號產生器810及一賦能及箝位邏輯電路820。VGA 830係依據本發明構造，其包含一MOS分接840及放大器850。VGA 830採用一RF IN作為一輸入且產生一RF OUT作為輸出。MOS分接衰減器梯840採用各種控制信號作為輸入及產生饋送至放大器作為輸入之一耦合輸出。為了產生各種控制信號，梯形控制信號產生器810採用一增益控制輸入(VGAIN )作為輸入及產生級控制電壓Vc1 、Vc2 、Vc3 、Vc4 、Vc5 作為至MOS分接衰減器梯之輸出，如本文描述。此等級控制電壓亦用作對賦能及箝位邏輯電路820之輸入，該賦能及箝位邏輯電路820產生控制信號VENBL1 、VENBL2 、VENBL3 、VENBL4 、VENBL5 及箝位控制信號VCLAMP1 、VCLAMP2 及VCLAMP3 作為至MOS分接衰減器梯840之一輸出。
第1至7圖中描述之範例性具體實施例係接地參考、單端電路，其具有一輸入終端及一輸出終端。現代類比電路經常使用不同電路以抑制第2階失真及改進雜訊免疫性。可將在此描述的所有範例性具體實施例轉換成一差分電路佈局。作為一說明，可將VGA電路200轉換成為一差分VGA電路900，如第9圖中所述。衰減器梯、NMOS分接及緩衝器放大器皆被複製及相對於對稱中心線鏡射成像以形成此說明性差分電路。明確言之，在第9圖中，對稱中心線係該接地。相對於接地之頂部電路構成差分VGA電路900之正半部及相對於接地之底部電路係差分VGA電路900之負半部。然而，相關控制信號可亦可不被複製。在所說明之差分VGA電路中，相同控制信號係施加於該電路之正半部及負半部兩者。
基於第5圖及第6圖中顯示之說明性具體實施例的差分VGA電路可類似地構造。此等轉換普遍使用在類比電路設計領域。熟習此項技術人士將易於在不脫離本發明之精神及範圍下對於本文描述的本發明具體實施例構造及進行各種修改，如可由不同應用需要。
儘管本發明已參考某些已說明具體實施例描述，在此已使用之字詞係描述用字詞而非限制用字詞。可在不脫離本發明之態樣中的範圍及精神下在隨附申請專利範圍之範疇內進行改變。雖然本發明已參考特定結構、動作及材料在此描述，但本發明不受限於特定的揭示內容，而是可依各種形式體現，某中一些可與所揭示具體實施例的該等內容頗不同，及延伸至所有等效結構、動作及材料，諸如已在隨附申請專利範圍之範疇內者。
100．．．VGA電路
120．．．RC電路/網路
130．．．電晶體/Q
140．．．電阻器
150．．．輸入
155．．．輸入
160．．．放大器
170．．．衰減器梯
180．．．電阻器
190．．．輸出
200．．．VGA電路
205．．．衰減器梯
210．．．電阻器
215．．．電阻器
220．．．電容器
225．．．電阻器
240．．．放大器
500．．．VGA電路
510．．．電晶體
520．．．電阻器
600．．．VGA電路
610．．．電阻器
620．．．電晶體
800．．．範例性電路
810．．．梯形控制信號產生器
820．．．賦能及箝位邏輯電路
830．．．VGA
840．．．MOS分接
850．．．放大器
900．．．差分VGA電路
Q．．．NMOS電晶體
Vc ．．．控制信號
VCLAMP ．．．閘極箝位電壓
VENBL ．．．級控制電壓
VFLOAT ．．．浮動電壓
在此宣稱及/或描述的本發明係進一步針對範例性具體實施例描述。此等範例性具體實施例係參考圖式詳述。此等具體實施例係非限制之範例性具體實施例，其中遍及圖式之若干視圖的相似參考數字表示類似結構，及其中：
第1圖描述依據本發明之一具體實施例的一範例性VGA電路，其使用之NMOS分接電晶體各具有一耦合FET裝置之汲極、閘極及源極至一控制信號的通用RC網路；
第2圖描述依據本發明之一具體實施例使用一簡單高通RC網路的一範例性VGA電路；
第3圖說明依據本發明之一具體實施例自一衰減器節點至一相鄰衰減器節點的兩步瞬變之第三階失真；
第4圖描述一依據本發明之一具體實施例透過一5節點衰減器梯以達到16dB之一增益控制範圍的瞬變之範例性序列；
第5圖描述一依據本發明之一具體實施例在其內具有一能將一RC網路解耦合之RC賦能電路的範例性VGA電路；
第6圖描述一依據本發明之一具體實施例在其內具有一能提供一衰減器節點之經改進閘極接地的閘極箝位電路的範例性VGA電路；
第7圖說明依據本發明之一具體實施例用於一5節點範例性衰減器梯之範例性控制電壓；
第8圖描述一依據本發明之一具體實施例的一範例性系統之高階方塊圖，其中係產生各種控制電壓且饋送至一可變增益放大器；及
第9圖描述一依據本發明之一具體實施例的範例性差分VGA電路。

Claims (28)

  1. 一種可變增益放大器(VGA)，其包含：複數衰減器節點，其經由在相鄰衰減器節點間之一第一組電阻器串聯地連接，以形成一衰減器梯且耦合至該可變增益放大器之一AC輸入，其中該等衰減器節點之各者包含一電晶體及一RC電路，該RC電路將該電晶體之一汲極、一閘極及一源極終端耦合至一用於該衰減器節點之控制信號；及一具有一輸出之放大器，該輸出係基於一對於連接至複數耦合終端之該放大器的輸入所產生，該等終端之各者係分別來自該複數衰減器節點之一者；用於各衰減器節點之該RC電路經組態以依據一第一時間標度將一控制信號傳遞至該衰減器節點之該電晶體的該閘極終端且許可該閘極終端依據一第二時間標度浮動，以致獲得藉由該電晶體貢獻之失真的減少而該電晶體係在接通及斷開狀態間瞬變。
  2. 如申請專利範圍第1項所述之VGA，其中該第一時間標度係大於10AC循環。
  3. 如申請專利範圍第1項所述之VGA，其中該第二時間標度係實質上短於該第一時間標度。
  4. 如申請專利範圍第1項所述之VGA，其中該第二時間標度係實質上為一AC循環。
  5. 如申請專利範圍第1項所述之VGA，其中該失真包括 互調失真及調和失真之至少一者。
  6. 如申請專利範圍第1項所述之VGA，其中各衰減器節點中之該電晶體的該汲極係連接至係耦合至該AC輸入之該第一組電阻器中至少一者，及經由一第二電阻器連接至一接地，該電晶體之該源極係連同其他衰減器節點之電晶體的源極耦合至該放大器之輸入。
  7. 如申請專利範圍第1項所述之VGA，其中一衰減器節點之該RC電路包含：一第一RC分支，其耦合該衰減器節點之該電晶體的該閘極及該源極；一第二RC分支，其耦合該衰減器節點之該電晶體的該閘極及該汲極；及一第三電阻器，其將該控制信號傳給該衰減器節點之該電晶體的該閘極。
  8. 如申請專利範圍第7項所述之VGA，其中該第一RC分支包含一第四電阻器及一第一電容器，該第四電阻器係耦合至該電晶體之該閘極且串聯連接至該第一電容器，其係連接至該電晶體之該源極。
  9. 如申請專利範圍第7項所述之VGA，其中該第二RC分支包含一第五電阻器及一第二電容器，該第五電阻器係耦合至該電晶體之該閘極且串聯連接至該第二電容器，其係連接至該電晶體之該汲極。
  10. 如申請專利範圍第7項所述之VGA，其中該第一及第二RC分支之電阻經選定以使該衰減器梯之負載最小 且允許該閘極依據該第二時間標度浮動。
  11. 如申請專利範圍第7項所述之VGA，其中該第三電阻器經選定以允許充分閘極浮動又能迅速地回應於該控制信號中之改變。
  12. 如申請專利範圍第1項所述之VGA，其中在相鄰節點間之一衰減器步階大小係低於6dB。
  13. 如申請專利範圍第1項所述之VGA，其中連續增益控制係經由一沿該衰減器梯在每兩個相鄰衰減器節點間之連續兩步瞬變而實現，其中在各兩步瞬變中，僅兩相鄰衰減器節點係使用供應至該兩衰減器節點之該等控制信號致動，且經致動的該等衰減器節點之至少一者係在各兩步瞬變週期期間接通。
  14. 一種可變增益放大器(VGA)，其包含：複數衰減器節點，其經由在相鄰衰減器節點間之一第一組電阻器串聯連接以形成一衰減器梯且耦合至該可變增益放大器之一AC輸入，其中該等衰減器節點之各者包含一第一電晶體，一將該第一電晶體之汲極、閘極及源極終端耦合至一用於該衰減器節點之控制信號的RC電路，及一RC賦能電路；及一具有一輸出之放大器，該輸出係基於連接至複數耦合終端之該放大器的一輸入所產生，該等終端之各者係分別來自該複數衰減器節點之一者，其中用於各衰減器節點之RC電路依據一第一時間標度將一第一控制信號傳遞至該衰減器節點之該第一電 晶體的該閘極終端且許可該閘極終端依據一第二時間標度浮動，以致獲得藉由該第一電晶體貢獻之失真的減少而該第一電晶體係在接通及斷開狀態間瞬變；及各衰減器節點之該RC賦能電路係能在操作時將該RC電路解耦合以致使對於該放大器之輸入的載入最小。
  15. 如申請專利範圍第14項所述之VGA，其中各衰減器節點中之該第一電晶體的該源極係連接至耦合至該AC輸入之該第一組電阻器中至少一者，及經由一第二電阻器連接至一接地，該第一電晶體之該汲極係耦合至該放大器之輸入。
  16. 如申請專利範圍第14項所述之VGA，其中一衰減器節點之該RC電路包含：一第一RC分支，其耦合該衰減器節點之該第一電晶體的該閘極及該源極且具有一第三電阻器及一第一電容器，該第三電阻器係耦合至該第一電晶體之該閘極且串聯連接至該第一電容器，其係連接至該第一電晶體之該源極；一第二RC分支，其耦合該衰減器節點之該第一電晶體的該閘極及該汲極且具有一第四電阻器及一第二電容器，該第四電阻器係耦合至該第一電晶體之該閘極且串聯連接至該第二電容器，其係連接至該RC解耦合電路；及一第五電阻器，其將該第一控制信號傳遞至該衰 減器節點之該第一電晶體的該閘極。
  17. 如申請專利範圍第16項所述之VGA，其中該RC賦能電路包含一第二電晶體及一第六電容器，其中該第二電晶體之該源極係串聯連接至該第二電容器，該第二電晶體之該汲極係連接至該放大器之輸入，且該第二電晶體之該閘極係經由該第六電阻器串聯耦合至一第二控制信號。
  18. 如申請專利範圍第17項所述之VGA，其中用於該VGA之連續增益控制係經由一沿該衰減器梯在每兩個相鄰衰減器節點間之連續兩步瞬變而實現，其中在各兩步瞬變中，僅兩相鄰衰減器節點係分別經由供應至該兩衰減器節點之該等第一控制信號致動，且經致動的該兩衰減器節點之至少一者係在各兩步瞬變週期期間接通。
  19. 如申請專利範圍第18項所述之VGA，其中該第二控制信號當該對應衰減器節點係作用或鄰近一作用衰減器節點時接通該第二電晶體以許可該RC電路連接至該放大器之輸入，且當該對應衰減器節點係不作用且不鄰近一作用衰減器節點時斷開該第二電晶體以將該RC電路自該放大器之輸入解耦合。
  20. 一種可變增益放大器(VGA)，其包含：複數衰減器節點，其經由在相鄰衰減器節點間之一第一組電阻器串聯連接，以形成一衰減器梯且耦合至該可變增益放大器之一AC輸入，其中該等衰減器節 點之各者包含一第一電晶體及一將該第一電晶體之一汲極、一閘極及一源極終端耦合至一用於該衰減器節點之控制信號的RC電路；及一具有一輸出之放大器，該輸出係基於連接至複數耦合終端之該放大器的一輸入所產生，該等終端之各者係分別來自該複數衰減器節點之一者，其中用於各衰減器節點之該RC電路依據一第一時間標度將一第一控制信號傳遞至該衰減器節點之該第一電晶體的該閘極終端且許可該閘極終端依據一第二時間標度浮動，以致獲得一藉由該第一電晶體貢獻之失真的減少而該第一電晶體係在接通及斷開狀態間瞬變；及在該衰減器梯之先前級處之至少一些衰減器節點包括一閘極箝位電路，各衰減器箝位電路具有分別連接至該第一電晶體之該閘極、一第二控制信號及一接地的三終端。
  21. 如申請專利範圍第20項所述之VGA，其中各衰減器節點中之該第一電晶體的該源極係連接至耦合至該AC輸入之該第一組電阻器中至少一者，及經由一第二電阻器連接至該接地，該第一電晶體之該汲極係耦合至該放大器之輸入。
  22. 如申請專利範圍第20項所述之VGA，其中一衰減器節點之該RC電路包含：一第一RC分支，其耦合該衰減器節點之該第一電 晶體的該閘極及該源極且具有一第三電阻器及一第一電容器，該第三電阻器係耦合至該第一電晶體之該閘極且串聯連接至該第一電容器，其係連接至該第一電晶體之該源極；一第二RC分支，其耦合該衰減器節點之該第一電晶體的該閘極及該汲極且具有一第四電阻器及一第二電容器，該第四電阻器係耦合至該第一電晶體之該閘極且串聯地連接至該第二電容器，其係連接至該放大器之輸入；及一第五電阻器，其將一第一(DC)控制信號傳遞至該衰減器節點之該第一電晶體的該閘極。
  23. 如申請專利範圍第20項所述之VGA，其中該閘極箝位電路包含一第二電晶體及一第六電阻器，其中該第二電晶體之一源極係經由該第六電阻器耦合至該第一電晶體之該閘極，該第二電晶體之一汲極係連接至接地，且該第二電晶體之該閘極係連接至該第二控制信號。
  24. 如申請專利範圍第20項所述之VGA，其中用於該VGA之連續增益控制係經由一沿該衰減器梯在每兩個相鄰衰減器節點間之連續兩步瞬變而實現，其中在各兩步瞬變中，僅兩相鄰衰減器節點係分別經由供應至該兩衰減器節點之該等第一控制信號致動，且經致動的該兩衰減器節點之至少一者係在各兩步瞬變週期期間接通。
  25. 如申請專利範圍第24項所述之VGA，其中當該對應衰減器節點係不作用或不鄰近一作用衰減器節點時，供應至對應於一衰減器節點之一閘極箝位電路的該第二控制信號接通該第二電晶體以防止自該對應衰減器節點洩漏。
  26. 一種差分可變增益放大器(DVGA)，其包含：一第一組衰減器節點，其係經由在相鄰第一組衰減器節點間之一第一組電阻器串聯連接以形成一第一衰減器梯且耦合至該DVGA之一第一AC輸入；一具有一第一輸出之第一放大器，該第一輸出係基於連接至一第一複數耦合終端之該第一放大器的一輸入所產生，該等終端之各者係分別來自該第一組衰減器節點之一者，一第二組衰減器節點，其係經由在相鄰第二組衰減器節點間之一第二組電阻器串聯連接以形成一第二衰減器梯且耦合至該DVGA之一第二AC輸入，一具有一第二輸出之第二放大器，該第二輸出基於連接至一第二複數耦合終端之該第二放大器的一輸入所產生，其各者分別來自該第二組衰減器節點之一，其中該第一及第二組衰減器節點之各者包含一電晶體及一RC電路，該RC電路將該電晶體之一汲極、一閘極及一源極終端耦合至一用於該衰減器節點之一控制信號，及 用於各衰減器節點之該RC電路經組態以依據一第一時間標度將一控制信號傳遞至該衰減器節點之該電晶體的該閘極終端且許可該閘極終端依據一第二時間標度浮動，以致獲得一藉由該電晶體貢獻之失真的減少而該電晶體係在接通及斷開狀態間瞬變。
  27. 如申請專利範圍第26項所述之DVGA，其中該第一組衰減器節點之各者中的該電晶體的該源極係連接至耦合至該第一AC輸入之該第一組電阻器中至少一者，及經由一第三電阻器連接至一接地，該第一組衰減器節點之各者中的該電晶體之該汲極係耦合至該第一放大器之輸入。
  28. 如申請專利範圍第27項所述之DVGA，其中該第一組衰減器節點之各者中的該電晶體的該源極係連接至係耦合至該第二AC輸入之該第二組電阻器中至少一者，及經由一第四電阻器連接至該接地，該第二組衰減器節點之各者中的該電晶體之該汲極係耦合至該第二放大器之輸入。
TW098139990A 2008-11-24 2009-11-24 可變增益放大器的方法及系統 TWI502884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/276,552 US7714658B1 (en) 2008-11-24 2008-11-24 Method and system for variable-gain amplifier

Publications (2)

Publication Number Publication Date
TW201025842A TW201025842A (en) 2010-07-01
TWI502884B true TWI502884B (zh) 2015-10-01

Family

ID=41394061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139990A TWI502884B (zh) 2008-11-24 2009-11-24 可變增益放大器的方法及系統

Country Status (5)

Country Link
US (1) US7714658B1 (zh)
EP (1) EP2190115B1 (zh)
KR (1) KR101624194B1 (zh)
CN (1) CN101783653B (zh)
TW (1) TWI502884B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098367A (zh) * 2010-07-05 2013-05-08 Dsp集团有限公司 用于放大来自传送器的信号的装置和方法
US8184031B1 (en) * 2010-11-23 2012-05-22 Northrop Grumman Systems Corporation High-order wide band modulators and multiplying digital-to-analog converters using distributed weighting networks
CN102916666B (zh) * 2011-08-02 2015-09-09 中国科学院微电子研究所 一种宽带可编程增益放大器
CN102916667B (zh) * 2011-08-02 2015-09-09 中国科学院微电子研究所 一种2dB步长的宽带可编程增益放大器
JP5530418B2 (ja) * 2011-11-22 2014-06-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． 増幅回路
JP2013247536A (ja) * 2012-05-28 2013-12-09 Sony Corp 信号処理装置および方法、並びに通信装置
CN104953975B (zh) * 2015-07-12 2017-10-17 北京理工大学 一种桥式差分无源衰减器
CN106464222B (zh) * 2016-08-24 2019-07-16 香港应用科技研究院有限公司 可编程增益放大器pga和可编程电阻器网络电路
US9966913B2 (en) * 2016-08-24 2018-05-08 Hong Kong Applied Science and Technology Research Institute Company, Limited Linear-in-dB, low-voltage, programmable/variable gain amplifier (PGA) using recursive current division

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137365A (en) * 1997-08-26 2000-10-24 Nippon Precision Circuits, Inc. Variable-gain amplifier circuit and attenuator circuit
TW200713798A (en) * 2005-06-27 2007-04-01 Linear Techn Inc Wide dynamic range switching variable gain amplifier and control
US7339434B1 (en) * 2005-06-30 2008-03-04 Marvell International Ltd. Linear-in-dB variable gain amplifier using geometric ladder circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609567A (en) * 1970-04-17 1971-09-28 Nasa Rc networks and amplifiers employing the same
US3919685A (en) * 1973-11-26 1975-11-11 Geo Space Corp Seismic data acquisition system and method
US4112384A (en) * 1977-05-24 1978-09-05 Morgan Industries Controlled recovery automatic gain control amplifier
US5077541A (en) 1990-08-14 1991-12-31 Analog Devices, Inc. Variable-gain amplifier controlled by an analog signal and having a large dynamic range
US5325728A (en) * 1993-06-22 1994-07-05 Medtronic, Inc. Electromagnetic flow meter
US5684431A (en) * 1995-12-13 1997-11-04 Analog Devices Differential-input single-supply variable gain amplifier having linear-in-dB gain control
US6731160B1 (en) * 1999-11-11 2004-05-04 Broadcom Corporation Adjustable bandwidth high pass filter for large input signal, low supply voltage applications
US6405164B1 (en) * 1999-12-30 2002-06-11 Engineering Consortium, Inc. Audio compression circuit and method
US6545622B1 (en) * 2001-10-25 2003-04-08 National Semiconductor Corporation Low power analog equalizer with current mode digital to analog converter
US7205817B1 (en) 2004-03-30 2007-04-17 Maxim Integrated Products, Inc. Analog control integrated FET based variable attenuators
US7660571B2 (en) * 2005-11-04 2010-02-09 Broadcom Corporation Programmable attenuator using digitally controlled CMOS switches
TWI418802B (zh) * 2008-07-09 2013-12-11 Analog Devices Inc 用於儀表系統之綜合前端

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137365A (en) * 1997-08-26 2000-10-24 Nippon Precision Circuits, Inc. Variable-gain amplifier circuit and attenuator circuit
TW200713798A (en) * 2005-06-27 2007-04-01 Linear Techn Inc Wide dynamic range switching variable gain amplifier and control
US7259620B2 (en) * 2005-06-27 2007-08-21 Linear Technology Corporation Wide dynamic range switching variable gain amplifier and control
US7339434B1 (en) * 2005-06-30 2008-03-04 Marvell International Ltd. Linear-in-dB variable gain amplifier using geometric ladder circuit

Also Published As

Publication number Publication date
US20100127779A1 (en) 2010-05-27
TW201025842A (en) 2010-07-01
KR101624194B1 (ko) 2016-05-25
CN101783653A (zh) 2010-07-21
CN101783653B (zh) 2014-08-06
KR20100058412A (ko) 2010-06-03
EP2190115B1 (en) 2013-11-20
EP2190115A2 (en) 2010-05-26
EP2190115A3 (en) 2012-12-12
US7714658B1 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
TWI502884B (zh) 可變增益放大器的方法及系統
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
KR100570135B1 (ko) 선형 가변 이득 증폭기{linear variable gain amplifiers}
US20070008035A1 (en) Wide-Band High-Gain Limiting Amplifier with Parallel Resistor-Transistor Source Loads
TWI398095B (zh) 可補償偏移電壓的運算放大器
JP2003198290A (ja) 指数関数発生器及びそれを用いた可変利得増幅器
TWI623194B (zh) 運算放大器及其差分放大電路
DE102005054216A1 (de) Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe
US8138851B2 (en) High bandwidth programmable transmission line equalizer
US8279007B2 (en) Switch for use in a programmable gain amplifier
US9785179B2 (en) Generating a current with inverse supply voltage proportionality
Safari et al. A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements
US10700652B2 (en) Ethernet line driver
US20100039180A1 (en) Amplifying circuit
US7224189B1 (en) AC/DC coupling input network with low-power common-mode correction for current-mode-logic drivers
US20110291759A1 (en) Rail-to-rail amplifier
TW201838327A (zh) 跨導放大器
CN105356852B (zh) 一种cmos上变频无源混频器
Safari et al. A novel super transistor-based high-performance CCII and its applications
Karthikeyan et al. Design of low-voltage front-end interface for switched-op amp circuits
US8736344B1 (en) Voltage controlled variable attenuator
CN108075739B (zh) 可变增益放大器
US7417483B2 (en) Wide-band wide-swing CMOS gain enhancement technique and method therefor
EP2218176A2 (en) Low noise amplifier
US20230378923A1 (en) Play mute circuit and method