CN106464222B - 可编程增益放大器pga和可编程电阻器网络电路 - Google Patents
可编程增益放大器pga和可编程电阻器网络电路 Download PDFInfo
- Publication number
- CN106464222B CN106464222B CN201680001131.9A CN201680001131A CN106464222B CN 106464222 B CN106464222 B CN 106464222B CN 201680001131 A CN201680001131 A CN 201680001131A CN 106464222 B CN106464222 B CN 106464222B
- Authority
- CN
- China
- Prior art keywords
- resistor
- input
- unit
- amplifier
- last
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005611 electricity Effects 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 239000013589 supplement Substances 0.000 claims description 2
- 230000001965 increasing effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供一种可编程增益放大器(PGA),其具有dB‑线性编程步阶。本发明提供一种递归电流分配(RCD)的电阻器网络,其产生的电流被可编程开关选择以连接到放大器的一个求和节点输入。一个反馈电阻器连接在求和节点和放大器输出之间。不管可选择作为编程步阶的电流数目有多少,所述电阻器网络仅有3个电阻值。第三电阻器的数值设置等于第二电阻器与串联着的第一电阻器和第三电阻器并联后的等效电阻值。电阻器网络里的每个最后单元等同于第三电阻器,允许递归分配相邻电流。对于所有单元,相邻电流的比率恒为常数。递归电流分配(RCD)产生dB‑线性的编程步阶。由于开关接地,避免了浮动开关。
Description
【技术领域】
本发明涉及一个可编程增益放大器(PGA),特别涉及一个电阻网络,其进行递归式电流分配以实现dB线性(Linear-in-Decibels)编程步阶。
【背景技术】
模拟电路经常使用放大器如运算放大器来放大信号。信号通常有一个对数级而不是线性级的动态范围。一个信号对另一个信号的比率通常表示为分贝(dB),以显示指数项而不是线性值。例如,信噪比通常以dB表示。
由于信号强度或功率通常是由硅结(silicon junction)和其它结构的指数物理反应(exponential physical response)而决定的,所以,以对数性而不是线性运行的电子电路是令人期待的。例如,一个安全系统可能有一个信号-干扰比,其中干扰功率是以对数步阶而不是线性步阶来编程的。一些提供时间增益补偿的测量系统,如医疗领域里的超声测量、或雷达系统、或各种具有自动增益控制的通信系统,都会受益于对数可编程放大器。
图1A-B显示增益放大器。在图1A内,放大器10比较其反相(-)和非反相(+)输入上的电压,以驱动输出VOUT。反馈电阻器14连接在VOUT和反相输入之间。放大器10的非反相(+)输入接地。串联电阻器12连接在输入VIN和反相输入(节点VS)之间。输出电压VOUT等于VIN乘以–1*RF/RS,其中RF是反馈电阻器14的电阻值,RS是串联电阻器12的电阻值。该电路设置是反相的,因为VIN的极性改变被反转到VOUT。通过选择RS和RF的值,可以将增益或放大设置成一个期望值。
在图1B,VIN被直接施加到放大器10的非反相(+)输入。串联电阻器12连接在接地和反相输入(节点VS)之间。输出电压VOUT等于VIN乘以[1+(RF/RS)]。该电路设置是非反相的,因为VIN的极性改变没有反转到VOUT。放大器10调整VOUT,直到其输入VS和VIN的电压相等。通过选择RS和RF的值,可以得到一个期望的增益。
具有自动增益控制或增益补偿的系统,可以使用一个可变增益放大器。放大器的增益在运行期间会改变,例如通过以增量的方式增加增益,直到输出在一个期望范围内。输入信号里的每个改变都会导致增益增加或降低以进行补偿。
通过改变电阻值RS或RF,可以调整增益。图2显示一个可编程增益放大器电路,其在输入端有并联的可选择的电阻器。输入VIN由驱动器16缓冲,驱动每个串联电阻器22的一端。开关22是传输门,其将一个或多个串联电阻器22的另一端连接到节点VS,放大器10的反相输入。非反相输入接地。反馈电阻器14连接在VS和VOUT之间。
增益是-RS/RF,其中RS现在是可变的,取决于哪个串联电阻器22被开关20连接。当通过开关20选择越多的串联电阻器22,或越低的串联电阻器22电阻值,RS下降,而增益幅度上升。
图3是能产生对数增益增量的电阻器值的一个表格。虽然串联电阻器22(图2)的电阻值可以被设置为相同数值,但整个RS获得的增量将不会是对数。需要特定数值的串联电阻器22来提供对数增量的RS和增益。一个3比特控制字CTRL可以控制8个开关20,以在8个串联电阻器22中间进行选择。8个串联电阻器22各自有一个不同电阻值,如图3表格的最后一列所示。
对每个增量的控制字CTRL,增益都增加2分贝。但是,当反馈电阻器14是10-Kohm(千欧)值时,线性增益值1.00,1.259,1.585,1.995,…要求串联电阻器22有精确的电阻值10,7.943,6.31,5.102,…Kohm。
串联电阻器22的8个数值各自都不同,而且必须精确地相互匹配,并匹配到反馈电阻器14的10-Kohm值。没有公因数或公比来简化这种电阻器匹配问题。总共9个电阻器,各自具有不同数值,都必须精确地匹配以实现精确的对数步阶。
有时通过在集成电路(IC)里细心放置和布局电阻器,能够实现电阻器匹配。这种细心布局是非常困难的,且成本昂贵。光刻设备的轻微偏移可能在一个方向上增加电阻,而不是在另一个方向,例如当触头没有对齐到一个衬底扩散电阻器时。
当对数步阶的数量增加时,需要相互匹配的电阻器数目也会增加。需要匹配的电阻器比率的数目会和2N成比例,其中N是控制字CTRL的比特个数。因此,由于电阻器匹配问题,图2的可变增益放大器的规模无法做到太大的可编程性。
图4显示一个使用串联电阻器22的可变增益放大器电路。缓冲器16缓冲VIN,并驱动串联电阻器22链上的第一电阻器,到放大器10的反相输入。开关20闭合就会绕过一个或多个串联电阻器22,降低总电阻RS,因此增加增益幅度。
串联电阻器22的这种串联安排也会遇到电阻器比率匹配问题,因为在图3的电阻值里没有公因数,从而对一个3比特控制字CTRL,需要匹配10个电阻器。
串联排列还会有另一个由开关20产生的问题。在图2的并联排列里,节点VS被放大器10驱动至接地。因此,每个开关10的一端都虚拟接地。但是,在图4的并联排列里,大多数开关10的两端是在电压上,不是虚拟接地电压。当MOS晶体管的源极浮动时,MOS晶体管的阈值电压幅度上升。较大的阈值会关闭MOS晶体管,或导致晶体管在饱和区域而不是线性区域运行。
图5A-B突出显示在低电源电压下的MOS晶体管开关问题。在图5A,电源电压VDD大于n-沟道MOS晶体管阈值电压Vtn和p-沟道MOS晶体管阈值电压绝对值|Vtp|的和。
在图5B,VDD有一个较低值,VDD小于Vtn+|Vtp|。一个传输门开关如开关20,不会总是完全打开和完全关闭以选择和隔开串联电阻器22。当开关20应该关闭时,电流泄漏可能会发生。对于许多使用很短栅极长度如350nm到40nm的先进半导体工艺,需要3.3伏到1.0伏的电源电压。
期望有一种具有对数步阶的可编程增益放大器(PGA)。期望有一种能够用于反相或非反相结构的具有dB-对数步阶的PGA。期望有一种能够避免电阻器匹配问题和MOS晶体管开关问题的PGA。期望有一种仅使用很少电阻器值但具有多个可编程步阶的PGA。期望有一种仅使用3个电阻器值用于8个或多个对数步阶的、MOS开关虚拟接地的dB-对数PGA。还期望有一个具有多个对数步阶、几乎不需要匹配电阻值的、并且没有浮动MOS开关的差分PGA。
【附图说明】
图1A-B显示增益放大器。
图2显示一个可编程增益放大器电路,其在输入上有可选择的并联电阻器。
图3是产生对数增益增量的电阻器值的一个表格。
图4显示一个使用串联电阻器的可变增益放大器电路。
图5A-B突出显示在低电源电压上的MOS晶体管开关问题。
图6是一个使用递归电流分配的dB-线性可编程增益放大器(PGA)的模块示意图。
图7-10突出显示图6电阻器网络里的递归电流分配(RCD)。
图11显示在电阻器网络里单元之间的恒定电流比率。
图12显示一个使用递归电流分配(RCD)电阻器网络和开关连接到虚拟或实际接地的全差分PGA。
图13显示用于一个开环PGA的一个与电流镜放大器一起使用的递归电流分配(RCD)电阻器网络。
【具体实施方式】
本发明涉及可编程增益放大器(PGA)的改进。以下描述使本领域技术人员能够制作和使用根据特定应用及其要求所提供的本发明。对优选实施例的各种修改对本领域技术人员而言是显而易见的,并且在此定义的一般原理可以应用到其它实施例。因此,本发明并不受限于所示和所述的特定实施例,而应该给予与在此所披露的原理及其新颖特征一致的最广范围。
图6是一个使用递归电流分配的dB-线性可编程增益放大器(PGA)的模块示意图。放大器10有反馈电阻器14,其位于输出VOUT和反相(-)输入、求和节点VS之间。放大器10的非反相(+)输入接地。
增益是可编程的,因为开关34、44、54从电阻器网络30选择一个输出,以施加到求和节点VS和放大器10。因此,RS数值是可编程的。开关34、44、54连接到地或节点VS。放大器10比较地电压和VS,将节点VS驱动至地,所以节点VS虚拟接地。因此,开关34、44、54有一端接地或虚拟接地。从而避免了浮动开关问题。可能要使用非常低的VDD电源。
电阻器网络30可以有多个电阻器,但仅有三个电阻值:R1、R2和R3。因此,没有电阻器匹配问题,因为仅使用三个电阻值。随着对数步阶的数目增加,需要加入更多开关44和更多类似电阻器41、42的电阻器单元,但仍然只使用三个电阻值。因此,电阻器网络30可以扩展到一个大型网络,但仅仅需要匹配三个电阻值。
R1电阻器31、41、51有一个电阻值R1。R2电阻器32、42、52有一个电阻值R2。R3电阻器53有一个电阻值R3。通过在相邻R1电阻器之间增加一个R1电阻器,以及在所述R1电阻器之间的新节点和一个新开关之间添加一个R2电阻器,来增加另一个单元,所述新开关将所述新R2电阻器的较低端切换到VS或接地。
选择R1、R2、和R3的值,使得对于电阻器网络30里的所有单元,流经相邻单元的R2电阻器32、42、52的电流比率保持一个恒定比率。因此,每个连续开关54、44、34选择以相同比率递增的电流。这个恒定比率电流产生一个dB线性电流增量到求和节点VS,以及一个dB-线性增量增益。
由于开关34仅被一个R2电阻器32从输入VIN隔开,开关34选择的电流是最大电流。最大电流有最小的等效电阻,并产生最大的增益幅度。开关54被R2电阻器52和R1电阻器31、…、41从VIN隔开,开关54选择最小的电流和最小的增益幅度。通过选择中间开关44,选择中间电流和中间增益。开关34、44、54中仅有一个开关会被选择以连接到求和节点VS,而开关34、44、54中的其它开关接地。R3电阻器53也接地。
R3电阻器53的R3值被设置等于:R2电阻器52与串联着的R1电阻器51和R3电阻器53并联后的等效电阻。
R3=R2||R1+R3。
R3电阻器53的R3值被选择等于:在最后单元50里所有3个电阻器51、52、53的等效电阻。R3的这种选择使得电阻器网络30能够进行递归电流分配(RCD)行。来自连续开关54、44、34的电流有恒定递增比率,从而产生dB线性增量增益。
图7-10突出显示图6电阻器网络里的递归电流分配(RCD)。在图7,图6的最后单元50有3个电阻器。R2电阻器52与串联着的R1电阻器51和R3电阻器53并联。
不用选择R1、R2和R3的任意值,要特别选择R3值。R3电阻器53的R3值被设置等于:R2电阻器52与串联着的R1电阻器51和R3电阻器53并联后的等效电阻。
R3=R2||R1+R3。
或
1/R3=1/R2+1/(R1+R3)。
R3=[R2*(R1+R3)]/(R2+R1+R3)。
这变成一个二次方程:
R3^2+R3*R1-R1*R2=0。
R3的解是:
R3=[–R1+sqrt(R1^2+4*R1*R2)]/2。
另一个解被舍弃,因为其提供一个负的电阻值R3。
因此,R3电阻器53的R3值被选择等于在最后单元50里所有3个电阻器51、52、53的等效电阻。最后单元50的等效R3电阻器58的电阻值等于R2电阻器52与串联着的R1电阻器51和R3电阻器53并联后的电阻值。
在图8,由于最后单元50里所有3个电阻器51、52、53的等效电阻是R3,等效R3电阻器58可以替换最后单元50。中间单元40,和最后单元50’里等效R3电阻器58一起,现在有着跟原始最后单元50一样(图7)一样的3个电阻器R1、R2、R3的相同排列。R2电阻器42与串联着的R1电阻器41和等效R3电阻器58并联。因此,中间单元40里的3个电阻器41、42、58可以被替换为等效R3电阻器58。
图9显示具有等效R3电阻器58的等效中间单元40’。同样,R2电阻器32与串联着的R1电阻器31和等效R3电阻器58并联。由于R2||(R1+R3)等于R3,电阻器网络30的第一单元的3个电阻器31、32、58可以被等效R3电阻器58替换。图10显示具有等效R3电阻器58的等效电阻器网络30’。
因此,在电路解析中,电阻器网络30里的每个单元40、50被递归替换为等效R3电阻器58。开关34选择的第一电流除以(R1+R2+R3)/R2,或乘以R2/(R1+R2+R3),可以获得开关44选择的第二电流。开关44选择的第二电流除以(R1+R2+R3)/R2,或乘以R2/(R1+R2+R3),可以获得开关54选择的第三电流。从左边开始的第N个开关的电流与以下成比例:
[R2/(R1+R2+R3)]^N。
通过增加更多的R1电阻器41、R2电阻器42、和开关44,可以增加更多电阻器单元件,N值会上升,但仍然仅有3个电阻器值R1、R2、R3需要匹配。因此,电阻器网络30可以被扩大到更多数目的开关和可选择电流,而不会增加需要匹配的电阻值数目。
图11显示电阻器网络内单元之间的恒定电流比率。递归电流分配是通过电阻器网络30进行的。最大的电流,穿过R2电阻器32的电流i32,被开关34选择,和R2/(R1+R2+R3)成比例。中间电流,穿过R2电阻器42的电流i42,被开关44选择,和[R2/(R1+R2+R3)]^2成比例。第三电流,穿过R2电阻器52的电流i52,被开关54选择,和[R2/(R1+R2+R3)]^3成比例。
当加入额外电阻器单元如中间单元40时,第N个单元的电流,和[R2/(R1+R2+R3)]^N成比例。
相邻电流的比率是恒定的。例如,比率i32/i42是R2/(R1+R2+R3)。同样,比率i42/i52也是R2/(R1+R2+R3)。通过从开关34、44、54只选择一个R2电流,以连接到求和节点VS,并通过连接其它开关的R2电流到地,可以实现一个具有dB线性编程步阶的PGA。
编程步阶X,以分贝表示为:
R2/(R1+R2+R3)=10^(-X/20)。
图12显示一个使用递归电流分配(RCD)电阻器网络的、开关虚拟接地或实际接地的全差分PGA。输入VINP施加到电阻器网络30,其有开关34、44、54以连接到求和节点VSP上,至差分放大器68的反相输入(-)上。反馈电阻器14将输出VOUTN反馈到求和节点VSP。
与电阻器网络30相同的第二电阻器网络60,接收输入VINN,并有开关64、74、84,其连接电流穿过R2电阻器62、72、82,到第二求和节点VSN。第二求和节点VSP连接到差分放大器68的非反相输入(+)。反馈电阻器14将输出VOUTP反馈到求和节点VSN。
R1电阻器61、71、81,与R1电阻器31、41、51有相同的R1电阻,以相同方式运行。同样,在电路解析里,最后单元80里的R3电阻器83,可以替换为等效R3电阻器58,使得中间单元70有同样的R2与R1+R3并联。
仅有一对开关被接通,而其它开关被停用以将R2电流接地。当开关34、64被接通时,最大的电流经过求和节点VSP、VSN,而其它开关44、54、74、84将其R2电流分流到地。当开关44、74被接通时,中间电流流进求和节点VSP、VSN,而其它开关34、54、64、84将其R2电流分流到地。当最后开关54、84被接通时,最小的电流流进求和节点VSP、VSN,而其它开关34、44、64、74将其R2电流分流到地。
当一个差分信号施加到差分输入VINN、VINP,且仅有一对开关被选择时,差分放大器68有一个增益,该增益是由电阻器网络30、60的开关34、44、54、64、74、84所选择的电流确定。该增益可以是反相的或非反相的。与使用单端信号相比,当使用差分信号时,可以获得一个更好的信噪比。
图13显示一个递归电流分配(RCD)电阻器网络,其与一个电流镜放大器一起使用,用于一个开环PGA。图6-12显示闭环放大器。对一些应用,开环放大器是非常期待的。
电阻器网络104类似于图6的电阻器网络30,驱动可选择的电流到求和节点VS至放大器10。放大器10的非反相(+)输入,连接到一个参考电压VREF。
在一个PMOS打开的区域里,可以选择VREF,使得开关44、54不会遇到浮动开关问题。VREF值的选择,取决于期望的iBIAS。最大的iBIAS=(VDD-VREF)/R2。
放大器10的输出驱动p-沟道晶体管116的栅极,以控制偏压电流iBIAS从求和节点VS流过其沟道再到n-沟道晶体管114。穿过n-沟道晶体管114的偏压电流产生一个漏极电压,其施加到晶体管114的栅极和电流镜晶体管112的栅极。因此,iBIAS电流被镜像到晶体管112,镜像电流取决于晶体管112、114的比率。
差分输入VINP、VINN施加到差分n-沟道晶体管96、98的栅极,其拖曳电流经过电阻器92、94。差分n-沟道晶体管96、98的源极连接在一起,并被连接到电流镜晶体管112的漏极。
通过从电阻器网络104选择一个电流,可以控制差分放大器里的尾电流iBIAS。在如电阻器网络30所述的,电流是可以对数步阶来选择的。因此,选择的电流是dB线性的,且偏压电流iBIAS也是dB线性的。从而能够获得一个dB线性的增益,因为差分放大器阶段的增益是和iBIAS的平方成比例的。
【其它实施方式】
发明人还补充了一些其它实施例。例如,来自R3电阻器53的最小电流可以永久连接到节点VS或接地,或者在最小电流可以忽略不计时,可以使用和切换一个开关,和开关54一样。除了可被选择的对数步阶,还可以提供一个预先设置的电流给第一或最后可编程设置。
在不同节点,可以添加额外的组件以满足不同目的,如用作掉电模式的切断开关、电压移位器、以设置交流电工作点的偏置电流等。图13的差分放大器可以被反相,将n-沟道晶体管换位p-沟道以及电源接地。可以使用不同的参考电压或虚拟电源,而不是一个硬接地。图12的差分放大器可以用于单端非反相应用,其中VINP接地,VIN施加到VINN,从VOUTN获取输出,忽略VOUTP。
通过选择RF为10k-Ohm、R1为106Ohms、R2为1995Ohm、以及R3为410Ohms,能够实现图3表格里所示的例子。还可以使用这些电阻值的倍数,如212、3990、和820Ohms分别给R1、R2、R3。
电阻值可以四舍五入或近似使用。例如,R1可以四舍五入到100Ohm、R2四舍五入到2K-Ohm、R3四舍五入到400Ohms。当精确的对数运行不重要时,电阻器值可以更大范围地近似。对于重要应用,可以使用+/-5%误差范围内的电阻值,对于一般应用,可以使用+/-10%的范围,而对于廉价应用,可以使用+/-20%的范围,如玩具。
开关34、44、54可以各自被实施为一对传输门,或一对n-沟道通路晶体管。例如,开关34、44、54可以各自被实施为并联的n-沟道和p-沟道晶体管,如图2、4里的开关20所示。尽管只选择一个开关来连接到求和节点VS,其它实施例也可以选择两个或多个开关以连接到VS,以获得比对数增量更复杂的增量,或用于对数步阶之间的中间步阶。
R1电阻器51和R3电阻器53的位置可以互换,使得R1电阻器51连接到VS,而R3电阻器53连接在R1电阻器51和R2电阻器52上端之间。保持R1电阻器51和R3电阻器53的串联连接,不管它们的次序或顺序。
反馈电阻器14也可以是可编程的,如用作粗略的增益选择,而电阻器网络30提供精细的增益选择。可以增加来自其它电阻器网络的其它电流,其可以被选择到求和节点VS上。当需要非对数步阶的增益时,可以选择这些其它电流。例如,当需要对数步阶时,放大器电路可以使用电阻器网络30,并在需要线性编程步阶时,使用另一个电阻器网络。每次仅能够使用一个网络。或者,可以同时使用对数和线性网络。在选择电阻器网络30的电流以提供对数增益步阶之前,可以增加偏置电流到求和节点VS,以提供一个增益偏移。
电流源,如图13的电阻器92、94,可以实施为n-沟道或p-沟道晶体管,其栅极接收一个固定电压。通过偏置产生器如电阻分压器或一串晶体管,可以产生固定电压或偏置电压。
不直接将反馈晶体管连接到求和节点VS,而是将一个来自固定电流源的偏置电流供应iBIAS,然后其受控于晶体管116。
已经描述了各种运行理论,以尽力解释本发明的运行。这些理论大概是真实的、通常较为复杂的物理行为。这些理论可能不正确,尽管有用于设计电路。本发明不受限于这些理论,且并不取决于这些理论是正确的。
电路设计者可以选择电阻器、电容器、晶体管、以及其它组件以有一个产生期望的电压和电流的比率。虽然已经描述了互补金属氧化物半导体(CMOS)晶体管,但可以替换为其它晶体管技术和变形,可以使用不同于硅的材料,如砷化镓(GaAs)和其它变形。可以使用DMOS、LDMOS、以及扩散增强晶体管。也可以使用双极型晶体管。
通过增加延迟线或控制前沿阻止单元(leading-edge blocking units)里的延迟,可以调整时间。也可以增加脉冲产生器。输出或控制信号可以互换,增加一个反相。反相和非反相输入可以互换,输出极性反转。
分开的电源和接地可以用于一些组件。晶体管的主体或衬底节点,或下扩散电阻器,可以连在一起对p-沟道晶体管供电,对n-沟道晶体管接地,或者一个衬底偏置产生器可以被用来产生体电压。施加到p-沟道和n-沟道晶体管栅极的信号可以切换,以便供电或接地以给电路断电。
偏置电压可以是固定的,或可以调整的,如检查温度、过程或电源电压。可以使用带隙基准电压。
尽管已经描述了正电流,但电流可以是负的或正的,因为在一些情况下,电子或空穴都可以看作是电载体。在参照相反极性的电载体时,源电流和沉电流是可以互换的术语。电流可以在相反方向上流动。
在不同节点可以添加额外的组件,如电阻器、电容器、电感器、晶体管等,并且也可以出现寄生组件。利用额外晶体管或其它方式,能够实现启用或停用电路。旁通晶体管或传输门可以被用于隔离目的。
可以增加反相,或额外缓冲。在电路仿真或现场测试之后,可以选择电阻器、晶体管、或电容器的最终尺寸。金属膜选项或其它可编程组件可以被用来选择最终电容器、电阻器或晶体管尺寸。
发明背景部分可能包含有关本发明问题或环境的背景信息,而不是描述其他人的现有技术。因此,包含这些材料在发明背景部分里并不是表示申请人认可现有技术。
在此描述的任何方法或过程是可以机器实施的或计算机实施的,且意在通过机器、计算机或其它装置执行,而不是意在仅由个人而不靠机器协助来执行。产生的可见结果可能包括,在显示器装置如计算机监控器、投影仪装置、音频产生装置、和相关媒体装置上显示的报告或其它机器产生的显示,可能包括也是机器产生的硬拷贝打印输出。其它机器的计算机控制是另一个可见结果。
在此所述的任何优势可能并不适用于本发明的所有实施例。当在权利要求元素里引用词语“装置”时,经常会在词语“装置”之前有一个或多个词语的标记。在词语“装置”之前的词语是一个意在方便引用权利要求的标记,而不是意在传达一个结构性限制。这种装置-加-功能的权利要求意在不仅覆盖在此所述的用来执行功能及其结构等同物的结构,而且包括等同的结构。例如,尽管螺丝和螺母具有不同的结构,但它们是等同的结构,因为它们都能执行固定的功能。信号通常是电信号,但可以是在光纤上载有的光信号。
前面已经描述了本发明的实施例。这不是穷尽性的,或将本发明限制在所披露的精确形式里。根据以上教义,许多修改和变形是可能的。本发明的范围并不受限于详细描述,而是受限于所附的权利要求。
Claims (17)
1.一种可编程增益放大器PGA,其特征在于,包括:
一个放大器,其有第一输入和第二输入,其在第一输入上接收一个求和节点,所述放大器根据所述第一输入和所述第二输入之间的电压差,驱动一个输出;
一个反馈电阻器,其连接在所述第一输入和所述输出之间;
一个电阻器网络,其有一个接收输入信号的输入,并且有多个可选择输出;
多个开关,其连接所述电阻器网络的所述多个可选择输出到所述放大器的所述第一输入;
在所述电阻器网络里的一个最后单元,所述最后单元有第一电阻器与第三电阻器串联,并有第二电阻器,其位于一个单元输入和一个可选择输出之间,所述可选择输出是由所述多个开关选择的所述多个可选择输出之一,所述单元输入也连接到与所述第三电阻器串联的所述第一电阻器;
在所述电阻器网络里的多个中间单元,每个中间单元有一个单元输入、一个可选择输出以及一个连接输出,所述中间单元的可选择输出是所述多个可选择输出之一,每个中间单元有第一电阻器,其连接在所述单元输入和所述连接输出之间,以及第二电阻器,其连接在所述单元输入和所述可选择输出之间;
其中所述多个中间单元里的前一个单元的所述连接输出,连接到所述多个中间单元里的下一个单元的所述单元输入;
在所述多个中间单元里的第一单元,有一个接收输入信号的单元输入;
和
在所述多个中间单元里的最后单元,有一个连接输出,其连接到所述最后单元的所述单元输入;
其中所述第一电阻器各自有第一电阻值,所述第二电阻器各自有第二电阻值,所述第三电阻器有第三电阻值,其中所述电阻器网络仅有3个电阻值;
其中所述第三电阻值介于所述第二电阻值与串联着的所述第一电阻值和所述第三电阻值并联后的等效电阻值+/-10%;
对于所述多个单元里的一个单元N,其开关所选择的电流与[R2/(R1+R2+R3)]^N成比例,其中R2是第二电阻值,R1是第一电阻值,R3是第三电阻值,N是在所述多个单元里的第一单元和单元N之间的单元个数,包括所述第一单元和单元N;
一个反馈晶体管,其栅极接收所述放大器输出,用于控制来自所述求和节点的电流,以产生一个偏置电流;
第一电流镜晶体管,其接收来自所述反馈晶体管的所述偏置电流,其栅极和漏极连接在一起作为一个电流镜节点;
第二电流镜晶体管,其栅极接收所述电流镜节点;
第一差分晶体管,其栅极接收第一输入信号,其漏极连接到所述第二电流镜晶体管;
第二差分晶体管,其栅极接收第二输入信号,其漏极连接到所述第二电流镜晶体管。
2.根据权利要求1所述的PGA,其特征在于,所述放大器的所述第二输入接地。
3.根据权利要求2所述的PGA,其特征在于,所述多个开关中仅有一个开关被选择连接到所述放大器的所述第一输入,以设置所述放大器的增益,其中在所述多个开关里其它开关未被选择时,就连接到所述放大器的所述第二输入。
4.根据权利要求3所述的PGA,其特征在于,所述第三电阻值介于所述第二电阻值与串联着的所述第一电阻值和所述第三电阻值并联后的等效电阻值+/-5%。
5.根据权利要求3所述的PGA,其特征在于,所述第三电阻值介于所述第二电阻值与串联着的所述第一电阻值和所述第三电阻值并联后的等效电阻值+/-1%。
6.根据权利要求1所述的PGA,其特征在于,第一电阻值是106Ohms+/-10%,第二电阻值是1995Ohms+/-10%,而第三电阻值是410Ohms+/-10%。
7.根据权利要求1所述的PGA,其特征在于,第一电阻值对第二电阻值对第三电阻值的比率位于106:1995:410的+/-10%误差范围内。
8.根据权利要求1所述的PGA,其特征在于,所述多个开关是晶体管开关,各自有一端接地或虚拟接地。
9.根据权利要求1所述的PGA,其特征在于,所述放大器的所述第一输入是一个反相输入,所述放大器的所述第二输入是一个非反相输入。
10.一个使用递归电流分配RCD的可编程增益放大器PGA,其特征在于,包括:
一个放大器,其有第一输入和的第二输入,其在第一输入上接收一个求和节点,所述放大器根据所述第一输入和所述第二输入之间的电压差,驱动一个输出;
一个反馈电阻器,其连接在所述放大器的所述第一输入和所述输出之间;
一个电阻器网络,其包括:
一个最后单元,其有:
一个最后第二电阻器,其连接在最后单元输入和最后单元可选择输出之间;
一个最后开关,其被选择时,就将来自所述最后第二电阻器的电流连接到所述第一输入,所述最后开关未被选择时,就将来自所述最后第二电阻器的电流连接到地;
一个最后分支,其连接在所述最后单元输入和所述地之间,所述最后分支有最后第一电阻器与第三电阻器串联;
多个单元,各自包括;
一个第二电阻器,其连接在一个单元输入和一个单元可选择输出之间;
一个开关,其被选择时,就将来自所述第二电阻器的电流连接到所述第一输入,在所述开关未被选择时,就将来自所述第二电阻器的电流连接到所述地;和
第一电阻器,其连接在所述单元输入和所述多个单元里下一个单元的单元输入之间,或连接到所述最后单元输入;
对于所述多个单元里的一个单元N,其开关所选择的电流与[R2/(R1+R2+R3)]^N成比例,其中R2是第二电阻值,R1是第一电阻值,R3是第三电阻值,N是在所述多个单元里的第一单元和单元N之间的单元个数,包括所述第一单元和单元N;
其中所述多个单元里的第一单元接收一个输入信号作为所述单元输入;
一个反馈晶体管,其栅极接收所述放大器输出,用于控制来自所述求和节点的电流,以产生一个偏置电流;
第一电流镜晶体管,其接收来自所述反馈晶体管的所述偏置电流,其栅极和漏极连接在一起作为一个电流镜节点;
第二电流镜晶体管,其栅极接收所述电流镜节点;
第一差分晶体管,其栅极接收第一输入信号,其漏极连接到所述第二电流镜晶体管;
第二差分晶体管,其栅极接收第二输入信号,其漏极连接到所述第二电流镜晶体管。
11.根据权利要求10所述的使用递归电流分配RCD的可编程增益放大器PGA,其特征在于,所述第一电阻器和所述最后第一电阻器都有第一电阻值;
其中所述第二电阻器和所述最后第二电阻器都有第二电阻值;
其中所述第三电阻器有第三电阻值,其介于所述第二电阻值与串联着的所述第一电阻值和所述第三电阻值并联后的等效电阻值+/-10%。
12.根据权利要求11所述的使用递归电流分配RCD的可编程增益放大器PGA,其特征在于,所述多个单元包含7个单元,其中来自第二电阻器的8个电流中的其中一个电流,被开关选择连接到所述放大器的所述第一输入。
13.根据权利要求12所述的使用递归电流分配RCD的可编程增益放大器PGA,其特征在于,在所述8个电流之间是以对数步阶相间隔。
14.根据权利要求11所述的使用递归电流分配RCD的可编程增益放大器PGA,其特征在于,所述放大器是一个差分放大器,并且所述放大器的所述输出是第一输出;
还包括:
第二反馈电阻器,其连接在所述放大器的第二输入和第二输出之间;
第二电阻器网络,其包括:
最后单元,其包括:
最后第二电阻器,其连接在最后单元输入和最后单元可选择输出之间;
最后开关,其被选择时,将来自所述最后第二电阻器的电流连接到所述第二输入,在所述最后开关未被选择时,将来自所述最后第二电阻器的电流连接到地;
最后分支,其连接在所述最后单元输入和所述地之间,所述最后分支有最后第一电阻器与第三电阻器串联;
多个单元,各自包括:
第二电阻器,其连接在单元输入和单元可选择输出之间;
一个开关,其被选择时,将来自所述第二电阻器的电流连接到所述第二输入,在所述开关未被选择时,将来自所述第二电阻器的电流连接到所述地;
第一电阻器,其连接在所述单元输入和所述多个单元里下一个单元的单元输入之间,或连接到所述最后单元输入;
其中所述多个单元里的第一单元接收一个补充输入信号作为所述单元输入。
15.一个可编程电阻器网络电路,其特征在于,包括:
最后单元,其包括:
最后第二电阻器,其连接在最后单元输入和最后单元可选择输出之间;
最后开关,其被选择时,就将来自所述最后第二电阻器的电流连接到一个求和节点,在所述最后开关未被选择时,就将来自所述最后第二电阻器的电流连接到地;
最后分支,其连接在所述最后单元输入和所述地之间,所述最后分支有最后第一电阻器与第三电阻器串联;
多个单元,各自包括:
第二电阻器,其连接在单元输入和单元可选择输出之间;
一个开关,其被选择时,就将来自所述第二电阻器的电流连接到所述求和节点,在所述开关未被选择时,就将来自所述第二电阻器的电流连接到所述地;
第一电阻器,其连接在所述单元输入和所述多个单元里下一个单元的单元输入之间,或连接到所述最后单元输入;
对于所述多个单元里的一个单元N,其开关所选择的电流与[R2/(R1+R2+R3)]^N成比例,其中R2是第二电阻值,R1是第一电阻值,R3是第三电阻值,N是在所述多个单元里的第一单元和单元N之间的单元个数,包括所述第一单元和单元N;
其中所述多个单元里的第一单元接收一个输入信号作为所述单元输入;
一个放大器,其在第一放大器输入上接收所述求和节点,所述放大器根据所述第一放大器输入和第二放大器输入之间的电压差,驱动一个放大器输出;
一个反馈晶体管,其栅极接收所述放大器输出,用于控制来自所述求和节点的电流,以产生一个偏置电流;
第一电流镜晶体管,其接收来自所述反馈晶体管的所述偏置电流,其栅极和漏极连接在一起作为一个电流镜节点;
第二电流镜晶体管,其栅极接收所述电流镜节点;
第一差分晶体管,其栅极接收第一输入信号,其漏极连接到所述第二电流镜晶体管;
第二差分晶体管,其栅极接收第二输入信号,其漏极连接到所述第二电流镜晶体管。
16.根据权利要求15所述的可编程电阻器网络电路,其特征在于,所述第一电阻器和所述最后第一电阻器都有第一电阻值;
其中所述第二电阻器和所述最后第二电阻器都有第二电阻值;
其中所述第三电阻器的第三电阻值介于所述第二电阻值与串联着的所述第一电阻值和所述第三电阻值并联后的等效电阻值+/-10%。
17.根据权利要求16所述的可编程电阻器网络电路,其特征在于,还包括:
一个反馈电阻器,其连接在所述第一放大器输入和所述放大器输出之间;
其中所述第二放大器输入接地。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/245,475 US9966913B2 (en) | 2016-08-24 | 2016-08-24 | Linear-in-dB, low-voltage, programmable/variable gain amplifier (PGA) using recursive current division |
US15/245,475 | 2016-08-24 | ||
PCT/CN2016/097397 WO2018035880A1 (en) | 2016-08-24 | 2016-08-30 | Linear-in-db, low-voltage, programmable/variable gain amplifier (pga) using recursive current division |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106464222A CN106464222A (zh) | 2017-02-22 |
CN106464222B true CN106464222B (zh) | 2019-07-16 |
Family
ID=58215729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680001131.9A Expired - Fee Related CN106464222B (zh) | 2016-08-24 | 2016-08-30 | 可编程增益放大器pga和可编程电阻器网络电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106464222B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107272805B (zh) * | 2017-07-27 | 2018-11-23 | 中科亿海微电子科技(苏州)有限公司 | 数控直流电流源 |
CN116915257A (zh) * | 2017-09-21 | 2023-10-20 | 德克萨斯仪器股份有限公司 | 可编程增益放大器和包含pga的δς模数转换器 |
US10778147B2 (en) * | 2018-12-04 | 2020-09-15 | Nanya Technology Corporation | Drive level auto-tuning system, drive level auto-tuning method and non-transitory computer readable medium |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119095A (en) * | 1988-06-29 | 1992-06-02 | Nec Corporation | D/a converter for minimizing nonlinear error |
US5455582A (en) * | 1992-12-17 | 1995-10-03 | Ulsi Technology, Inc. | Digital to analog converter employing R-2R ladders with substituted shunt arms |
US5523712A (en) * | 1994-03-09 | 1996-06-04 | Nippon Precision Circuits Inc. | Resistor array circuit device and variable gain device utilizing same |
CN1318222A (zh) * | 1998-09-18 | 2001-10-17 | 特里帕斯科技公司 | 控制音频信号电平的方法和装置 |
US6307490B1 (en) * | 1999-09-30 | 2001-10-23 | The Engineering Consortium, Inc. | Digital to analog converter trim apparatus and method |
US6633246B1 (en) * | 2002-10-16 | 2003-10-14 | Analog Devices, Inc. | Converter circuit with reduced area switch compensation resistance |
CN1734932A (zh) * | 2004-08-03 | 2006-02-15 | 瑞昱半导体股份有限公司 | 可变增益的放大电路 |
CN101783653A (zh) * | 2008-11-24 | 2010-07-21 | 凌力尔特有限公司 | 用于可变增益放大器的方法和系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7248192B2 (en) * | 2005-11-03 | 2007-07-24 | Analog Devices, Inc. | Digital to analog converter and a ground offset compensation circuit |
JP5581989B2 (ja) * | 2010-11-16 | 2014-09-03 | 株式会社リコー | 利得切換型増幅器およびそれを用いたオーディオ機器 |
-
2016
- 2016-08-30 CN CN201680001131.9A patent/CN106464222B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119095A (en) * | 1988-06-29 | 1992-06-02 | Nec Corporation | D/a converter for minimizing nonlinear error |
US5455582A (en) * | 1992-12-17 | 1995-10-03 | Ulsi Technology, Inc. | Digital to analog converter employing R-2R ladders with substituted shunt arms |
US5523712A (en) * | 1994-03-09 | 1996-06-04 | Nippon Precision Circuits Inc. | Resistor array circuit device and variable gain device utilizing same |
CN1318222A (zh) * | 1998-09-18 | 2001-10-17 | 特里帕斯科技公司 | 控制音频信号电平的方法和装置 |
US6307490B1 (en) * | 1999-09-30 | 2001-10-23 | The Engineering Consortium, Inc. | Digital to analog converter trim apparatus and method |
US6633246B1 (en) * | 2002-10-16 | 2003-10-14 | Analog Devices, Inc. | Converter circuit with reduced area switch compensation resistance |
CN1734932A (zh) * | 2004-08-03 | 2006-02-15 | 瑞昱半导体股份有限公司 | 可变增益的放大电路 |
CN101783653A (zh) * | 2008-11-24 | 2010-07-21 | 凌力尔特有限公司 | 用于可变增益放大器的方法和系统 |
Also Published As
Publication number | Publication date |
---|---|
CN106464222A (zh) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7088180B2 (en) | Programmable gain current amplifier | |
US8295336B2 (en) | High bandwidth programmable transmission line pre-emphasis method and circuit | |
CN100593908C (zh) | 用于pll/dll的高输出阻抗电荷泵 | |
US6580326B2 (en) | High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance | |
US6985036B2 (en) | Digitally controlled transconductance cell | |
US20140203794A1 (en) | Methods and structures for dynamically calibrating reference voltage | |
US9966913B2 (en) | Linear-in-dB, low-voltage, programmable/variable gain amplifier (PGA) using recursive current division | |
CN106464222B (zh) | 可编程增益放大器pga和可编程电阻器网络电路 | |
US8274331B2 (en) | Differential receiver | |
US20040051576A1 (en) | Delay generator | |
US7705663B2 (en) | Semiconductor integrated circuit | |
JP4361065B2 (ja) | 指数関数発生器及びこれを用いた可変利得増幅器 | |
US7612614B2 (en) | Device and method for biasing a transistor amplifier | |
US6756841B2 (en) | Variable offset amplifier circuits and their applications | |
JP2002204132A (ja) | 高精度差動型スイッチト電流源 | |
US6930551B2 (en) | Zero voltage class AB minimal delay output stage and method | |
US6784651B2 (en) | Current source assembly controllable in response to a control voltage | |
US9608582B2 (en) | Method for an adaptive transconductance cell utilizing arithmetic operations | |
EP2779445A1 (en) | Three Stage Amplifier | |
US7272526B2 (en) | Method and apparatus for autocalibrating a plurality of phase-delayed clock signal edges within a reference clock period | |
US9473092B2 (en) | Reconfigurable amplifier | |
US10270393B1 (en) | Transconductance amplifier with nonlinear transconductance and low quiescent current | |
US6563374B1 (en) | Positive and negative current feedback to vary offset in variable-offset amplifier circuits | |
CN106208996B (zh) | 可变增益放大器电路,主放大器的控制器和相关控制方法 | |
US10826451B2 (en) | Combined resistance circuit and variable gain amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190716 |
|
CF01 | Termination of patent right due to non-payment of annual fee |