TWI587626B - 運算放大器電路 - Google Patents

Description

運算放大器電路

本揭露是有關於一種運算放大器電路。

習知的運算放大器電路廣泛地應用於積體電路中，用以根據差動訊號產生一放大後的輸出訊號。運算放大器電路通常會偏壓在一電壓供應端VDD。然而電壓供應端VDD之電壓位準不同或改變，可能會導致運算放大器電路的輸出端隨著電壓供應端之電壓變化而有不同的電壓位準或電流變化，可能會導致雜訊的產生而影響到輸出端上的輸出訊號，造成運算放大器的輸出有誤差或不精準的情形。因此，有必要提供一種能控制運算放大器電路的輸出端之電壓位準的運算放大器電路。

根據本揭露的一實施例，提供一種運算放大器電路。運算放大器電路包含一運算放大器及一共模回饋電路。運算放大器電路包含一第一電晶體、一第二電晶體、一第一電阻、一第二電阻、一第三電阻、一第四電阻及一第五電阻。第一電晶體的控制端耦接至一第一輸入端。第二電晶體的第二端耦接至第一電晶體的第二端，第二電晶體的控制端耦接至一第二輸入端。第一電阻耦接在第一電晶體的第二端與一接地端之間。第二電阻的第一端耦接至一電壓供應端。第三電阻的第一端耦接至電壓供應端。第四電阻的第一端耦接至第二電阻的第二端，第四電阻的第二端耦接 至第一電晶體的第一端。第五電阻的第一端耦接至第三電阻的第二端，第五電阻的第二端耦接至第二電晶體的第一端。共模回饋電路包含一控制電路及一電流鏡電路。控制電路依據第四電阻的第一端之電壓位準、第五電阻的第一端之電壓位準、及電壓供應端之電壓位準提供一參考電壓。電流鏡電路的一第一端接收控制電路提供的參考電壓以在電流鏡電路的第一端與接地端之間產生一第一電流。電流鏡電路的一第二端耦接至第四電阻的第二端以在電流鏡電路的第二端與接地端之間產生一第二電流。電流鏡電路的一第三端耦接至第五電阻的第二端以在電流鏡電路的第三端與接地端之間產生一第三電流。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、200‧‧‧運算放大器電路

110‧‧‧運算放大器

120‧‧‧共模回饋電路

122、222‧‧‧控制電路

124、224‧‧‧電流鏡電路

Q1~Q9‧‧‧電晶體

VDD、Vin1、Vin2、Vout1、Vout2、N1、N2‧‧‧端點

Vref‧‧‧參考電壓

I1~I3‧‧‧電流

R1~R6‧‧‧電阻

第1圖繪示依據本揭露第一實施例的一運算放大器電路的示意圖。

第2圖繪示依據本揭露第二實施例的一運算放大器電路的電路圖。

第1圖繪示依據本揭露第一實施例的一運算放大器電路100的示意圖。運算放大器電路100包含一運算放大器110及一共模回饋電路120。運算放大器電路100具有輸入端Vin1及輸入端Vin2，用以接收一差動輸入訊號。運算放大器電路100更具有輸出端Vout及輸出端Vout2，提供一組輸出電壓。運算放大器110包含電晶體Q1~Q2及電阻R1~R5。電晶體Q1的一控制端作為運算放大器電路100的輸入端Vin1，電晶體Q1的一 第一端作為運算放大器電路100的輸出端Vout1，電晶體Q1的一第二端耦接至電阻R4的一第一端。電晶體Q2的一控制端作為運算放大器電路100的輸入端Vin2，電晶體Q2的一第一端作為運算放大器電路100的輸出端Vout2，電晶體Q2的一第二端耦接至電阻R4的一第一端。電阻R4耦接在電晶體Q1的第二端與接地端之間。電阻R2的一第一端耦接至電壓供應端VDD，電阻R2的一第二端耦接至電阻R4的一第一端(即端點N1)。電阻R3的一第一端耦接至電壓供應端VDD，電阻R3的一第二端耦接至電阻R5的一第一端(即端點N2)。電阻R4的一第二端耦接至電晶體Q1的第一端。電阻R5的一第二端耦接至電晶體Q2的一第一端。可視實際應用調整電阻R2~R5的電阻值以決定端點N1~N2之電壓位準以及流經電晶體Q1~Q2的電流。在此實施例中，電晶體Q1及Q2為一N型金氧半電晶體，電晶體Q1及Q2的第一端為汲極端，電晶體Q1及Q2的第二端為源極端，電晶體Q1及Q2的控制端為閘極端。然而，本揭露不以此為限，在其他實施例中，可以使用其他種電晶體來實施電晶體Q1及Q2。

在此實施例中，共模回饋電路120控制輸出端Vout1之電壓位準、輸出端Vout2之電壓位準、流經電晶體Q1的電流以及流經電晶體Q2的電流。共模回饋電路120包含一控制電路122及一電流鏡電路124。在此實施例中，控制電路122依據電阻R4的第一端(端點N1)之電壓位準、電阻R5的第一端(端點N2)之電壓位準、及電壓供應端VDD之電壓位準提供一參考電壓Vref。電流鏡電路124的一第一端接收控制電路122提供的參考電壓Vref以在電流鏡電路124的第一端與接地端之間產生一電流I1，電流鏡電路124依據參考電壓Vref決定電流I1的大小。電流鏡電路 124的一第二端耦接至電阻R4的第二端(即輸出端Vout1)以在電流鏡電路124的第二端與接地端之間產生一電流I2，且電流鏡電路124的一第三端耦接至電阻R5的第二端(即輸出端Vout2)以在電流鏡電路124的第三端與接地端之間產生一電流I3。電流鏡電路124依據參考電壓Vref產生電流I2及電流I3，電流I2與電流I3實質上相同。

因此，在此實施例中，共模回饋電路120和電阻R2~R5形成提供共模回饋的一迴路以控制輸出端Vout1之電壓位準及輸出端Vout2之電壓位準。舉例來說，當電壓供應端VDD之電壓位準由1.8V增加到2.8V時，端點N1和端點N2之電壓位準也由1.5V增加到2.5V，也就是說，控制電路122所接收之端點N1之電壓位準、端點N2之電壓位準、及電壓供應端VDD之電壓位準都增加了，則控制電路122提供的參考電壓Vref之電壓位準也會增加。由於控制電路122提供的參考電壓Vref之電壓位準增加了，電流鏡電路124依據參考電壓Vref所產生之電流I2及電流I3也因此增加了。又因為從輸出端Vout1及輸出端Vout2流出之電流I2及電流I3增加了，因此輸出端Vout1及輸出端Vout2之電壓位準會下降，也因此輸出端Vout1及輸出端Vout2之電壓位準可保持在一固定的電壓位準，例如1.4V。另一方面，因為有電流I2及電流I3分別從輸出端Vout1及輸出端Vout2流入電流鏡電路124，流經電晶體Q1的電壓位準的電流不會增加。並且，輸出端Vout1及輸出端Vout2之電壓位準也會接近，流經電晶體Q1的電壓位準的電流也會相近於流經電晶體Q2的電壓位準的電流。因此，共模回饋電路120可控制運算放大器的兩輸出端之電壓位準，以及並且控制運算放大器的兩輸出端之電流，而使運算放大器的輸出端不會隨著電壓供應端之 電壓變化而有不同的電壓位準或電流變化，而可避免雜訊的產生，更不會能影響到輸出端上的輸出訊號的精確度。

第2圖繪示依據本揭露第二實施例的一運算放大器電路200的電路圖。在此實施例中，運算放大器電路200包含一共模回體電路，共模回饋電路包含一控制電路222及一電流鏡電路224。電流鏡電路224包含電晶體Q3~Q5及一電阻R6。電晶體Q3的一第一端耦接至電晶體Q3的一控制端，電晶體Q3的一第二端耦接至電阻R6。電晶體Q3為導通並依據參考電壓Vref產生電流I1。電晶體Q4的一第一端耦接至電阻R4的第二端(即輸出端Vout1)，電晶體Q4的一第二端端耦接至接地端，且電晶體Q4的一控制端耦接至電晶體Q3的一控制端。電晶體Q4為導通並依據參考電壓Vref產生電流I2。電晶體Q5的一第一端耦接至電阻R5的第二端(即輸出端Vout2)，電晶體Q5的一第二端端耦接至接地端，且電晶體Q5的一控制端耦接至電晶體Q3的控制端。電晶體Q5為導通並依據參考電壓Vref產生電流I3。因為電晶體Q4的閘極端之電壓位準與電晶體Q5的閘極端之電壓位準相同(又等於參考電壓Vref)，電流I2與電流I3實質上相同。電阻R6耦接在電晶體Q3的一第二端以及接地端之間。在此實施例中，電晶體Q3~Q5為一N型金氧半電晶體，電晶體Q3~Q5的第一端為汲極端，電晶體Q3~Q5的第二端為源極端，電晶體Q3~Q5的控制端為閘極端。然而，本揭露不以此為限，在其他實施例中，可以使用其他種電晶體來實施電晶體Q3~Q5，也可以使用其他元件的組合來實施電流鏡電路224。

在此實施例中，控制電路222包含電晶體Q6~Q7。電晶體Q6和電晶體Q7耦接在電壓供應端VDD與電流鏡電路224之間。電晶體 Q6的一控制端耦接至電阻R7的第一端(即端點N1)。電晶體Q7的一控制端耦接至電阻R8的第一端(即端點N2)。然而，本揭露不以此為限，在其他實施例中，可以使用其他元件的組合來實施控制電路222。

在一實施例中，控制電路222更包含電晶體Q8。電晶體Q11的一第一端耦接至電晶體Q8的一控制端，電晶體Q8的一第二端耦接至電晶體Q6的第一端以及電晶體Q7的第一端。

在一實施例中，控制電路222更包含電晶體Q9。電晶體Q9的一第一端耦接至電壓供應端VDD，電晶體Q9的一第二端耦接至電晶體Q8的第一端，電晶體Q9的一控制端耦接至電晶體Q9的第一端。

在此實施例中，電晶體Q6~Q9為一N型金氧半電晶體，電晶體Q6~Q9的第一端為汲極端，電晶體Q6~Q9的第二端為源極端，電晶體Q6~Q9的控制端為閘極端。然而，本揭露不以此為限，在其他實施例中，可以使用其他種電晶體來實施電晶體Q6~Q9。

在此實施例中，電晶體Q3~Q7及電阻R4~R6形成提供共模回饋的一迴路以控制輸出端Vout1之電壓位準及輸出端Vout2之電壓位準。舉例來說，當電壓供應端VDD之電壓位準由1.8V增加到2.8V時，端點N1和端點N2之電壓位準也由1.5V增加到2.5V，也就是說，電晶體Q6的閘極端之電壓位準、電晶體Q7的閘極端之電壓位準都增加了。並且因為電壓供應端VDD之電壓位準增加了，電晶體Q6的汲極端之電壓位準和電晶體Q7的汲極端之電壓位準也增加了。因此流經電晶體Q6的電流和流經電晶體Q7的電流也會隨之增加，使得電晶體Q6的源極端之電壓位準和電晶體Q7的源極端(即參考電壓Vref)之電壓位準也會增加。由於控制電路 222提供的參考電壓Vref之電壓位準(即電晶體Q3~Q5的閘極端之電壓位準)增加了，也就是說電晶體Q4和電晶體Q5的Vgs增加了，電流鏡電路224產生之電流I2及電流I3也因此增加了。又因為從輸出端Vout1及輸出端Vout2流出之電流I2及電流I3增加了，因此輸出端Vout1及輸出端Vout2之電壓位準會下降，故輸出端Vout1之電壓位準及輸出端Vout2之電壓位準可保持在一固定電壓位準，例如1.4V。另一方面，因為有電流I2及電流I3分別從輸出端Vout1及輸出端Vout2流入電流鏡電路224，且電流I2與電流I3實質上相同，因此流經電晶體Q1的電流也會相近於流經電晶體Q2的電流。據此，共模回饋電路可控制運算放大器的兩輸出端之電壓位準，以及並且控制運算放大器的兩輸出端之電流，而使運算放大器的輸出端不會隨著電壓供應端之電壓變化而有不同的電壓位準或電流變化，而可避免雜訊的產生，更不會能影響到輸出端上的輸出訊號的精確度。

在一實施例中，運算放大器電路200全部的電晶體Q1~Q9都以N型高電子移動率電晶體(High-electron-mobility transistor，HEMT)來實施，可在高電子移動率電晶體的製程限制下，不需要使用P型高電子移動率電晶體仍可提供輸出端電壓穩定且電流穩定之運算放大器。

根據上述實施例，提供了多種運算放大器電路。本揭露的偏壓電路包含共模回饋電路，藉由控制電路偵測運算放大器的兩端點之電壓位準提供參考電壓至電流鏡電路，電流鏡電路再從運算放大器的兩輸出端點產生兩路電流，而可控制運算放大器的兩輸出端之電壓位準，以及並且控制運算放大器的兩輸出端之電流，而使運算放大器的輸出端不會隨著電壓供應端之電壓變化而有不同的電壓位準或電流變化，而可避免雜訊的產 生，更不會能影響到輸出端上的輸出訊號的精確度。並且，本揭露更可在製程的限制下，全部使用N型電晶體取代P型電晶體來實施一偏壓電路。

綜上所述，雖然本揭露已以多個實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧運算放大器電路

110‧‧‧運算放大器

120‧‧‧共模回饋電路

122‧‧‧控制電路

124‧‧‧電流鏡電路

Q1、Q2‧‧‧電晶體

VDD、Vin1、Vin2、Vout1、Vout2、N1、N2‧‧‧端點

Vref‧‧‧參考電壓

I1~I3‧‧‧電流

R1~R5‧‧‧電阻

Claims (5)

1. 一種運算放大器電路，包含：一運算放大器，包含：一第一電晶體，其中該第一電晶體的一控制端耦接至一第一輸入端；一第二電晶體，其中該第二電晶體的一第二端耦接至該第一電晶體的一第二端，該第二電晶體的一控制端耦接至一第二輸入端；一第一電阻，耦接在該第一電晶體的該第二端與一接地端之間；一第二電阻，其中該第二電阻的一第一端耦接至一電壓供應端；一第三電阻，其中該第三電阻的一第一端耦接至該電壓供應端；一第四電阻，其中該第四電阻的一第一端耦接至該第二電阻的一第二端，該第四電阻的一第二端耦接至該第一電晶體的一第一端；及一第五電阻，其中該第五電阻的一第一端耦接至該第三電阻的一第二端，該第五電阻的一第二端耦接至該第二電晶體的一第一端；以及一共模回饋電路，包含：一控制電路，用以依據該第四電阻的該第一端之電壓位準、該第五電阻的該第一端之電壓位準、及該電壓供應端之電壓位準提供一參考電壓；以及一電流鏡電路，其中該電流鏡電路的一第一端接收該控制電路提供的該參考電壓以在該電流鏡電路的該第一端與該接地端之間產生一第一電流，該電流鏡電路的一第二端耦接至該第四電阻的該第二端以在該電流鏡電路的該第二端與該接地端之間產生一第二電流，且該電流鏡電路的一第 三端耦接至該第五電阻的該第二端以在該電流鏡電路的該第三端與該接地端之間產生一第三電流。
2. 如申請專利範圍第1項所述之運算放大器電路，其中該電流鏡電路包含：一第三電晶體，用以產生該第三電流，其中該第三電晶體的一第一端耦接至該第三電晶體的一控制端；一第四電晶體，用以產生該第四電流，其中該第四電晶體的一第一端耦接至該第四電阻的該第二端，該第四電晶體的一第二端端耦接至該接地端，且該第四電晶體的一控制端耦接至該第三電晶體的一控制端；一第五電晶體，用以產生該第五電流，其中該第五電晶體的一第一端耦接至該第五電阻的該第二端，該第五電晶體的一第二端端耦接至該接地端，且該第五電晶體的一控制端耦接至該第三電晶體的該控制端；以及一第六電阻，耦接在該第三電晶體的一第二端以及該接地端之間。
3. 如申請專利範圍第2項所述之運算放大器電路，其中該控制電路包含：一第四電晶體，其中該第四電晶體的一控制端耦接至該第四電阻的該第一端；以及一第五電晶體，其中該第五電晶體的一控制端耦接至該第五電阻的該第一端；其中該第四電晶體耦接在該電壓供應端與該電流鏡電路之間，該第五電晶體耦接在該電壓供應端與該電流鏡電路之間。
4. 如申請專利範圍第3項所述之運算放大器電路，其中該控制電路包含：一第六電晶體，其中該第六電晶體的一第一端耦接至該第六電晶體的一控制端，該第六電晶體的一第二端耦接至該第四電晶體的一第一端以及 該第五電晶體的一第一端。
5. 如申請專利範圍第4項所述之運算放大器電路，其中該共模回饋電路更包含：一第七電晶體，其中該七電晶體的一第一端耦接至該電壓供應端，該七電晶體的一第二端耦接至該第六電晶體的該第一端，該第七電晶體的一控制端耦接至該第七電晶體的該第一端。