CN111313851B - 一种lvds用高速数据传输预加重电路及其控制方法 - Google Patents

一种lvds用高速数据传输预加重电路及其控制方法 Download PDF

Info

Publication number
CN111313851B
CN111313851B CN202010121621.0A CN202010121621A CN111313851B CN 111313851 B CN111313851 B CN 111313851B CN 202010121621 A CN202010121621 A CN 202010121621A CN 111313851 B CN111313851 B CN 111313851B
Authority
CN
China
Prior art keywords
emphasis
common
current source
operational amplifier
lvds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010121621.0A
Other languages
English (en)
Other versions
CN111313851A (zh
Inventor
李闯泽
吴龙胜
何杰
李婷
曹天骄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010121621.0A priority Critical patent/CN111313851B/zh
Publication of CN111313851A publication Critical patent/CN111313851A/zh
Application granted granted Critical
Publication of CN111313851B publication Critical patent/CN111313851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一种LVDS用高速数据传输预加重电路及其控制方法，采用两条预加重电流源电路、两个高增益宽带运算放大器以及四个预加重状态切换开关形成基本电路架构，在经典桥型开关电流源拓扑结构基础上增加四个预加重状态切换开关以及一个高增益宽带运算放大器实现对高速数据信号传输过程中高频分量进行幅度增强，以补偿高速信号传输过程信号幅值信息的衰减。本发明能够实现高速数据传输时明显提升共模电压的负反馈调节速度和精度，通过双高增益和宽带运放设计能够解决高速数据传输时共模信号恶化的问题，同时能够有效改善差分信号波形一致性差的问题，达到提升LVDS发送器电路整体信号完整性和减小误码率目的。

Description

一种LVDS用高速数据传输预加重电路及其控制方法
技术领域
本发明属于电路设计领域，涉及一种LVDS用高速数据传输预加重电路及其控制方法。
背景技术
低压差分信号(LVDS)发送器作为高速串行数据通信接口，已经在高速背板、处理器等高速应用场合得到了广泛应用，是一种重要的高速串行数据接口。一般常用的LVDS发送器接口适合通信速率低于500Mbps的场合，而对于中高速传输时，常见的LVDS发送器就不再能够满足标准设计要求，尤其是GHz以上大容性负载条件时，常见的LVDS发送器设计结构就会产生信号质量变差、共模信号漂移变大等问题，使得串行数据误码率急剧增大，从而制约着高速通信的应用。因此，针对中高速应用场合，设计一种带有预加重功能的高速LVDS发送器成为一种必然的选择。典型的LVDS发送器拓扑结构如图1所示，图中的PM1、PM2、NM1及NM2组成桥型开关电流源拓扑结构；上下电流源I1和I2构成3.5mA标准电流源；电阻R1和R2组成共模反馈电路。典型LVDS发送器结构在高速应用时会产生信号幅度衰减，导致波形失真等，造成误码率急剧升高，从而不能满足高速通信的要求。
发明内容
本发明的目的在于针对上述现有技术中LVDS发送器结构不能满足高速数据通信要求的问题，提供一种LVDS用高速数据传输预加重电路及其控制方法，能够实现对高速数据信号传输过程中高频分量进行幅度增强，以补偿高速信号传输过程信号幅值信息的衰减。
为了实现上述目的，本发明一种LVDS用高速数据传输预加重电路有如下的技术方案：
包括分别与两条预加重电流源电路相连的两个高增益宽带运算放大器，两条预加重电流源电路上均设有LVDS发送器桥型拓扑切换开关PMOS管和NMOS管，两条预加重电流源电路之间设有相并联的共模反馈电阻支路和接收器端接负载电阻支路，共模反馈电阻支路和接收器端接负载电阻支路连接于LVDS发送器桥型拓扑切换开关PMOS管和NMOS管之间；共模反馈电阻支路上设置有串联的第一LVDS发送器共模反馈电阻和第二LVDS发送器共模反馈电阻，两个LVDS发送器共模反馈电阻之间由引线与第一高增益宽带运算放大器的输入端相连，第二高增益宽带运算放大器的一个输入端分别经过预加重状态切换开关同时与两条预加重电流源电路相连，该输入端还连接相串联的调零电阻与米勒补偿电容，在第二高增益宽带运算放大器所连接的预加重电流源电路上设置有预加重状态切换开关。
第二高增益宽带运算放大器通过各个预加重状态切换开关配合对共模电压负反馈调节。
通过两条预加重电流源电路组成桥型开关电流源，所述的第一高增益宽带运算放大器输出调节的是桥型开关电流源的第一尾电流沉，所述的第二高增益宽带运算放大器输出调节的是桥型开关电流源的第二尾电流沉，各个预加重状态切换开关采用传输门结构设计。
所述的第一高增益宽带运算放大器采集第一LVDS发送器共模反馈电阻和第二LVDS发送器共模反馈电阻的中间节点电压，标准电压值为1.25V，通过控制第一电流源进行负反馈调节，使其稳定在参考电压1.25V；所述的第二高增益宽带运算放大器采集第一LVDS发送器共模反馈电阻和第二LVDS发送器共模反馈电阻两侧电压，标准电压值为1.025V，控制第二尾电流沉，通过负反馈调节使高速数据传输时共模电平保持稳定。
本发明还提供一种LVDS用高速数据传输预加重电路的控制方法：在进行高速数据发送时，第一高增益宽带运算放大器采集第一LVDS发送器共模反馈电阻和第二LVDS发送器共模反馈电阻的中间节点电压，通过控制预加重电流源电路第一电流源进行负反馈调节，使其稳定在参考电压；第二高增益宽带运算放大器采集第一LVDS发送器共模反馈电阻和第二LVDS发送器共模反馈电阻两侧电压，通过各个预加重状态切换开关配合对共模电压进行负反馈调节，通过双运放环路负反馈调节，使得高速数据传输时获得稳定共模电压。
当无预加重功能时，各个预加重状态切换开关均关闭，使得第一高增益宽带运算放大器只对第一尾电流沉进行调节，第二高增益宽带运算放大器不作任何输出调节；当使能预加重功能时，根据LVDS发送器桥型拓扑切换开关PMOS管以及NMOS管的高低电平状态，调节各个预加重状态切换开关，第二高增益宽带运算放大器使第一LVDS发送器共模反馈电阻和第二LVDS发送器共模反馈电阻的一侧电压稳定在标准电压值，通过动态调节分别与两条预加重电流源电路相连预加重状态切换开关，实现第一LVDS发送器共模反馈电阻和第二LVDS发送器共模反馈电阻的两侧电压的自动调节，进而获得稳定共模电压。
输出信号摆幅精准控制在350mV，使得高速信号数据传输能够获得极大提升。
相较于现有技术，本发明具有如下的有益效果：采用两条预加重电流源电路、两个高增益宽带运算放大器以及四个预加重状态切换开关形成基本电路架构，在经典桥型开关电流源拓扑结构基础上增加四个预加重状态切换开关以及一个高增益宽带运算放大器实现对高速数据信号传输过程中高频分量进行幅度增强，以补偿高速信号传输过程信号幅值信息的衰减。本发明的电路能够实现在高速数据传输时对1.025V共模电压进行负反馈调节，从而提升高速数据传输时共模电压精度。本发明在典型五管运放基础上采用间接补偿方式替换米勒补偿方法达到提高运放带宽的同时保持高增益，能够实现高速数据传输时明显提升1.25V共模电压的负反馈调节速度和精度，通过双高增益和宽带运放设计能够解决高速数据传输时共模信号恶化的问题，同时能够有效改善差分信号波形一致性差的问题，达到提升LVDS发送器电路整体信号完整性和减小误码率目的。通过双运放环路设计，降低了LVDS发送器电路对电流镜偏置电流精度和片外精密电路的要求，尤其在量产制造时能够省掉人工修调偏置电流的繁琐和不变，从而可提高成品率。LVDS发送器端采用双运放环路设计能够有效提高串行数据发送速率和串行数据信号的信号完整性，从而极大降低误码率，提高数据传输可靠性。
附图说明
图1典型负反馈单环路LVDS发送器电路；
图2双运放负反馈环路带预加重LVDS发送器电路；
图3采用高增益宽带运算放大器的高速LVDS发送器电路；
图4带有预加重功能的高速LVDS发送器时序图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
本发明通过双运放环路调节使得桥型开关电流源电路输出信号摆幅精准控制在350mV，使得高速信号数据传输能够获得极大提升。如图2所示为本发明提出的带有预加重功能的高速LVDS发送器结构电路：高增益宽带运算放大器60、61，预加重状态切换开关30、31、32及33，LVDS发送器桥型拓扑切换开关PMOS管20和21，NMOS管22和23，预加重电流源10、11、12、13，LVDS发送器共模反馈电阻40、41，接收器端接负载电阻42及米勒补偿电容70和调零电阻43。在进行高速数据发送时，利用高增益大带宽运放以及信号状态切换开关的作用下，通过双运放环路负反馈调节，使得高速数据传输时获得稳定共模电压，从而改善高速数据传输时共模信号差的问题，提升高速数据传输时的信号完整性和降低误码率。
图3所示为采用间接补偿法高增益宽带共模反馈电路：所设计的高增益高带宽运放A1用来对LVDS发送器核心电路共模电压进行负反馈调节，使得共模电压Vcom稳定在1.25V参考电压。具体工作原理是：第一高增益宽带运算放大器60输出调节的是桥型开关电流源第一电流源10，第二高增益宽带运算放大器61的输出控制预加重电路的第二预加重电流源11和第二尾电流沉13，预加重开关30、31、32及34采用传输门结构设计。第一高增益宽带运算放大器60采集共模反馈电阻40和41的中间节点50电压(标准电压值为1.25V)，然后通过控制桥型开关拓扑结构电流源进行负反馈调节，使其稳定在参考电压1.25V。第二高增益宽带运算放大器61采集共模反馈电阻40和41两侧电压(标准电压值为1.025V)，差分输出端分别控制电流源和电流沉，通过负反馈调节使得高速数据传输时共模电平保持稳定。
不使能预加重功能时，LVDS驱动器工作过程为：
高速数据信号由V_P和V_N数字差分信号组成，当V_N为高电平，V_P为低电平时，桥型开关电流源电路中第一PMOS管20和第二NMOS管23打开，第一NMOS管21和第二PMOS管22关闭，形成如图2中所示I_PATH1的电流通路，大小为3.5mA的电流流过外接负载电阻42阻值为100欧时，负载电阻42两端产生350mV压降的电压信号，即传输数字码1；当V_P为高电平，V_N为低电平时，桥型开关电流源电路中第一NMOS管21和第二PMOS管22开启，第一PMOS管20和第二NMOS管23关闭，形成如图2中所示I_PATH2的电流通路，大小为3.5mA的电流流过外接负载电阻值为100欧时，在负载电阻42两端也产生350mV压降的模拟信号，但是电流方向相反，即传输数字信号0。
LVDS驱动器预加重功能主要是在高速信号传输开始和结束时刻对损失的高频分量进行幅度增强，从而提高信号传输的质量和速度。本发明所设计的高增益高带宽运放A1主要用来对LVDS发送器核心电路共模电压进行负反馈调节，使得共模电压Vcom稳定在1.25V参考电压。具体工作原理是：第一高增益宽带运算放大器60输出调节的是桥型开关电流源的第一电流源10，第二高增益宽带运算放大器61的输出控制预加重电路的第二预加重电流源11和第二尾电流沉13，预加重开关30、31、32及33采用传输门结构设计。第一高增益宽带运算放大器60采集共模反馈电阻40和41的中间节点52电压(标准电压值为1.25V)，然后通过控制桥型开关拓扑结构电流沉进行负反馈调节，使其稳定在参考电压1.25V。第二高增益宽带运算放大器61采集共模反馈电阻40和41两侧电压(标准电压值为1.025V)，差分输出端分别控制电流源和电流沉，通过负反馈调节使得高速数据传输时共模电平保持稳定。
在本发明LVDS用高速数据传输预加重电路控制方法的一种实施例当中，无预加重功能时，预加重开关30、31、32及33均关闭，使得第一高增益宽带运算放大器60只对第一电流源10控制调节，第二高增益宽带运算放大器61不作任何输出调节，最终使其共模电压稳定在1.25V；当使能预加重功能时，当V_P为高电平，V_N为低电平时，开关30、31、32打开，开关33关闭，这时通过第二高增益宽带运算放大器61的负反馈调节会使得节点50的电压稳定在1.025V，相反若发送的高速数据信号V_P为低电平，V_N为高电平时，开关30、31、33打开，开关32关闭，使得共模电阻节点51的电压稳定在1.025V，通过对开关32和33的动态切换，可以实现对共模反馈电阻两侧节点50和51的自动调节。
图4为采用预加重电路的高速LVDS发送器时序图：预加重信号由输入的高速信号通过一组反相器链及或非门电路组合产生，预加重信号只在高速数据发送的起始时刻的固定窗口时间内有效，从而对高速数据发送时的高频分量进行增强，从而提高数据信号质量和可靠性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的技术人员来说，在不脱离本发明思路的前提下，还可以设计若干简单的替换，都应当视为属于本发明权利要求确定的保护范围。

Claims (7)

1.一种LVDS用高速数据传输预加重电路，其特征在于：包括分别与两条预加重电流源电路相连的两个高增益宽带运算放大器，两条预加重电流源电路上均设有LVDS发送器桥型拓扑切换开关PMOS管和NMOS管，两条预加重电流源电路之间设有相并联的共模反馈电阻支路和接收器端接负载电阻支路，共模反馈电阻支路和接收器端接负载电阻支路连接于LVDS发送器桥型拓扑切换开关PMOS管和NMOS管之间；共模反馈电阻支路上设置有串联的第一LVDS发送器共模反馈电阻(40)和第二LVDS发送器共模反馈电阻(41)，两个LVDS发送器共模反馈电阻之间由引线与第一高增益宽带运算放大器(60)的输入端相连，第二高增益宽带运算放大器(61)的一个输入端分别经过预加重状态切换开关同时与两条预加重电流源电路相连，该输入端还连接相串联的调零电阻(43)与米勒补偿电容(70)，在第二高增益宽带运算放大器(61)所连接的预加重电流源电路上设置有预加重状态切换开关。
2.根据权利要求1所述的LVDS用高速数据传输预加重电路，其特征在于：所述的第二高增益宽带运算放大器(61)通过各个预加重状态切换开关配合对共模电压进行负反馈调节。
3.根据权利要求1所述的LVDS用高速数据传输预加重电路，其特征在于：两条预加重电流源电路组成桥型开关电流源，第一高增益宽带运算放大器(60)输出调节的是桥型开关电流源的第一电流源(10)，第二高增益宽带运算放大器(61)输出调节的是桥型开关电流源的第二电流源(11)及第二尾电流沉(13)，各个预加重状态切换开关采用传输门结构设计。
4.根据权利要求1所述的LVDS用高速数据传输预加重电路，其特征在于：
第一高增益宽带运算放大器(60)采集第一LVDS发送器共模反馈电阻(40)和第二LVDS发送器共模反馈电阻(41)的中间节点电压，标准电压值为1.25V，通过控制第一电流源(10)进行负反馈调节，使其稳定在参考电压1.25V；
第二高增益宽带运算放大器(61)采集第一LVDS发送器共模反馈电阻(40)和第二LVDS发送器共模反馈电阻(41)的两侧电压，标准电压值为1.025V，控制第二电流源(11)及第二尾电流沉(13)，通过负反馈调节使高速数据传输时共模电平保持稳定。
5.一种基于权利要求1-4中任意一项所述LVDS用高速数据传输预加重电路的控制方法，其特征在于，包括以下步骤：在进行高速数据发送时，第一高增益宽带运算放大器(60)采集第一LVDS发送器共模反馈电阻(40)和第二LVDS发送器共模反馈电阻(41)的中间节点电压，通过控制预加重电流源电路第一电流源(10)进行负反馈调节，使其稳定在参考电压1.25V；第二高增益宽带运算放大器(61)采集第一LVDS发送器共模反馈电阻(40)和第二LVDS发送器共模反馈电阻(41)两侧电压，通过各个预加重状态切换开关配合对共模电压进行负反馈调节，通过双运放环路负反馈调节，使得高速数据传输时获得稳定共模电压。
6.根据权利要求5所述的控制方法，其特征在于：当无预加重功能时，各个预加重状态切换开关均关闭，使得第一高增益宽带运算放大器(60)只对第一电流源(10)进行调节，第二高增益宽带运算放大器(61)不作任何输出调节；当使能预加重功能时，根据LVDS发送器桥型拓扑切换开关PMOS管以及NMOS管的高低电平状态，调节各个预加重状态切换开关，第二高增益宽带运算放大器(61)使第一LVDS发送器共模反馈电阻(40)和第二LVDS发送器共模反馈电阻(41)的一侧电压稳定在标准电压值，通过动态调节分别与两条预加重电流源电路相连预加重状态切换开关，实现第一LVDS发送器共模反馈电阻(40)和第二LVDS发送器共模反馈电阻(41)的两侧电压的自动调节，进而获得稳定共模电压。
7.根据权利要求5或6所述的控制方法，其特征在于：输出信号摆幅控制在350mV。
CN202010121621.0A 2020-02-26 2020-02-26 一种lvds用高速数据传输预加重电路及其控制方法 Active CN111313851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010121621.0A CN111313851B (zh) 2020-02-26 2020-02-26 一种lvds用高速数据传输预加重电路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010121621.0A CN111313851B (zh) 2020-02-26 2020-02-26 一种lvds用高速数据传输预加重电路及其控制方法

Publications (2)

Publication Number Publication Date
CN111313851A CN111313851A (zh) 2020-06-19
CN111313851B true CN111313851B (zh) 2023-02-24

Family

ID=71162183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010121621.0A Active CN111313851B (zh) 2020-02-26 2020-02-26 一种lvds用高速数据传输预加重电路及其控制方法

Country Status (1)

Country Link
CN (1) CN111313851B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115118561B (zh) * 2022-06-30 2023-04-11 上海集成电路装备材料产业创新中心有限公司 预加重电路及控制方法
CN118100988B (zh) * 2024-04-25 2024-07-02 成都电科星拓科技有限公司 降低通信中前向串扰的方法及前向合成电路
CN118101392B (zh) * 2024-04-26 2024-07-02 成都电科星拓科技有限公司 降低通信中后向串扰的方法及后向合成电路
CN118100990B (zh) * 2024-04-26 2024-07-05 成都电科星拓科技有限公司 接收机中前向去加重电路中前向支路输出级驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365820A (zh) * 2009-02-24 2012-02-29 标准微系统公司 用于差分驱动器的快速共模反馈控制
CN103219961A (zh) * 2013-04-10 2013-07-24 中国科学院微电子研究所 一种带宽可调的运算放大器电路
CN204103873U (zh) * 2014-10-28 2015-01-14 李梦雄 一种有源前馈电路构成频率补偿的差分运算放大器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056924B2 (en) * 2013-08-19 2018-08-21 Analog Devices, Inc. High output power digital-to-analog converter system
JP2015128236A (ja) * 2013-12-27 2015-07-09 キヤノン株式会社 差動信号駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365820A (zh) * 2009-02-24 2012-02-29 标准微系统公司 用于差分驱动器的快速共模反馈控制
CN103219961A (zh) * 2013-04-10 2013-07-24 中国科学院微电子研究所 一种带宽可调的运算放大器电路
CN204103873U (zh) * 2014-10-28 2015-01-14 李梦雄 一种有源前馈电路构成频率补偿的差分运算放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
0.5μm CMOS工艺LVDS单芯片收发器设计;徐勇等;《军事通信技术》;20090925(第03期);全文 *

Also Published As

Publication number Publication date
CN111313851A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
CN111313851B (zh) 一种lvds用高速数据传输预加重电路及其控制方法
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US7733128B2 (en) Transmitting apparatus
US9325305B1 (en) Active biasing in metal oxide semiconductor (MOS) differential pairs
KR0165538B1 (ko) 신호 레벨 변환기를 포함한 집적 회로
CN110932714B (zh) 一种基于sublvds的传输接口电路
US20040145394A1 (en) Output buffer circuit having pre-emphasis function
US7038502B2 (en) LVDS driver circuit and driver circuit
US20120049897A1 (en) Output buffer circuit and semiconductor device
CN108183696B (zh) 一种低压高速可编程均衡电路
CN113259279B (zh) 一种均衡器
CN106849938A (zh) 一种输入缓冲器电路
US11469730B2 (en) Circuits and methods for maintaining gain for a continuous-time linear equalizer
CN117879590A (zh) 带预加重的lvds输出驱动电路
CN116488596A (zh) 宽输入共模范围的lvds接收电路及芯片
US20040251882A1 (en) LVDS driver for small supply voltages
US10848151B1 (en) Driving systems
US7525357B2 (en) Circuit and method for adjusting a voltage drop
KR20030019215A (ko) 드라이버회로
CN102109869B (zh) 驱动电路
US6529036B1 (en) Low noise, reduced swing differential output buffer design
CN112394767B (zh) 一种衬底电位可控的低压差分驱动器电路
US11476839B2 (en) LVDS driver
US6476642B1 (en) Differential current driver circuit
CN113014243B (zh) Pam4模式下高速sst驱动器电平不匹配比优化实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant