CN110719080A - 放大电路及使用其的接收电路、半导体装置和半导体系统 - Google Patents

放大电路及使用其的接收电路、半导体装置和半导体系统 Download PDF

Info

Publication number
CN110719080A
CN110719080A CN201811622231.0A CN201811622231A CN110719080A CN 110719080 A CN110719080 A CN 110719080A CN 201811622231 A CN201811622231 A CN 201811622231A CN 110719080 A CN110719080 A CN 110719080A
Authority
CN
China
Prior art keywords
coupled
circuit
signal
input signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811622231.0A
Other languages
English (en)
Other versions
CN110719080B (zh
Inventor
李贤培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110719080A publication Critical patent/CN110719080A/zh
Application granted granted Critical
Publication of CN110719080B publication Critical patent/CN110719080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/008—Control by switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/007—Control dependent on the supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种放大电路及使用其的接收电路、半导体装置和半导体系统。放大电路配置为通过差分放大第一和第二输入信号来产生输出信号。第一和第二输入信号是差分信号对。替代地，第一输入信号是单端信号，而第二输入信号是参考信号。放大电路配置为通过基于第一输入信号增大用于产生输出信号的增益来执行差分放大操作。

Description

放大电路及使用其的接收电路、半导体装置和半导体系统
相关申请的交叉引用
本申请要求于2018年7月13日向韩国知识产权局提交的申请号为10-2018-0081451的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体上涉及集成电路技术，更具体地，涉及半导体装置和半导体系统。
背景技术
电子设备可以包括许多电子组件。在电子组件之中，计算机系统可以包括被配置为半导体的大量半导体装置。构成计算机系统的半导体装置可以在发送或接收时钟和数据时彼此通信。每个半导体装置可以包括接收电路，以接收从外部装置发送的信号，或者接收在其中的内部电路之间发送的信号。接收电路可以包括放大电路，以执行差分放大操作。放大电路可以接收差分信号或单端(single-ended)信号。放大电路使用参考电压来接收单端信号。当放大电路接收差分信号时，一个输入信号具有另一个输入信号的互补电平。因此，放大电路可以补偿由通道的高频损耗、反射和串扰引起的符号间干扰(ISI)，并且增大AC增益以精确地放大信号。然而，当放大电路接收单端信号时，对应于一个输入信号的单端信号的电压电平摆动，但是对应于另一个输入信号的参考电压保持预定电压电平。因此，放大电路的共模可能漂移，或者AC增益可能降低。因此，需要不管输入信号的类型如何都能够产生具有恒定增益的输出信号的放大电路。
发明内容
在一个实施例中，放大电路可以包括负载电路、第一输入电路、第二输入电路、源电阻器、第一电容器、第二电容器和增益提升器。负载电路可以耦接在高电压轨与第一输出节点和第二输出节点之间。第一输入电路可以耦接在第一输出节点与第一公共节点之间，并且配置为基于第一输入信号改变第一输出节点的电压电平。第二输入电路可以耦接在第二输出节点与第二公共节点之间，并且配置为基于第二输入信号改变第二输出节点的电压电平，以及通过第二输出节点输出输出信号。源电阻器可以耦接在第一公共节点与第二公共节点之间。第一电容器可以耦接在第一公共节点与低电压轨之间。第二电容器可以耦接在第二公共节点与低电压轨之间。增益提升器可以配置为接收第一输入信号，以及改变第二公共节点的电压电平。
在一个实施例中，放大电路可以包括负载电路、第一输入电路、第二输入电路、源电阻器、第一可编程电容器、第二可编程电容器和增益提升器。负载电路可以耦接在高电压轨与第一输出节点和第二输出节点之间。第一输入电路可以耦接在第一输出节点与第一公共节点之间，并且配置为基于第一输入信号改变第一输出节点的电压电平。第二输入电路可以耦接在第二输出节点与第二公共节点之间，并且配置为基于第二输入信号改变第二输出节点的电压电平，以及通过第二输出节点输出输出信号。源电阻器可以耦接在第一公共节点与第二公共节点之间。第一可编程电容器可以耦接在第一公共节点与低电压轨之间。第二可编程电容器可以耦接在第二公共节点与低电压轨之间。增益提升器可以配置为接收第一输入信号，以及改变第二公共节点的电压电平。
在一个实施例中，放大电路可以包括负载电路、第一输入电路、第二输入电路、源电阻器、电容器和增益提升器。负载电路可以耦接在高电压轨与第一输出节点和第二输出节点之间。第一输入电路可以耦接在第一输出节点与第一公共节点之间，并且配置为基于第一输入信号改变第一输出节点的电压电平。第二输入电路可以耦接在第二输出节点与第二公共节点之间，并且配置为基于第二输入信号改变第二输出节点的电压电平，以及通过第二输出节点输出输出信号。源电阻器可以耦接在第一公共节点与第二公共节点之间。电容器可以耦接在第一公共节点与低电压轨之间。增益提升器可以配置为接收第一输入信号，以及改变第二公共节点的电压电平。
附图说明
图1示出了根据一个实施例的放大电路的配置。
图2示出了根据一个实施例的放大电路的配置。
图3示出了根据一个实施例的放大电路的配置。
图4A和图4B是示出根据实施例的放大电路的增益相对于频率的曲线图。
图5示出了根据一个实施例的半导体系统的配置。
图6示出了根据一个实施例的接收电路的配置。
具体实施方式
图1示出了根据一个实施例的放大电路100的配置。放大电路100可以接收第一输入信号IN1和第二输入信号IN2，并产生输出信号OUT。放大电路100可以通过差分放大第一和第二输入信号IN1和IN2来产生输出信号OUT。放大电路100可以产生输出信号OUT和输出信号的互补信号OUTB。在一个实施例中，第一和第二输入信号IN1和IN2可以是差分信号对。例如，第二输入信号IN2可以是与第一输入信号IN1完全不同相的互补信号。在一个实施例中，第一输入信号IN1可以是单端信号，而第二输入信号IN2可以是参考电压。参考电压可以具有与第一输入信号IN1摆动的范围的中间值相对应的电压电平。放大电路100可以通过差分放大差分信号对或单端信号和参考电压来产生输出信号OUT。特别地，当差分放大单端信号和参考电压时，放大电路100可以增大用于产生输出信号OUT的增益并执行差分放大操作。
在图1中，放大电路100可以包括负载电路110、第一输入电路121、第二输入电路122、源电阻器130、第一电容器141、第二电容器142和增益提升器(gain booster)150。负载电路110可以耦接在高电压轨与第一输出节点ON1和第二输出节点ON2之间。通过高电压轨，可以将高电压VDDH施加给放大电路100。高电压VDDH可以用作包括放大电路100的半导体装置的电源电压。负载电路110可以将高电压VDDH施加给第一和第二输出节点ON1和ON2。
第一输入电路121可以耦接在第一输出节点ON1和第一公共节点CN1之间。第一公共节点CN1可以耦接到低电压轨。通过低电压轨，可以将低电压VDDL施加给放大电路100。低电压VDDL可以具有低于高电压VDDH的电压电平。例如，低电压VDDL可以具有对应于接地电压的电压电平。第一输入电路121可以接收第一输入信号IN1。第一输入电路121可以基于第一输入信号IN1来改变第一输出节点ON1的电压电平。例如，第一输入电路121在接收高电平的第一输入信号IN1时可以将第一输出节点ON1改变为低电平，并且在接收低电平的第一输入信号IN1时可以将第一输出节点ON1改变为高电平。通过第一输出节点ON1，可以输出输出信号的互补信号OUTB。
第二输入电路122可以耦接在第二输出节点ON2与第二公共节点CN2之间。第二公共节点CN2可以耦接到低电压轨。第二输入电路122可以接收第二输入信号IN2。第二输入电路122可以基于第二输入信号IN2改变第二输出节点ON2的电压电平。第二输出节点ON2可以由第二输入电路122改变为第一输出节点ON1的相反电平。通过第二输出节点ON2，可以输出输出信号OUT。
源电阻器130可以耦接在第一公共节点CN1与第二公共节点CN2之间。源电阻器130可以形成第一公共节点CN1与第二公共节点CN2之间的电流路径。源电阻器130可以用作虚拟接地，该虚拟接地用于允许电流从第一公共节点CN1流到第二公共节点CN2或者从第二公共节点CN2流到第一公共节点CN1。源电阻器130可以调整放大电路100的增益。例如，源电阻器130可以减小放大电路100的DC(直流)增益，并且增大放大电路100的AC(交流)增益。DC增益可以指放大电路100在第一输入信号IN1稳态地保持电压电平时的增益，AC增益可以指放大电路100在第一输入信号IN1的电压电平转变时的增益。
第一电容器141可以耦接在第一公共节点CN1与低电压轨之间。第二电容器142可以耦接在第二公共节点CN2与低电压轨之间。第二电容器142可以具有与第一电容器141相同的电容。可以提供第一和第二电容器141和142来调整放大电路100的AC增益。在一个实施例中，第二电容器142可以具有与第一电容器141不同的电容。在一个实施例中，第一和第二电容器141和142可以被配置为具有可变电容的可编程电容器，以调整放大电路100的AC增益的大小和/或带宽。AC增益的带宽可以指放大电路可以获得具有预定大小或更大的增益的频率范围。
放大电路100还可以包括第一电流源161和第二电流源162。第一电流源161可以与第一电容器141并联耦接在第一公共节点CN1与低电压轨之间。第二电流源162可以与第二电容器142并联耦接在第二公共节点CN2与低电压轨之间。当第一输入信号IN1具有稳态电压电平时，第一和第二电流源161和162可以分别提供从第一和第二公共节点CN1和CN2到低电压轨的电流路径。
增益提升器150可以接收第一输入信号IN1。增益提升器150可以基于第一输入信号IN1改变第二公共节点CN2的电压电平。当第一输入信号IN1的电平转变时，增益提升器150可以通过改变第二公共节点CN2的电压电平来增大放大电路100的AC增益。例如，当第一输入信号IN1从低电平转变到高电平时，增益提升器150可以提高第二公共节点CN2的电压电平。当第一输入信号IN1从高电平转变到低电平时，增益提升器150可以降低第二公共节点CN2的电压电平。
在图1中，负载电路110可以包括第一负载电阻器RL1和第二负载电阻器RL2。第一负载电阻器RL1可以耦接在高电压轨与第一输出节点ON1之间。第二负载电阻器RL2可以耦接在高电压轨与第二输出节点ON2之间。第一负载电阻器RL1可以具有耦接到高电压轨以接收高电压VDDH的一个端子和耦接到第一输出节点ON1的另一个端子。第二负载电阻器RL2可以具有耦接到高电压轨以接收高电压VDDH的一个端子和耦接到第二输出节点ON2的另一个端子。第一和第二负载电阻器RL1和RL2可以具有相同的电阻值。第一和第二负载电阻器RL1和RL2可以被配置为具有可变电阻值的可编程电阻器，以调整放大电路100的AC增益的带宽。
第一输入电路121可以包括第一晶体管T1。例如，第一晶体管T1可以是N沟道MOS晶体管。第一晶体管T1可以具有被配置为接收第一输入信号IN1的栅极、耦接到第一输出节点ON1的漏极以及耦接到第一公共节点CN1的源极。第二输入电路122可以包括第二晶体管T2。例如，第二晶体管T2可以是N沟道MOS晶体管。第二晶体管T2可以具有被配置为接收第二输入信号IN2的栅极、耦接到第二输出节点ON2的漏极以及耦接到第二公共节点CN2的源极。
增益提升器150可以包括升压电容器BC。升压电容器BC可以耦接在第一输入信号IN1被输入的节点(即，第一晶体管T1的栅极)与第二公共节点CN2之间。升压电容器BC可以具有被配置为接收第一输入信号IN1的一个端子和耦接到第二公共节点CN2的另一个端子。升压电容器BC可以被配置为具有可变电容的可编程电容器。
放大电路100还可以包括第一负载电容器171和第二负载电容器172。第一负载电容器171可以耦接到第一输出节点ON1。第二负载电容器172可以耦接到第二输出节点ON2。第一和第二负载电容器171和172可以具有相同的电容。在一个实施例中，第一和第二负载电容器171和172可以被配置为具有可变电容的可编程电容器，以调整放大电路100的AC增益的带宽。在一个实施例中，第一负载电容器171可以耦接在第一输出节点ON1与低电压VDDL之间。在一个实施例中，第二负载电容器172可以耦接在第二输出节点ON2与低电压VDDL之间。
当放大电路100接收差分信号对时，第二输入信号IN2是第一输入信号IN1的互补信号。因此，放大电路100可以补偿通道的高频损耗，以便执行精确的放大操作。另一方面，当放大电路100接收单端信号时，第二输入信号IN2是电平不变的参考电压。因此，放大电路100的AC增益可能减小，使得难以补偿通道的高频损耗。因此，当第一输入信号IN1的电平改变时，增益提升器150可以通过基于第一输入信号IN1改变第二公共节点CN2的电压电平来形成输出信号OUT的峰值，从而增大放大电路100的AC增益。
当第一输入信号IN1保持稳态电压电平时，恒定的电流可以流过源电阻器130，并且恒定的电流可以通过第一和第二电流源161和162从第一和第二公共节点CN1和CN2流到低电压轨。因此，输出信号OUT和输出信号的互补信号OUTB可以保持恒定的电压电平。当第一输入信号IN1从低电平转变到高电平时，第一晶体管T1可以被导通以降低第一输出节点ON1的电压电平，并且流入第一公共节点CN1和第一电容器141的电流量可以被增大以提高第一公共节点CN1的电压电平。此时，当第二输入信号IN2是参考电压时，流到第二公共节点CN2和第二电容器142的电流量可以不改变，并且第二公共节点CN2可以保持恒定的电压电平。因此，第一输出节点ON1的电压电平可以被充分地降低到低电压VDDL的电平，但是第二输出节点ON2的电压电平可以不被充分地提高到高电压VDDH的电平。此外，在输出信号的互补信号OUTB中可以形成峰值，但是在输出信号OUT中可以不形成峰值。在一个实施例中，增益提升器150可以基于第一输入信号IN1改变第二公共节点CN2的电压电平。当第一输入信号IN1转变到高电平时，升压电容器BC可以提高第二公共节点CN2的电压电平。当第二公共节点CN2的电压电平提高时，第二晶体管T2的栅极与源极之间的电压差可以减小，并且流过第二晶体管T2的电流量可以减少。因此，第二输出节点ON2的电压电平可以被充分地提高到高电压VDDH的电平，并且在从第二输出节点ON2产生的输出信号OUT中可以形成峰值。放大电路100可以包括增益提升器150以增大输出信号OUT的AC增益，使得输出信号的互补信号OUTB的AC增益和输出信号OUT的AC增益可以彼此平衡。
当第一输入信号IN1从高电平转变到低电平时，第一晶体管T1可以被关断以提高第一输出节点ON1的电压电平，并且流入第一公共节点CN1和第一电容器141的电流量可以减少以降低第一公共节点CN1的电压电平。此时，当第二输入信号IN2是参考电压时，流入第二公共节点CN2和第二电容器142的电流量可以不改变，并且第二公共节点CN2可以保持恒定的电压电平。因此，第一输出节点ON1的电压电平可以被充分地提高到高电压VDDH的电平，但是第二输出节点ON2的电压电平可以不被充分地降低到低电压VDDL的电平。此外，在输出信号的互补信号OUTB中可以形成峰值，但是在输出信号OUT中可以不形成峰值。在一个实施例中，增益提升器150可以基于第一输入信号IN1改变第二公共节点CN2的电压电平。当第一输入信号IN1转变到低电平时，升压电容器BC可以降低第二公共节点CN2的电压电平。当第二公共节点CN2的电压电平降低时，第二晶体管T2的栅极与源极之间的电压差可以增大，并且流过第二晶体管T2的电流量可以增大。因此，第二输出节点ON2的电压电平可以被充分地降低到低电压VDDL的电平，并且可以在从第二输出节点ON2产生的输出信号OUT中形成峰值。放大电路100可以包括增益提升器150以增大输出信号OUT的AC增益，使得输出信号的互补信号OUTB的AC增益和输出信号OUT的AC增益可以彼此平衡。
图2示出了根据一个实施例的放大电路200的配置。在图2中，放大电路200可以通过高电压轨接收高电压VDDH，通过低电压轨接收低电压VDDL，并且执行差分放大操作。放大电路200可以通过差分放大第一和第二输入信号IN1和IN2来输出输出信号OUT和输出信号的互补信号OUTB。放大电路200可以包括负载电路210、第一输入电路221、第二输入电路222、源电阻器230、第一可编程电容器241、第二可编程电容器242和增益提升器250。放大电路200可以还包括第一电流源261、第二电流源262、第一负载电容器271和第二负载电容器272。在图2中，与图1所示的组件相同或相似的组件由类似的附图标记表示，并且本文将省略相同组件的重复描述。
在图2中，第一可编程电容器241可以耦接在第一公共节点CN1与低电压轨之间。第二可编程电容器242可以耦接在第二公共节点CN2与低电压轨之间。第一和第二可编程电容器241和242可以具有可变电容。第二可编程电容器242可以具有与第一可编程电容器241相同的电容或不同的电容。例如，当放大电路200接收差分信号作为第一和第二输入信号IN1和IN2时，可以控制第一和第二可编程电容器241和242具有相同的电容。当放大电路200接收单端信号和参考电压作为第一和第二输入信号IN1和IN2时，可以控制第一和第二可编程电容器241和242具有彼此不同的电容。例如，第一可编程电容器241的电容越高，第二可编程电容器242的电容越低。增大第一可编程电容器241的电容和减小第二可编程电容器242的电容可以增大放大电路200的AC增益的大小和带宽。
图3示出了根据一个实施例的放大电路300的配置。在图3中，放大电路300可以通过高电压轨接收高电压VDDH，通过低电压轨接收低电压VDDL，并且执行差分放大操作。放大电路300可以通过差分放大第一和第二输入信号IN1和IN2来输出输出信号OUT和输出信号的互补信号OUTB。放大电路300可以包括负载电路310、第一输入电路321、第二输入电路322、源电阻器330、第一电容器341和增益提升器350。放大电路300还可以包括第一电流源361、第二电流源362、第一负载电容器371和第二负载电容器372。在图3中，与图1所示的组件相同或相似的组件由类似的附图标记表示，并且本文将省略相同组件的重复描述。
在图3中，与图1中所示的放大电路100相同，放大电路300可以包括耦接在第一公共节点CN1与低电压轨之间的第一电容器341，但是放大电路300不包括与耦接在第二公共节点CN2与低电压轨之间的第二电容器142相对应的组件。第一电容器341可以被配置为具有可变电容的可编程电容器。由于放大电路300不包括耦接在第二公共节点CN2与低电压轨之间的电容器，所以放大电路300的AC增益的大小和带宽可以增大。
图4A和图4B是示出根据实施例的放大电路的AC增益相对于频率的曲线图。在图4A和图4B中，水平轴可以表示频率(Hz)，垂直轴可以表示AC增益的大小。AC增益的大小可以表示为分贝(db)。如图4A和图4B所示，放大电路100、200或300可以在相对低的频率下具有恒定的AC增益，但是在相对高的频率下具有可变的AC增益。
参见图1和图4A，当放大电路100接收单端信号并且不包括增益提升器150时，从第一输出节点ON1输出的输出信号的互补信号OUTB的AC增益在相对高的频率下可以增大，但是从第二输出节点ON2输出的输出信号的AC增益在相对高的频率下可以减小。因此，可以在基于第一输入信号IN1从第一输出节点ON1输出的输出信号的互补信号OUTB中形成峰值。然而，由于与参考电压相对应的第二输入信号IN2的电压电平不改变，所以在从第二输出节点ON2输出的输出信号OUT中可以不形成峰值。因此，随着频率的增大，在输出信号OUT和输出信号的互补信号OUTB的AC增益之间可能出现不平衡。此外，当第一和第二电容器141和142的电容增大时，用于产生输出信号的互补信号OUTB的AC增益的大小和带宽可以增大，如图4A所示。然而，用于产生输出信号OUT的AC增益的大小和带宽可以降低。
当放大电路100包括增益提升器150时，用于产生输出信号OUT的AC增益可以增大，如图4B所示，即使参考电压被输入作为第二输入信号IN2。增益提升器150可以基于第一输入信号IN1改变第二公共节点CN2的电压电平，从而在从第二输出节点ON2输出的输出信号OUT中形成峰值。此时，第一电容器141的电容越高，用于产生输出信号的互补信号OUTB的AC增益的大小和带宽就越大。另一方面，第二电容器142的电容越高，用于产生输出信号OUT的AC增益的大小和带宽就越小。因此，在增大第一可编程电容器241的电容时，可以减小第二可编程电容器242的电容，以增大放大电路200的AC增益，如图2所示。此外，如图3所示，可以去除耦接在第二公共节点CN2与低电压轨之间的电容器，以增大放大电路300的AC增益。
图5示出了根据一个实施例的半导体系统5的配置。在图5中，半导体系统5可以包括第一和第二半导体装置510和520。第一半导体装置510可以提供第二半导体装置520的操作所需的各种控制信号。第一半导体装置510可以包括各种类型的主机装置。例如，第一半导体装置510可以包括主机装置，例如，中央处理电路(CPU)、图形处理电路(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器或存储器控制器。第二半导体装置520可以例如是存储器件，存储器件可以包括易失性存储器和非易失性存储器。易失性存储器的示例可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)，非易失性存储器的示例可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电擦除和可编程ROM)、EPROM(电可编程ROM)、闪存、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)、FRAM(铁电RAM)等。
第二半导体装置520可以通过第一总线501和第二总线502耦接到第一半导体装置510。第一和第二总线501和502可以是用于传输信号的信号传输路径、链路或通道。第一总线501可以是单向总线。第一半导体装置510可以通过第一总线501将第一信号TS1发送到第二半导体装置520，以及第二半导体装置520可以耦接到第一总线501，以接收从第一半导体装置510发送的第一信号TS1。例如，第一信号TS1可以包括控制信号，例如，命令信号、时钟信号和地址信号。第二总线502可以包括双向总线。第一半导体装置510可以通过第二总线502向第二半导体装置520发送第二信号TS2，或者通过第二总线502接收从第二半导体装置520发送的第二信号TS2。第二半导体装置520可以通过第二总线502向第一半导体装置510发送第二信号TS2，或者通过第二总线502接收从第一半导体装置510发送的第二信号TS2。例如，第二信号TS2可以包括数据。在一个实施例中，第一和第二信号TS1和TS2可以分别通过第一总线501和第二总线502作为具有互补信号TS1B和TS2B的差分信号对来发送。在一个实施例中，第一和第二信号TS1和TS2可以分别通过第一总线501和第二总线502作为单端信号来发送。
第一半导体装置510可以包括第一发送(TX)电路511、第二发送(TX)电路513和接收(RX)电路514。第一发送电路511可以耦接到第一总线501，并且基于第一半导体装置510的内部信号驱动第一总线501以将第一信号TS1发送给第二半导体装置520。第二发送电路513可以耦接到第二总线502，并且基于第一半导体装置510的内部信号驱动第二总线502以将第二信号TS2发送给第二半导体装置520。接收电路514可以耦接到第二总线502，并且通过第二总线502接收从第二半导体装置520发送的第二信号TS2。接收电路514可以通过差分放大通过第二总线502发送的第二信号TS2，来产生在第一半导体装置510中使用的内部信号。当差分信号对通过第二总线502发送时，接收电路514可以通过差分放大第二信号TS2和第二信号的互补信号TS2B来产生内部信号。当通过第二总线502发送单端信号时，接收电路514可以通过差分放大第二信号TS2和第一参考电压VREF1来产生内部信号。第一参考电压VREF1可以具有与第二信号TS2摆动的范围的中间值相对应的电压电平。接收电路514可以包括如图1至图3所示的放大电路100至300。
第二半导体装置520可以包括第一接收(RX)电路522、发送(TX)电路523和第二接收(RX)电路524。第一接收电路522可以耦接到第一总线501，并且通过第一总线501接收从第一半导体装置510发送的第一信号TS1。第一接收电路522可以通过差分放大通过第一总线501发送的第一信号TS1，来产生在第二半导体装置520中使用的内部信号。当通过第一总线501发送差分信号对时，第一接收电路522可以通过差分放大第一信号TS1和第一信号的互补信号TS1B来产生内部信号。当通过第一总线501发送单端信号时，第一接收电路522可以通过差分放大第一信号TS1和第二参考电压VREF2来产生内部信号。第二参考电压VREF2可以具有与第一信号TS1摆动的范围的中间值相对应的电压电平。发送电路523可以耦接到第二总线502，并且基于第二半导体装置520的内部信号驱动第二总线502以将第二信号TS2发送到第一半导体装置510。第二接收电路524可以耦接到第二总线502，并且通过第二总线502接收从第一半导体装置510发送的第二信号TS2。第二接收电路524可以通过差分放大通过第二总线502发送的第二信号TS2，来产生在第二半导体装置520中使用的内部信号。当差分信号对通过第二总线502发送时，第二接收电路524可以通过差分放大第二信号TS2和第二信号的互补信号TS2B来产生内部信号。当单端信号通过第二总线502发送时，第二接收电路524可以通过差分放大第二信号TS2和第一参考电压VREF1来产生内部信号。第一和第二接收电路522和524可以包括如图1至图3所示的放大电路100至300。
图6示出了根据一个实施例的接收电路600的配置。接收电路600可以应用于图5所示的接收电路514、第一接收电路522和第二接收电路524。接收电路600可以包括连续时间线性均衡器(CTLE)610和均衡电路620。接收电路600可以耦接到外部总线601或通道，并且接收通过外部总线601传输的发送(Tx)信号TS。接收电路600可以从Tx信号TS产生内部信号IS。由于外部总线601或通道的高频损耗、反射或串扰，Tx信号TS中可能出现符号间干扰(ISI)。因此，先前传输的信号可能导致要随后传输的信号中的前光标干扰(precursorinterference)。可以使用CTLE 610和均衡电路620来使前光标干扰最小化。
CTLE 610可以耦接到外部总线601，并且接收通过外部总线601传输的Tx信号TS。CTLE 610可以通过差分放大Tx信号TS来产生接收(Rx)信号对RS和RSB。Rx信号对可以包括Rx信号RS和Rx信号的互补信号RSB。为了产生Rx信号RS，CTLE610可以通过增大AC增益而不是降低DC增益来精确地放大Tx信号TS的电平转变。Tx信号TS可以作为具有互补信号TSB的差分信号对来发送，以及作为单端信号来发送。CTLE 610可以通过差分放大Tx信号TS和互补信号TSB来产生Rx信号RS，以及通过差分放大作为单端信号发送的Tx信号TS和参考电压VREF来产生Rx信号RS。图1至图3所示的放大电路100至300可以被应用为CTLE 610。
均衡电路620可以接收Rx信号对RS和RSB，并产生内部信号IS。均衡电路620可以通过去除在Rx信号对RS和RSB中可能出现的前光标干扰来产生内部信号IS。均衡电路620可以根据接收电路600应用于其上的半导体装置的特性以各种方式实现。均衡电路620可以包括判决反馈均衡电路和前馈均衡电路中的一个或多个。
虽然以上对各种实施例进行了描述，但本领域的技术人员应该理解的是，所述的实施例仅是示例。相应地，本文所述的放大电路不应基于所描述的实施例而受到限制。

Claims (24)

1.一种放大电路，包括：
负载电路，其耦接在高电压轨与第一输出节点和第二输出节点之间；
第一输入电路，其耦接在所述第一输出节点与第一公共节点之间，并且配置为基于第一输入信号改变所述第一输出节点的电压电平；
第二输入电路，其耦接在所述第二输出节点与第二公共节点之间，并且配置为基于第二输入信号改变所述第二输出节点的电压电平，以及通过所述第二输出节点输出输出信号；
源电阻器，其耦接在所述第一公共节点与所述第二公共节点之间；
第一电容器，其耦接在所述第一公共节点与低电压轨之间；
第二电容器，其耦接在所述第二公共节点与所述低电压轨之间；以及
增益提升器，其配置为接收所述第一输入信号以及改变所述第二公共节点的电压电平。
2.根据权利要求1所述的放大电路，其中，所述负载电路包括：
第一负载电阻器，其耦接在所述高电压轨与所述第一输出节点之间；以及
第二负载电阻器，其耦接在所述高电压轨与所述第二输出节点之间。
3.根据权利要求1所述的放大电路，其中，所述第一输入电路包括第一晶体管，所述第一晶体管具有配置为接收所述第一输入信号的栅极、耦接到所述第一输出节点的漏极以及耦接到所述第一公共节点的源极。
4.根据权利要求1所述的放大电路，其中，所述第二输入电路包括第二晶体管，所述第二晶体管具有配置为接收所述第二输入信号的栅极、耦接到所述第二输出节点的漏极以及耦接到所述第二公共节点的源极。
5.根据权利要求1所述的放大电路，其中，所述源电阻器包括具有可变电阻值的可编程电阻器。
6.根据权利要求1所述的放大电路，其中，所述增益提升器包括升压电容器，所述升压电容器的一个端子配置为接收所述第一输入信号，另一端子耦接到所述第二公共节点。
7.根据权利要求1所述的放大电路，其中，所述第一输入信号包括单端信号，并且所述第二输入信号包括参考电压，所述参考电压的电压电平与所述第一输入信号摆动的范围的中间值相对应。
8.一种放大电路，包括：
负载电路，其耦接在高电压轨与第一输出节点和第二输出节点之间；
第一输入电路，其耦接在所述第一输出节点与第一公共节点之间，并且配置为基于第一输入信号改变所述第一输出节点的电压电平；
第二输入电路，其耦接在所述第二输出节点与第二公共节点之间，并且配置为基于第二输入信号改变所述第二输出节点的电压电平，以及通过所述第二输出节点输出输出信号；
源电阻器，其耦接在所述第一公共节点与所述第二公共节点之间；
第一可编程电容器，其耦接在所述第一公共节点与低电压轨之间；
第二可编程电容器，其耦接在所述第二公共节点与所述低电压轨之间；以及
增益提升器，其配置为接收所述第一输入信号以及改变所述第二公共节点的电压电平。
9.根据权利要求8所述的放大电路，其中，所述负载电路包括：
第一负载电阻器，其耦接在所述高电压轨与所述第一输出节点之间；以及
第二负载电阻器，其耦接在所述高电压轨与所述第二输出节点之间。
10.根据权利要求8所述的放大电路，其中，所述第一输入电路包括第一晶体管，所述第一晶体管具有配置为接收所述第一输入信号的栅极、耦接到所述第一输出节点的漏极以及耦接到所述第一公共节点的源极。
11.根据权利要求8所述的放大电路，其中，所述第二输入电路包括第二晶体管，所述第二晶体管具有配置为接收所述第二输入信号的栅极、耦接到所述第二输出节点的漏极以及耦接到所述第二公共节点的源极。
12.根据权利要求8所述的放大电路，其中，所述源电阻器包括具有可变电阻值的可编程电阻器。
13.根据权利要求8所述的放大电路，其中，所述第一可编程电容器具有与所述第二可编程电容器不同的电容。
14.根据权利要求8所述的放大电路，其中，随着所述第一可编程电容器的电容增大，所述第二可编程电容器的电容减小。
15.根据权利要求8所述的放大电路，其中，所述增益提升器包括升压电容器，所述升压电容器的一个端子配置为接收所述第一输入信号，另一端子耦接到所述第二公共节点。
16.根据权利要求8所述的放大电路，其中，所述第一输入信号包括单端信号，并且所述第二输入信号包括参考电压，所述参考电压的电压电平与所述第一输入信号摆动的范围的中间值相对应。
17.一种放大电路，包括：
负载电路，其耦接在高电压轨与第一输出节点和第二输出节点之间；
第一输入电路，其耦接在所述第一输出节点与第一公共节点之间，并且配置为基于第一输入信号改变所述第一输出节点的电压电平；
第二输入电路，其耦接在所述第二输出节点与第二公共节点之间，并且配置为基于第二输入信号改变所述第二输出节点的电压电平，以及通过所述第二输出节点输出输出信号；
源电阻器，其耦接在所述第一公共节点与所述第二公共节点之间；
电容器，其耦接在所述第一公共节点与低电压轨之间；以及
增益提升器，其配置为接收所述第一输入信号以及改变所述第二公共节点的电压电平。
18.根据权利要求17所述的放大电路，其中，所述负载电路包括：
第一负载电阻器，其耦接在所述高电压轨与所述第一输出节点之间；以及
第二负载电阻器，其耦接在所述高电压轨与所述第二输出节点之间。
19.根据权利要求17所述的放大电路，其中，所述第一输入电路包括第一晶体管，所述第一晶体管具有配置为接收所述第一输入信号的栅极、耦接到所述第一输出节点的漏极以及耦接到所述第一公共节点的源极。
20.根据权利要求17所述的放大电路，其中，所述第二输入电路包括第二晶体管，所述第二晶体管具有配置为接收所述第二输入信号的栅极、耦接到所述第二输出节点的漏极以及耦接到所述第二公共节点的源极。
21.根据权利要求17所述的放大电路，其中，所述源电阻器包括具有可变电阻值的可编程电阻器。
22.根据权利要求17所述的放大电路，其中，所述电容器包括具有可变电容的可编程电容器。
23.根据权利要求17所述的放大电路，其中，所述增益提升器包括升压电容器，所述升压电容器的一个端子配置为接收所述第一输入信号，另一端子耦接到所述第二公共节点。
24.根据权利要求17所述的放大电路，其中，所述第一输入信号包括单端信号，并且所述第二输入信号包括参考电压，所述参考电压的电压电平与所述第一输入信号摆动的范围的中间值相对应。
CN201811622231.0A 2018-07-13 2018-12-28 放大电路及使用其的接收电路、半导体装置和半导体系统 Active CN110719080B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0081451 2018-07-13
KR1020180081451A KR102555449B1 (ko) 2018-07-13 2018-07-13 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템

Publications (2)

Publication Number Publication Date
CN110719080A true CN110719080A (zh) 2020-01-21
CN110719080B CN110719080B (zh) 2023-10-13

Family

ID=69139732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811622231.0A Active CN110719080B (zh) 2018-07-13 2018-12-28 放大电路及使用其的接收电路、半导体装置和半导体系统

Country Status (4)

Country Link
US (1) US10778163B2 (zh)
KR (1) KR102555449B1 (zh)
CN (1) CN110719080B (zh)
TW (1) TWI751395B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796729B2 (en) * 2019-02-05 2020-10-06 Micron Technology, Inc. Dynamic allocation of a capacitive component in a memory device
US11411781B2 (en) 2020-07-24 2022-08-09 Lg Electronics Inc. Signal receiving apparatus and signal processing method thereof
KR102539631B1 (ko) * 2020-07-24 2023-06-05 엘지전자 주식회사 신호 수신 장치 및 신호 수신 장치의 신호 처리 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043710A (en) * 1997-11-14 2000-03-28 Mitel Semiconductor Limited Low-voltage amplifiers
CN1574088A (zh) * 2003-06-16 2005-02-02 海力士半导体有限公司 用于产生存储器件中的读出放大器所需的驱动电压的装置
US20050253654A1 (en) * 2004-05-14 2005-11-17 Kwon Jong K Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
US20100301940A1 (en) * 2009-05-29 2010-12-02 Intersil Americas Inc. Negative capacitance synthesis for use with differential circuits
US20110050349A1 (en) * 2009-08-28 2011-03-03 Rockford Corporation Boosted-rail amplifier
CN201813350U (zh) * 2010-10-19 2011-04-27 杭州电子科技大学 低压轨至轨运算放大电路
CN102882481A (zh) * 2011-07-14 2013-01-16 英飞凌科技股份有限公司 用于电容信号源放大器的系统和方法
US20150061763A1 (en) * 2013-08-30 2015-03-05 SK Hynix Inc. Amplification circuit of semiconductor apparatus
CN106487375A (zh) * 2015-08-31 2017-03-08 爱思开海力士有限公司 缓冲器电路、接收器和使用接收器的系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1007477A3 (nl) 1993-09-06 1995-07-11 Philips Electronics Nv Oscillator.
US8248164B2 (en) * 2010-09-02 2012-08-21 Fairchild Semiconductor Corporation Integrated circuit single ended-to-differential amplifier
EP2557687B1 (en) * 2011-08-11 2018-06-13 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier, receiver, method and computer program
KR102105619B1 (ko) * 2013-10-30 2020-04-28 에스케이하이닉스 주식회사 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기
KR102073367B1 (ko) * 2014-07-07 2020-02-05 한국전자통신연구원 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043710A (en) * 1997-11-14 2000-03-28 Mitel Semiconductor Limited Low-voltage amplifiers
CN1574088A (zh) * 2003-06-16 2005-02-02 海力士半导体有限公司 用于产生存储器件中的读出放大器所需的驱动电压的装置
US20050253654A1 (en) * 2004-05-14 2005-11-17 Kwon Jong K Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
US20100301940A1 (en) * 2009-05-29 2010-12-02 Intersil Americas Inc. Negative capacitance synthesis for use with differential circuits
US20110050349A1 (en) * 2009-08-28 2011-03-03 Rockford Corporation Boosted-rail amplifier
CN201813350U (zh) * 2010-10-19 2011-04-27 杭州电子科技大学 低压轨至轨运算放大电路
CN102882481A (zh) * 2011-07-14 2013-01-16 英飞凌科技股份有限公司 用于电容信号源放大器的系统和方法
US20150061763A1 (en) * 2013-08-30 2015-03-05 SK Hynix Inc. Amplification circuit of semiconductor apparatus
CN106487375A (zh) * 2015-08-31 2017-03-08 爱思开海力士有限公司 缓冲器电路、接收器和使用接收器的系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YI YANG 等: "Modeling and optimization of fast-settling time gain-boosted cascode CMOS amplifiers" *
周全: "S波段小型管壳封装高增益高可靠功率放大器的设计" *

Also Published As

Publication number Publication date
CN110719080B (zh) 2023-10-13
KR20200007397A (ko) 2020-01-22
TWI751395B (zh) 2022-01-01
US10778163B2 (en) 2020-09-15
KR102555449B1 (ko) 2023-07-18
TW202007073A (zh) 2020-02-01
US20200021260A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
KR102003926B1 (ko) 디엠퍼시스 버퍼 회로
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
CN110719080B (zh) 放大电路及使用其的接收电路、半导体装置和半导体系统
WO2018026578A1 (en) Impedance and swing control for voltage-mode driver
KR102661496B1 (ko) 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
US11482973B2 (en) Receiving circuit, and semiconductor apparatus and semiconductor system using the same
US11863139B2 (en) Amplifier and receiving circuit, semiconductor apparatus, and semiconductor system using the same
US11381210B2 (en) Amplifier, and receiving circuit, semiconductor apparatus and semiconductor system including the amplifier
KR20200145264A (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
KR20230032191A (ko) 이득을 조절할 수 있는 버퍼 회로, 이를 포함하는 수신 회로 및 반도체 장치
US9467146B2 (en) Output circuit adapted for integrated circuit and associated control method
KR20190098491A (ko) 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant