CN1574088A - 用于产生存储器件中的读出放大器所需的驱动电压的装置 - Google Patents

用于产生存储器件中的读出放大器所需的驱动电压的装置 Download PDF

Info

Publication number
CN1574088A
CN1574088A CNA2003101232845A CN200310123284A CN1574088A CN 1574088 A CN1574088 A CN 1574088A CN A2003101232845 A CNA2003101232845 A CN A2003101232845A CN 200310123284 A CN200310123284 A CN 200310123284A CN 1574088 A CN1574088 A CN 1574088A
Authority
CN
China
Prior art keywords
voltage
core voltage
core
increasing apparatus
sensor amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101232845A
Other languages
English (en)
Other versions
CN100466100C (zh
Inventor
姜昌锡
姜相熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1574088A publication Critical patent/CN1574088A/zh
Application granted granted Critical
Publication of CN100466100C publication Critical patent/CN100466100C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

本发明关于一种用于产生读出放大器所需的驱动电压的装置，具有升压的产生读出放大器所需的核心电压的能力。该装置包含：一电压输出装置，用于输出预定的电压值以将读出放大器驱动到一节点；连接在电源和该节点之间的第一核心电压升压装置；及连接在电源和该节点之间的第二核心电压升压装置，其中使第一和第二核心电压升压装置依序导通，以将连接读出放大器的节点的电压电平提升到电源的电压电平。本发明的装置可以提升读出放大器的功效，并且在短时间内执行检测放大。此外，使第一和第二核心电压升压装置依序导通以提升作为驱动电压的核心电压，因而减少电源噪声。另外，每个核心电压升压驱动器也可以配置于每个存储体中，以减少功率消耗。

Description

用于产生存储器件中的读出放大器 所需的驱动电压的装置
技术领域
本发明关于一种用于产生读出(sense)放大器所需的驱动电压的装置，特别是，该装置具有升压的产生读出放大器所需的核心电压(core voltage)的能力。
背景技术
如本技术领域中一般所熟知的，一种传统读取存储在存储器件的存储单元中数据的方法如下，该存储器件例如为：动态随机存取存储器(DRAM)、同步动态存储器(SDRAM)及双倍数据传输速率同步动态存储器(DDR SDRAM)。字线主要用来将存储在存储单元的电荷转移入位线中。然后，例如通过利用用于检测和放大任何在位线(B/L)和(/B/L)之间的微小电位差的读出放大器，位线的电位转换到高电位电平，而位线条(bar)的电位转换到低电位电平。
在这种情况下，若位线之间的电位差增加越迅速，则通过一个数据输出缓冲器的输出时间变得越短，使得存储器件能进行高速工作。为了在短时间内加大位线之间的电位差，必须让读出放大器的驱动电压在预定的时间内(也就是在检测过程中)维持在高电平。一般而言，用于驱动读出放大器的电压即是核心电压(其通常等于存储在存储器件的数据在高电平的电压值)。
图1说明核心电压驱动器101或产生核心电压值与读出放大器之间的连接关系。如图1所示，该读出放大器使用一个核心电压(VCORE)作为驱动电压。核心电压驱动器101一般配置在存储器件(图中未示出)的周边区域100，而读出放大器一般配置在存储器件的核心区120。该核心区120含有一个存储器件的存储单元阵列，而周边区域100意指存储器件中除了核心区120之外的部分。
将参照描述图1中的电路的工作波形的图2，来说明图1所示的电路工作。
参照图2，VDD代表外部电源，VCORE代表核心电压驱动器的输出电压，VBLP代表位线预充电电压。另外，ACTIVE代表由字线启用的信号，S/AENABLE代表启用读出放大器的信号。
如图2所示，在先前技术中，位线电压暂时下降到一个预定的值，然后在位线之间的电压差由所启用的读出放大器增大时再度逐渐上升。结果，在检测工作时会造成时间的延迟。
图3为一个用于解决图1所示的传统电路中的几个问题的电路。图3的电路配置在存储器件的周边区域300，它包含用于升压(atep-up)核心电压的核心电压升压(step-up)驱动器301和核心电压升压装置302。除了用于升压核心电压的升压装置302之外，图3的电路有些部分等同于图1的电路。一个读出放大器配置在核心区120。
如图3所示，核心电压升压装置302包括一个在核心电压驱动器的输出节点n1和电源(VDD)之间的PMOS晶体管，其响应于读出放大器启用信号(S/A Enable)导通或关断。
将参照图4中所示的图3中的电路工作波形，来说明图3中的电路工作。
如图3所示，当在检测放大时响应于读出放大器启用信号(S/AEnable)，图3的PMOS晶体管导通，电源(VDD)施加到节点n1。如同图4所示，这样可以防止在检测放大的过程中可观察到的位线电压的暂时降低(step-down)。(参照图4，图4的范围a对应于图3中的核心电压升压装置302的工作范围)。
然而，图3和图4所示的电路具有以下缺点：核心电压在读出放大器工作之后，在短时间内必然过驱动，因此增加功率消耗。而且，由于电源哀落(slope)可能会出现电源的噪声，因此降低稳定性并减少芯片的生产率。
图5说明一个用于传统存储体(bank)的核心电压升压驱动器的配置。在该图示中，核心电压升压驱动器510和511即代表图3中所示的核心电压升压驱动器。如图5所示，存储体501和503两者共用核心电压升压驱动器510。同样，另两个存储体502和503则共用核心电压升压驱动器511。
然而，在图5所示的配置中，即使只有存储体501在工作，核心电压升压驱动器510仍对存储体501和502供电，这样引发电源大量消耗的问题。
发明内容
因此，本发明是用来解决上述发生的先前技术的问题，而本发明的一个目的在提供一种核心电压升压驱动器，用于产生存储器件中的读出放大器所需的驱动电压，该核心电压升压驱动器当读出放大器工作时能抑制所形成的功率消耗和电源噪声，并增加读出放大器的驱动能力。
为了实现上述目的，提供一种用于产生存储器件中的读出放大器所需的驱动电压的装置，其中包括：电压输出装置，用于输出预定的电压值而将读出放大器驱动到一个节点；连接在电源和该节点之间的第一核心电压升压装置；及连接在电源和该节点之间的第二核心电压升压装置，其中第一和第二核心电压升压装置依序导通，以将连接读出放大器的节点的电压电平提升到电源的电压电平。
在本发明的装置中，第一核心电压升压装置包括第一晶体管，第二核心电压升压装置包括第二晶体管。响应于存储体激活(active)信号，第一核心电压升压装置启用，响应于读出放大器启用信号，第二核心电压升压装置启用。
第一晶体管的尺寸最好小于第二晶体管。
在本发明的装置中，电压输出装置在第一核心电压升压装置启用时是不工作的，并且，电压输出装置配置对应于存储器件中的每个存储体。
附图说明
本发明的前述和其他目的、特征及优点，在以下详细描述和附图中将更显而易见，其中：
图1为表示核心电压驱动器和读出放大器之间连接方式的电路图。
图2说明图1中的电路的工作波形。
图3为表示另一个核心电压驱动器和读出放大器之间连接方式的电路图。
图4说明图3中的电路的工作波形。
图5说明用于传统存储体的核心电压升压驱动器的配置。
图6为根据本发明的核心电压升压驱动器和读出放大器的配置图，该驱动器用于产生存储器件中读出放大器所需的驱动电压。
图7说明图6所示的电路的工作波形。
图8说明本发明应用到存储体的核心电压升压驱动器的配置。
具体实施方式
以下将参照附图详细描述根据本发明的一个实施例的一种用于产生存储器件中的读出放大器所需的驱动电压的装置。
图6为一电路图，描述根据本发明的用于产生存储器件中的读出放大器所需的驱动电压的核心电压升压驱动器及读出放大器。
参照图6，核心电压升压驱动器包含一个核心电压驱动器601或用于产生核心电压的装置，及一个第一核心电压升压装置602和第二核心电压升压装置603，核心电压驱动器位于在周边区域600，而读出放大器位于在核心区620。
核心电压驱动器601将一个预定的核心电压值(例如大约1.8V)输出到节点N1，并且具有与图1和图3所示的核心电压驱动器大体相同的结构和功能。
第一核心电压升压装置602包含一个连接在电源VDD和该节点N1之间的PMOS晶体管P1，响应于存储体激活信号BANK ACTIVE，其导通或关断。
第二核心电压升压装置603包含一个连接在电源VDD和该节点N1之间的PMOS晶体管P2，响应于读出放大器启用信号(S/A Enable)，其导通或关断。
在本发明中，第一核心电压升压装置602的PMOS晶体管P1的尺寸小于第二核心电压升压装置603的PMOS晶体管P2，这里的尺寸指的是W/L比。
将参照图7描述图6中所示电路的工作方式，图7说明图6中所示电路的工作波形。
如图7所示，当施加用于启用字线的激活信号(ACTIVE)时，节点N1由核心电压驱动器601维持在高电平电压(例如大约1.8V)。
当施加存储体激活信号(BANK ACTIVE)以启用第一核心电压升压装置602时，核心电压驱动器601的工作被中止，响应于电源VDD，节点N1的电压逐渐提高。图7中的范围a1代表第一升压装置602工作时的范围。由于第一核心电压升压装置602的PMOS晶体管的尺寸较小，节点N1的电压将沿着一个缓慢斜率上升。在先前技术中，电源噪声可能会如图3所示，即只有当读出放大器启用而工作核心电压升压装置302的情况下出现。然而，本发明提供一种第一核心电压升压装置602，能在读出放大器启用之前，响应于存储体激活信号(BANK ACTIVE)，基本上将节点N1的电压提升到电源VDD的电平。
接着，在施加读出放大器启用信号(A/S Enable)时，第二核心电压升压装置602启用，节点N1的电压接近电源VDD。图7中的范围a2代表工作第二核心电压升压装置603时的范围。第二核心电压升压装置603的PMOS晶体管P2的尺寸被设计的相对大，以便在节点N1的电压将可以在短时间内接近电源VDD。因此，可以在短时间内稳定地执行检测放大。
图8说明本发明所应用在存储体801、802、803及804的核心电压升压驱动器的配置。在图8中，每个核心电压升压驱动器810、811、812及813与图6所示的核心电压升压驱动器相对应。如图8所示，每个核心电压升压驱动器分别对应于每个存储体，因此，本发明所提出的核心电压升压驱动器的配置较先前技术中的驱动两个存储体(参照图5)更能减少功率的消耗。
如上所述，用于产生本发明的读出放大器所需的驱动电压的装置，可以升压读出放大器的功效，并且在短时间内执行检测放大。
再者，本发明运用第一和第二核心电压升压装置，它们依序导通以提升作为驱动电压的核心电压，因而减少电源噪声。
另外，根据本发明，每个用于产生读出放大器所需的驱动电压的核心电压升压驱动器，可以设置在每个存储体中以减少功率消耗。

Claims (5)

1.一种用于产生存储器件中的读出放大器所需的驱动电压的装置，该装置包含：
一电压输出装置，用于输出预定的电压值而将读出放大器驱动到一个节点；
连接在电源和该节点之间的第一核心电压升压装置；及
连接在电源和该节点之间的第二核心电压升压装置，
其中，使第一和第二核心电压升压装置依序导通，以将连接着读出放大器的节点的电压电平提升到电源的电压电平。
2.如权利要求1所述的装置，其中第一核心电压升压装置包含第一晶体管，第二核心电压升压装置包含第二晶体管；响应于存储体激活信号，启用第一核心电压升压装置，响应于读出放大器启用信号，启用第二核心电压升压装置。
3.如权利要求2所述的装置，其中第一晶体管的尺寸比第二晶体管小。
4.如权利要求2所述的装置，其中当启用第一核心电压升压装置时，电压输出装置不工作。
5.如权利要求1所述的装置，其中电压输出装置配置对应于存储器件中的每个存储体。
CNB2003101232845A 2003-06-16 2003-12-22 用于产生存储器件中的读出放大器所需的驱动电压的装置 Expired - Lifetime CN100466100C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR38751/03 2003-06-16
KR10-2003-0038751A KR100518230B1 (ko) 2003-06-16 2003-06-16 메모리 장치의 감지 증폭기용 구동전압 드라이버
KR38751/2003 2003-06-16

Publications (2)

Publication Number Publication Date
CN1574088A true CN1574088A (zh) 2005-02-02
CN100466100C CN100466100C (zh) 2009-03-04

Family

ID=33509714

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101232845A Expired - Lifetime CN100466100C (zh) 2003-06-16 2003-12-22 用于产生存储器件中的读出放大器所需的驱动电压的装置

Country Status (4)

Country Link
US (1) US6879197B2 (zh)
KR (1) KR100518230B1 (zh)
CN (1) CN100466100C (zh)
TW (1) TWI258149B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909112B (zh) * 2005-08-03 2012-01-18 瑞萨电子株式会社 升压电路以及具有升压电路的半导体装置
CN110719080A (zh) * 2018-07-13 2020-01-21 爱思开海力士有限公司 放大电路及使用其的接收电路、半导体装置和半导体系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957213B2 (en) * 2006-02-09 2011-06-07 Hynix Semiconductor, Inc. Semiconductor memory apparatus
KR100738959B1 (ko) * 2006-02-09 2007-07-12 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 앰프 전원 공급 회로 및 방법
KR100821578B1 (ko) * 2006-06-27 2008-04-15 주식회사 하이닉스반도체 반도체 메모리의 파워 업 신호 생성장치 및 방법
US7800959B2 (en) * 2008-09-19 2010-09-21 Freescale Semiconductor, Inc. Memory having self-timed bit line boost circuit and method therefor
KR20160012392A (ko) 2014-07-24 2016-02-03 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 장치의 리프레시 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080829B2 (ja) * 1994-02-17 2000-08-28 株式会社東芝 カスケード型メモリセル構造を有した多バンクシンクロナスメモリシステム
JP3117375B2 (ja) * 1994-11-28 2000-12-11 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 連想メモリの制御回路及び連想メモリ装置
JPH08171796A (ja) * 1994-12-16 1996-07-02 Toshiba Corp 半導体記憶装置
JPH0969287A (ja) 1995-08-31 1997-03-11 Hitachi Ltd 半導体集積回路装置
JPH10308501A (ja) * 1997-05-02 1998-11-17 Texas Instr Japan Ltd 半導体装置
JP2002501654A (ja) * 1997-05-30 2002-01-15 ミクロン テクノロジー，インコーポレイテッド ２５６Ｍｅｇダイナミックランダムアクセスメモリ
JPH10334663A (ja) * 1997-05-30 1998-12-18 Oki Micro Design Miyazaki:Kk 半導体記憶装置
CA2217359C (en) * 1997-09-30 2005-04-12 Mosaid Technologies Incorporated Method for multilevel dram sensing
US6188596B1 (en) * 1999-05-20 2001-02-13 Advanced Micro Devices, Inc. Layout for semiconductor memory including multi-level sensing
JP3495310B2 (ja) * 2000-03-23 2004-02-09 日本電気株式会社 半導体記憶装置
US6618279B2 (en) * 2001-08-06 2003-09-09 International Business Machines Corporation Method and apparatus for adjusting control circuit pull-up margin for content addressable memory (CAM)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909112B (zh) * 2005-08-03 2012-01-18 瑞萨电子株式会社 升压电路以及具有升压电路的半导体装置
CN110719080A (zh) * 2018-07-13 2020-01-21 爱思开海力士有限公司 放大电路及使用其的接收电路、半导体装置和半导体系统
CN110719080B (zh) * 2018-07-13 2023-10-13 爱思开海力士有限公司 放大电路及使用其的接收电路、半导体装置和半导体系统

Also Published As

Publication number Publication date
KR100518230B1 (ko) 2005-10-04
TW200501170A (en) 2005-01-01
US6879197B2 (en) 2005-04-12
TWI258149B (en) 2006-07-11
KR20040108018A (ko) 2004-12-23
CN100466100C (zh) 2009-03-04
US20040251933A1 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
US7349278B2 (en) DRAM and method for partially refreshing memory cell array
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
US7184362B2 (en) Page access circuit of semiconductor memory device
JP3856424B2 (ja) 半導体記憶装置
US7453714B2 (en) Over-driven access method and device for ferroelectric memory
US20100321975A1 (en) Ferroelectric memory device
CN1790541A (zh) 堆积式体结构的半导体存储器件和驱动该器件字线的方法
CN100354975C (zh) 半导体存储电路
EP1475804A3 (en) Ferroelectric memory and semiconductor memory
JP2725570B2 (ja) 半導体メモリ装置
US6301173B2 (en) Memory device with faster reset operation
US20040233696A1 (en) Nonvolatile ferroelectric memory device having multi-bit control function
US7911863B2 (en) Semiconductor device and DRAM controller
CN1574088A (zh) 用于产生存储器件中的读出放大器所需的驱动电压的装置
KR0136889B1 (ko) 승압신호를 사용한 반도체장치
US7154802B2 (en) Semiconductor memory device capable of operating at high speed and with low power consumption while ensuring reliability of memory cell
US20050231266A1 (en) High voltage generation circuit
US6804140B2 (en) Capacitance sensing method of reading a ferroelectric RAM
CN1551222A (zh) 具有为读写放大器产生电压之电压产生电路的集成存储器
US7864559B2 (en) Dram memory device with improved refresh characteristic
CN1574085A (zh) 在存储单元中迅速储存数据而无电压损耗的方法及装置
CN1695202A (zh) 半导体存储装置
KR0164816B1 (ko) 외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리
US20040125662A1 (en) Semiconductor memory device having bitline coupling scheme capable of preventing deterioration of sensing speed
CN101556826A (zh) 存储器系统与其相关方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090304