KR0164816B1 - 외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리 - Google Patents

외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리 Download PDF

Info

Publication number
KR0164816B1
KR0164816B1 KR1019950012273A KR19950012273A KR0164816B1 KR 0164816 B1 KR0164816 B1 KR 0164816B1 KR 1019950012273 A KR1019950012273 A KR 1019950012273A KR 19950012273 A KR19950012273 A KR 19950012273A KR 0164816 B1 KR0164816 B1 KR 0164816B1
Authority
KR
South Korea
Prior art keywords
word line
power supply
supply voltage
voltage
semiconductor memory
Prior art date
Application number
KR1019950012273A
Other languages
English (en)
Other versions
KR960042725A (ko
Inventor
경계현
조수인
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950012273A priority Critical patent/KR0164816B1/ko
Priority to JP8121453A priority patent/JPH08339684A/ja
Publication of KR960042725A publication Critical patent/KR960042725A/ko
Application granted granted Critical
Publication of KR0164816B1 publication Critical patent/KR0164816B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 ;
내부전원전압 발생수단을 구비한 반도체 메모리에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 ;
승압전압을 발생시키기 위해서 부스팅회로나 고전압발생회로와 같은 별도의 승압전압발생장치를 칩내부에 구비해야 하고 이로 인하여 칩면적이 크게 되는 문제점이 발생하였다. 또 상기 회로들의 전력소비도 늘어나게 된다.
3. 발명의 해결방법의 요지 ;
워드라인의 구동전압으로서 외부전원전압을 직접 사용하였다.
4. 발명의 중요한 용도 ;
상기 외부전원전압을 워드라인의 구동전압으로 사용하게 됨으로써 상술한 부스팅회로나 고전압발생회로를 사용하지 않아도 된다. 따라서 상기 부스팅회로나 고전압발생회로가 차지하는 칩면적을 줄여 고집적에 유리하고 전력소비를 줄인 반도체 메모리를 사용할 수 있게 된다.

Description

외부전원전압을 워드라인구동전압으로 사용하는 반도체 메모리
제1도는 부스팅회로의 출력전압을 워드라인구동전압으로 사용하는 종래의 반도체 메모리를 보여주는 블럭도.
제2도는 고전압발생회로의 출력전압을 워드라인구동전압으로 사용하는 종래의 반도체 메모리를 보여주는 블럭도.
제3도는 본 발명의 실시예에 따라 워드라인구동전압으로서 외부전원전압을 직접 사용하는 반도체 메모리를 보여주는 블럭도.
본 발명은 반도체 메모리에 관한 것으로, 특히 워드라인구동전압으로 외부전원전압을 사용하는 반도체 메모리에 관한 것이다.
반도체 메모리는 고집적화와 저소비전력화의 경향으로 발전되고 있다. 그중에서 특히 저소비전력화를 위하여 즉, 소비전력을 줄이기 위하여 칩외부에서 입력되는 외부전원전압을 강하시켜 내부전원전압으로 변환하는 내부전원전압 발생회로를 반도체 메모리내부에 탑재하여 사용하고 있다. 상기 내부전원전압 발생회로에 관한 사항들은 여러 논문들 및 다수의 특허출원을 통하여 널리 알려져 있다. 반도체 메모리, 예를들어 다이나믹 랜덤 액세스 메모리(DRAM) 혹은 스태틱 랜덤 액세스 메모리(SRAM)와 같은 메모리에 있어서, 상기 메모리를 구성하는 메모리셀들은 하나의 억세스 트랜지스터와 하나의 스토리지 캐패시터로 이루어져 있고 이는 워드라인과 비트라인쌍사이에 매트릭스(matrix)형태로 배열되어 있다. 상기 메모리셀들이 접속된 워드라인을 구동하는 전압은 통상 내부전원전압보다 높은 전압 예컨대, 메모리셀을 구성하는 상기 억세스 트랜지스터의 드레시홀드전압이상 높은 전압이 상기 워드라인에 인가되지 않으면 안된다. 이를 위하여 통상적인 반도체 메모리에서는 내부회로들로 입력되는 내부전원전압을 승압하여 상기 워드라인을 구동하고 있다.
제1도는 상기 워드라인구동전압으로서 부스팅회로 6의 출력을 사용하는 종래의 반도체 메모리를 보여주는 블럭도이다. 또, 제2도는 상기 워드라인구동전압으로서 고전압발생회로 16의 출력을 사용하여 종래의 반도체 메모리를 보여주는 블럭도이다.
제1도를 참조하면, 메모리 셀 어레이의 행을 지정하기 위한 로우 어드레스신호는 로우 어드레스 디코더(2)로 입력되고, 상기 로우 어드레스 디코더(2)의 출력은 워드라인 드라이버(4)의 입력에 인가된다. 한편 외부에서 인가되는 외부전원전압은 내부전원전압 발생회로(8)로 입력된다. 상기 내부전원전압 발생회로(8)의 출력단은 로우 어드레스 스트로브 신호를 입력하는 부스팅회로(6)의 입력단에 접속된다. 상기 로우 어드레스 디코더(2)의 디코딩 출력을 입력하는 워드라인 드라이버(4)는 상기 부스팅회로(6)의 출력전압을 수신하여 선택된 워드라인을 전원전압보다 높은 고전압으로 활성화시킨다. 메모리셀 어레이(10)는 적어도 하나의 워드라인 WL과 적어도 하나의 비트라인쌍 BL./BL 사이에 다수개의 메모리셀들이 접속된 구성이다. 상기 워드라인 드라이버(4)의 출력단은 상기 메모리셀 어레이(10)내의 트랜지스터 12의 게이트인 워드라인과 접속된다.
이하 제1도에 따른 동작이 설명된다.
도시되지 아니한 로우 어드레스버퍼로부터 소정의 로우 어드레스가 전달되면, 상기 로우 어드레스는 로우 어드레스 디코더(2)에서 디코딩되어 다수의 워드라인중 하나의 워드라인을 선택하게 된다. 또, 외부전원전압은 상기 외부전원전압을 내부전원전압레벨로 변환하는 내부전원전압 발생회로(8)로 입력되고 이에 따라 상기 내부전원전압 발생회로(8)에서는 내부전원전압이 발생된다. 상기 내부전원전압 발생회로(8)에서 출력되는 내부전원전압은 메모리의 내부회로로 인가되는 동시에 로우 어드레스 스트로브신호에 의하여 인에이블되는 부스팅회로(6)에 인가되어져 그 전압레벨이 상승하게 된다. 상기 로우 어드레스 디코더(2)와 상기 부스팅회로(6)의 출력들은 워드라인 드라이버(4)로 입력되는데, 여기서, 상기 로우 어드레스 디코더(2)의 출력의 역할은 부스팅회로(6)에서 발생되는 승압된 전압이 지정된 워드라인으로 전달되도록 하는 것이다. 상기 부스팅된 워드라인전압이 상기 지정된 워드라인으로 전달되면 지정된 워드라인과 접속된 메모리셀의 캐패시터 14에 저장된 데이타정보가 트랜지스터 12를 통해 비트라인쌍으로 전달된다. 여기서, 상기 억세스 트랜지스터 12의 게이트에는 승압된 높은 전압이 걸리므로 상기 저장된 차아지는 전압강하없이 비트라인상에 나타난다. 상기 비트라인상에 나타나는 데이타 정보는 도시하지 아니한 센스앰프회로에서 증폭되고 도시하지 아니한 입출력라인 및 데이타라인을 통하여 칩외부로 독출된다. 이렇게 하여 한 비트의 데이타정보를 독출하는 리드(read)동작이 완료된다.
제2도를 참조하면, 제1도를 구성하는 부스팅회로(6)가 고전압발생회로(12)로 대체된 것을 제외하면 제2도는 상기 제1도의 구성과 동일하다.
제2도의 동작에 있어서, 워드라인으로 입력되는 워드라인구동전압으로 상기 제1도를 구성하는 부스팅회로(6)의 출력을 대신하여 고전압발생회로(12)의 출력이 사용된점을 제외하면 상기 제2도의 동작은 상기 제1도의 동작과 동일하다.
상기 부스팅회로(6)는 워드라인이 인에이블될때 한정하여 즉, 로우 어드레스 스트로브신호의 활성화시에만 동작을 수행하여 부스팅된 전압을 출력하고, 상기 고전압발생회로(16)는 파워-온(power-on)시 항상 고전압을 출력한다는 점은 상기 제1도와 제2도의 차이점으로 드러난다.
그런데 상기와 같이 워드라인 구동전압으로 부스팅회로(6) 및 고전압발생회로(12)의 출력전압을 사용하는 경우, 칩내부에 상기 내부전원전압을 승압하는 회로 즉, 부스팅회로(6) 및 고전압 발생회로(16)가 별도로 필요하게 된다. 이에 따라 칩면적이 늘어난다는 문제점이 발생된다. 현재의 고집적화 추세에 있는 반도체 메모리에서 칩면적을 늘리는 상기의 문제점은 심각하게 대두된다. 또한, 상기 부스팅회로 및 고전압발생회로는 워드라인의 선택 또는 비선택시 액티브전류(active current) 및 스탠바이전류(standby current)를 소비하게 되므로 메모리의 소비전력을 증대시킨다.
따라서 본 발명의 목적은 고집적에 유리하게 칩면적을 줄이는 반도체 메모리를 제공하는데 있다.
본 발명의 다른 목적은 전력의 소비를 줄이는 반도체 메모리를 제공하는데 있다.
상기 본 발명의 목적들을 달성하기 위하여, 비트라인쌍과 워드라인사이에 매트릭스형태로 접속된 다수의 메모리셀과, 외부전원전압을 일정한 레벨로 강하하여 내부회로동작에 사용되어질 내부전원전압을 발생하는 내부전원전압 발생부와, 워드라인구동전압을 어드레스 디코딩에 의해 선택되어진 워드라인에 공급하는 워드라인 구동부를 가지는 반도체 메모리에서, 상기 반도체 메모리의 고집적을 위하여 칩의 사이즈를 줄이고 전력의 소모를 줄이기 위하여, 상기 내부전원전압을 이용하여 고전압을 생성함이 없이도 상기 워드라인구동전압을 얻을 수 있도록 상기 워드라인구동부에서 상기 외부전원전압을 직접적으로 인가되게 한 것을 특징으로 한다.
이하 첨부된 제3도를 이용하여 본 발명의 바람직한 실시예를 설명한다. 제3도는 본 발명의 실시예에 따른 반도체 메모리를 보여주는 회로도이다.
제3도를 참조하면, 로우 어드레스신호는 공지의 로우 어드레스 디코더(2)로 입력되고 상기 로우 어드레스 디코더(2)의 출력단은 공지의 워드라인 드라이버(4)의 입력단에 접속된다. 한편 외부전원전압은 내부전원전압 발생회로(8)로 입력되는 동시에 상기 워드라인 드라이버(4)에 제공된다. 상기 로우 어드레스 디코더(2)의 출력을 입력하는 워드라인 드라이버(4)는 상기 외부전원전압을 직접적으로 받아 선택된 워드라인에 워드라인 구동전압을 공급한다. 이에 따라, 상기 내부전원전압을 이용하여 고전압을 생성하는 종래의 고전압 발생회로나 부스팅 회로를 본 실시예의 구성에서는 필요치 않게 된다. 상기 로우 어드레스 디코더(2)의 디코딩 출력을 입력하는 워드라인 드라이버(4)는 상기 외부전원전압을 직접 수신하여 선택된 워드라인을 고전압으로 활성화시킨다. 메모리셀 어레이(10)는 적어도 하나의 워드라인 WL과 적어도 한쌍의 비트라인쌍 BL./BL 사이에 다수개의 메모리셀들이 접속된 구성이다. 상기 메모리 셀은 디램 셀 또는 스태틱램 셀 등이 될 수 있다. 상기 워드라인 드라이버(4)의 출력단은 상기 메모리셀 어레이(10)내의 트랜지스터 12의 게이트인 워드라인과 접속된다.
이하 제3도의 동작을 상세히 설명한다.
도시되지 아니한 로우 어드레스버퍼로부터 소정의 로우 어드레스가 전달되면 상기 로우 어드레스는 로우 어드레스 디코더(2)에서 디코딩되어 다수의 워드라인중 하나의 워드라인을 선택하게 된다. 상기 외부전원전압 상기 내부전원전압 발생회로 및 워드라인 드라이버(4)에 공통으로 입력된다. 상기 내부전원전압 발생회로(8)에서 발생되는 내부전원전압은 타의 내부회로에 제공될 뿐 상기 워드라인의 구동을 위해서는 이용되지 않는다. 상기 외부전원전압이 상기 지정된 워드라인으로 전달되면 지정된 워드라인과 접속된 메모리셀의 캐패시터 14에 저장된 데이타정보가 트랜지스터 12를 통해 비트라인쌍으로 전달된다. 여기서, 상기 억세스 트랜지스터 12의 게이트에는 부스팅회로에 의해 승압된 것이나 다름없는 높은 전압(외부전원전압의 레벨과 거의 동일한 전압)이 걸리므로 상기 저장된 차아지는 전압강하없이 비트라인상에 나타난다. 상기 비트라인상에 나타나는 데이타정보는 도시하지 아니한 센스앰프회로에서 증폭되고 도시하지 아니한 입출력라인 및 데이타라인을 통하여 칩외부로 독출된다. 이렇게 하여 한 비트의 데이타정보를 독출하는 리드동작이 완료된다.
결국 제3도에 나타낸 회로에서 알 수 있듯이, 부스팅회로나 고전압발생회로를 사용하지 않음으로써 칩내부의 집적화에 아주 유리하다. 또한, 반도체 메모리의 활성화 또는 비활성화시 상기 부스팅회로나 고전압발생회로들에서 소비되는 액티브전류(active current) 및 스탠바이전류(standby current)를 소비하지 않게 되므로 전체적인 반도체 메모리의 소비전력을 격감시키는 효과를 얻을 수 있다.

Claims (3)

  1. 비트라인쌍과 워드라인사이에 매트릭스형태로 접속된 다수의 메모리셀과, 외부전원전압을 일정한 레벨로 강하하여 내부회로동작에 사용되어질 내부전원전압을 발생하는 내부전원전압 발생부와, 워드라인구동전압을 어드레스 디코딩에 의해 선택되어진 워드라인에 공급하는 워드라인 구동부를 가지는 반도체 메모리에 있어서, 상기 반도체 메모리의 고집적을 위하여 칩의 사이즈를 줄이고 전력의 소모를 줄이기 위하여, 상기 내부전원전압을 이용하여 고전압을 생성함이 없이도 상기 워드라인구동전압을 얻을 수 있도록 상기 워드라인구동부에서 상기 외부전원전압을 직접적으로 인가되게 한 것을 특징으로 하는 반도체 메모리
  2. 제1항에 있어서, 상기 메모리셀이 다이나믹 랜덤 액세스 메모리임을 특징으로 하는 반도체 메모리.
  3. 제1항에 있어서, 상기 메모리셀이 스태틱 랜덤 액세스 메모리임을 특징으로 하는 반도체 메모리.
KR1019950012273A 1995-05-17 1995-05-17 외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리 KR0164816B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950012273A KR0164816B1 (ko) 1995-05-17 1995-05-17 외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리
JP8121453A JPH08339684A (ja) 1995-05-17 1996-05-16 半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012273A KR0164816B1 (ko) 1995-05-17 1995-05-17 외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리

Publications (2)

Publication Number Publication Date
KR960042725A KR960042725A (ko) 1996-12-21
KR0164816B1 true KR0164816B1 (ko) 1999-02-01

Family

ID=19414705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012273A KR0164816B1 (ko) 1995-05-17 1995-05-17 외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리

Country Status (2)

Country Link
JP (1) JPH08339684A (ko)
KR (1) KR0164816B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765439B1 (ko) * 2006-04-11 2007-10-11 경북대학교 산학협력단 이중 승압 셀 바이어스 기법을 이용한 스태틱 램
US7936615B2 (en) 2007-02-27 2011-05-03 Samsung Electronics Co., Ltd. Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846392B1 (ko) * 2006-08-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753218B2 (ja) * 1986-01-31 1998-05-18 株式会社日立製作所 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765439B1 (ko) * 2006-04-11 2007-10-11 경북대학교 산학협력단 이중 승압 셀 바이어스 기법을 이용한 스태틱 램
US7936615B2 (en) 2007-02-27 2011-05-03 Samsung Electronics Co., Ltd. Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same

Also Published As

Publication number Publication date
KR960042725A (ko) 1996-12-21
JPH08339684A (ja) 1996-12-24

Similar Documents

Publication Publication Date Title
US7042276B2 (en) Charge pump with improved regulation
US7339847B2 (en) BLEQ driving circuit in semiconductor memory device
US5696729A (en) Power reducing circuit for synchronous semiconductor device
US6421281B2 (en) Semiconductor memory device with reduced power consumption and stable operation in data holding state
JP2002015574A (ja) 半導体装置
US6335895B1 (en) Semiconductor storage device and system using the same
CN101329899B (zh) 使用多个电源电压的半导体器件
US20020006071A1 (en) Semiconductor memory device having an SRAM and a DRAM on a single chip
KR970000331B1 (ko) 반도체 기억장치
US5587648A (en) Power supply circuit for generating an internal power supply potential based on an external potential
US11488651B2 (en) Systems and methods for improving power efficiency in refreshing memory banks
US20070070786A1 (en) Semiconductor storage device
JP2680007B2 (ja) 半導体メモリ
KR20040053752A (ko) 셀 비가 작은 메모리 셀을 구비하는 반도체 기억 장치
KR920006974A (ko) 다이너믹형 반도체기억장치
US5301160A (en) Computer including an integrated circuit having a low power selection control arrangement
KR0164816B1 (ko) 외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리
JP3690919B2 (ja) メモリデバイス
US7099177B2 (en) Nonvolatile ferroelectric memory device having power control function
US6160751A (en) Semiconductor memory device allowing efficient column selection
US7158436B2 (en) Semiconductor memory devices
JPH11110963A (ja) 半導体集積回路装置
KR20000008363A (ko) 레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치
KR100771810B1 (ko) 고전압 공급장치 및 이를 이용한 고전압 공급방법
KR960008282B1 (ko) 가변전원을 공급하는 워드라인 드라이버를 가지는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee