KR20000008363A - 레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치 - Google Patents

레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치 Download PDF

Info

Publication number
KR20000008363A
KR20000008363A KR1019980028151A KR19980028151A KR20000008363A KR 20000008363 A KR20000008363 A KR 20000008363A KR 1019980028151 A KR1019980028151 A KR 1019980028151A KR 19980028151 A KR19980028151 A KR 19980028151A KR 20000008363 A KR20000008363 A KR 20000008363A
Authority
KR
South Korea
Prior art keywords
active
bank
voltage generator
banks
memory device
Prior art date
Application number
KR1019980028151A
Other languages
English (en)
Inventor
강경우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980028151A priority Critical patent/KR20000008363A/ko
Publication of KR20000008363A publication Critical patent/KR20000008363A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

레이아웃 면적이 커지지 않도록 승압전압 발생기가 효율적으로 구성되는 반도체 메모리장치가 개시된다. 상기 반도체 메모리장치는, 각각 복수개의 메모리셀 어레이 블락을 포함하는 복수개의 뱅크와, 상기 각 뱅크에 상응하여 하나씩 할당되는 복수개의 엑티브 승압전압 발생기를 구비하고, 특히 엑티브 동작시 상기 복수개의 뱅크중 어느 하나가 활성화될 때 활성화되는 뱅크와 이에 이웃하는 뱅크에 각각 상응하는 두 개의 엑티브 승압전압 발생기가 동시에 전하펌핑 동작을 수행하며, 리프레쉬 동작시에는 상기 복수개의 엑티브 승압전압 발생기가 모두 동시에 전하펌핑 동작을 수행하는 것을 특징으로 한다. 따라서 상기 반도체 메모리장치에서는, 각 뱅크에 상응하여 하나의 엑티브 승압전압 발생기가 할당되므로 레이아웃 면적이 감소되는 장점이 있다.

Description

레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치
본 발명은 반도체 메모리장치에 관한 것으로, 특히 레이아웃 면적이 커지지 않도록 승압전압 발생기가 효율적으로 구성되는 반도체 메모리장치에 관한 것이다.
메모리셀이 스토리지(Storage) 커패시터와 엑세스 트랜지스터로 구성되는 디램(DRAM) 반도체장치에서는 상기 엑세스 트랜지스터가 엔모스 트랜지스터로 구성되므로, 상기 엑세스 트랜지스터의 게이트에는 통상적으로 전원전압(VDD)보다 문턱전압(Threshold Voltage) 만큼 더 높은 전압, 즉 승압전압(VPP)가 인가된다. 따라서 디램 반도체장치에서는 내부의 승압전압(VPP) 발생기가 파우워 온(Power On)시 미리 승압전압(VPP)를 발생시키고, 메모리셀을 엑세스할 때 상기 승압전압(VPP)가 상기 엑세스 트랜지스터의 게이트에 인가된다.
상기 승압전압 발생기에는 주(Main) 승압전압 발생기와 엑티브 승압전압 발생기가 있으며, 상기 주 승압전압 발생기는 파우워 온시 승압전압(VPP) 레벨을 목표치까지 끌어 올리기 위한 것이며 디램 반도체장치의 동작상태에 무관하게 동작하고 승압전압(VPP) 레벨이 목표치보다 낮을 경우 지속적으로 펌핑동작을 수행한다. 한편 상기 엑티브 승압전압 발생기는 디램 반도체장치의 엑티브 동작시, 즉 로우어드레스 스트로브(Row Address Strobe) 신호( )가 엑티브되는 구간(로우 엑티브로 워드라인이 인에이블되는 구간)에서만 동작하고, 이는 워드라인이 인에이블될 때 소모되는 승압전압(VPP)의 전하를 공급하기 위한 것이며 한번의 엑티브때 무조건 한번의 펌핑동작을 수행한다.
그런데 상기 엑티브 승압전압 발생기의 개수, 상기 엑티브 승압전압 발생기에 사용되는 펌핑 커패시터의 크기는 한번의 엑티브시 소모되는 승압전압(VPP)의 전하량에 의해 결정되는 데, 한 개의 엑티브 승압전압 발생기가 차지하는 레이아웃의 면적이 상당히 크므로 레이아웃의 효율성을 고려하여 가능한 작은 면적을 차지하도록 엑티브 승압전압 발생기를 사용하여야 한다.
도 1은 한번에 16비트의 데이터 입출력이 가능한 X16 싱크로너스 디램에서 종래기술에 따른 승압전압 발생기의 구성도를 나타낸다.
도 1을 참조하면, 상기 X16 싱크로너스 디램은, 각각 복수개, 예컨데 8개의 메모리셀 어레이 블락을 포함하는 복수개의 뱅크, 즉 A, B, C, 및 D뱅크(11,12,13,14), 상기 각 뱅크에 상응하여 하나씩 할당되는 복수개의 엑티브 승압전압 발생기(16,17,18,19), 및 하나의 스탠바이 승압전압 발생기(15)를 구비한다.
그런데 상기 X16 싱크로너스 디램의 정상동작, 즉 기입 및 독출동작시에는 한번의 엑티브시 상기 복수개의 뱅크중 한 개의 뱅크만이 엑티브된다. 이때 X16 싱크로너스 디램은 한번에 16비트의 데이터 입출력이 가능하도록 구성되므로, 하나의 메모리셀 어레이 블락당 8비트의 데이터 입출력이 할당되며 8개의 메모리셀 어레이 블락중 2개의 메모리셀 어레이 블락(점선 부분)이 엑티브된다.
따라서 상기와 같은 구성을 갖는 X16 싱크로너스 디램에서는, 상기 A뱅크(11)이 엑티브되면 이에 상응하는 엑티브 승압전압 발생기(16)이 A뱅크 활성화 정보신호(A-BAI)에 응답하여 전하펌핑 동작을 수행하고, 상기 B뱅크(12)가 엑티브되면 이에 상응하는 엑티브 승압전압 발생기(17)이 B뱅크 활성화 정보신호(B-BAI)에 응답하여 전하펌핑 동작을 수행한다. 또한 상기 C뱅크(13)이 엑티브되면 이에 상응하는 엑티브 승압전압 발생기(18)이 C뱅크 활성화 정보신호(C-BAI)에 응답하여 전하펌핑 동작을 수행하고, 상기 D뱅크(14)가 엑티브되면 이에 상응하는 엑티브 승압전압 발생기(19)가 D뱅크 활성화 정보신호(D-BAI)에 응답하여 전하펌핑 동작을 수행한다.
한편 상기 X16 싱크로너스 디램의 자동 리프레쉬(Refresh) 동작시에는 상기 복수개의 뱅크, 즉 A, B, C, 및 D뱅크(11,12,13,14)가 모두 동시에 엑티브된다. 따라서 상기 복수개의 엑티브 승압전압 발생기(16,17,18,19)가 각각의 뱅크 활성화 정보신호에 응답하여 모두 동시에 전하펌핑 동작을 수행하여 상기 복수개의 뱅크에서 소모되는 승압전압(VPP)의 전하량을 보상한다.
도 2는 한번에 32비트의 데이터 입출력이 가능한 X32 싱크로너스 디램에서 종래기술에 따른 승압전압 발생기의 구성도를 나타낸다.
도 2를 참조하면, 상기 X32 싱크로너스 디램은, 각각 복수개, 예컨데 8개의 메모리셀 어레이 블락을 포함하는 복수개의 뱅크, 즉 A, B, C, 및 D뱅크(21,22,23,24), 상기 각 뱅크에 상응하여 두개씩 할당되는 복수개의 엑티브 승압전압 발생기(26a,26b,27a,27b,28a,28b,29a,29b), 및 하나의 스탠바이 승압전압 발생기(25)를 구비한다.
상기 X32 싱크로너스 디램의 정상동작, 즉 기입 및 독출동작시에는 도 1에 도시된 X16 싱크로너스 디램과 마찬가지로 한번의 엑티브시 상기 복수개의 뱅크중 한 개의 뱅크만이 엑티브된다. 이때 X32 싱크로너스 디램은 한번에 32비트의 데이터 입출력이 가능하도록 구성되므로, 하나의 메모리셀 어레이 블락당 8비트의 데이터 입출력이 할당되며 8개의 메모리셀 어레이 블락중 4개의 메모리셀 어레이 블락(점선 부분)이 엑티브된다. 이에 따라 상기 X32 싱크로너스 디램에서는 상기 X16 싱크로너스 디램에 비하여 한번에 인에이블되는 워드라인의 수가 2배가 되므로, 승압전압(VPP)의 전하 소모량이 2배가 되며 이를 보충하기 위해서 X32 싱크로너스 디램에서는 도 2에 도시된 바와 같이 하나의 뱅크에 2개의 엑티브 승압전압 발생기가 할당된다.
따라서 상기와 같은 구성을 갖는 X32 싱크로너스 디램에서는, 상기 A뱅크(21)이 엑티브되면 이에 상응하는 2개의 엑티브 승압전압 발생기(26a,26b)가 A뱅크 활성화 정보신호(A-BAI)에 응답하여 전하펌핑 동작을 수행하고, 상기 B뱅크(22)가 엑티브되면 이에 상응하는 2개의 엑티브 승압전압 발생기(27a,27b)가 B뱅크 활성화 정보신호(B-BAI)에 응답하여 전하펌핑 동작을 수행한다. 또한 상기 C뱅크(23)이 엑티브되면 이에 상응하는 2개의 엑티브 승압전압 발생기(28a,28b)가 C뱅크 활성화 정보신호(C-BAI)에 응답하여 전하펌핑 동작을 수행하고, 상기 D뱅크(24)가 엑티브되면 이에 상응하는 2개의 엑티브 승압전압 발생기(29a,29b)가 D뱅크 활성화 정보신호(D-BAI)에 응답하여 전하펌핑 동작을 수행한다.
한편 상기 X32 싱크로너스 디램의 자동 리프레쉬(Refresh) 동작시에는 상기 X16 싱크로너스 디램과 마찬가지로 상기 복수개의 뱅크, 즉 A, B, C, 및 D뱅크(21,22,23,24)가 모두 동시에 엑티브된다. 따라서 상기 복수개의 엑티브 승압전압 발생기(26a,26b,27a,27b,28a,28b,29a,29b)가 각각의 뱅크 활성화 정보신호에 응답하여 모두 동시에 전하펌핑 동작을 수행하여 상기 복수개의 뱅크에서 소모되는 승압전압(VPP)의 전하량을 보상한다.
그러나 X32 싱크로너스 디램에 있어서 도 2에 도시된 종래기술에 따른 승압전압 발생기의 구성도에서는, 각 뱅크에 상응하여 2개씩의 엑티브 승압전압 발생기가 할당되므로 레이아웃 면적이 커지는 단점이 있다. 또한 X32 싱크로너스 디램에서 각 뱅크에 1개의 엑티브 승압전압 발생기가 할당되도록 구성될 수 있으나, 이 경우에는 각 엑티브 승압전압 발생기 내부의 펌핑 커패시터의 크기가 X16 싱크로너스 디램에 비해 2배 이상 커져야 하므로 역시 레이아웃 면적이 커지는 단점이 있다.
따라서 본 발명이 이루고자하는 기술적 과제는, 레이아웃 면적이 커지지 않도록 승압전압 발생기가 효율적으로 구성되는 반도체 메모리장치를 제공하는 데 있다.
도 1은 X16 싱크로너스 디램에서 종래기술에 따른 승압전압 발생기의 구성도
도 2는 X32 싱크로너스 디램에서 종래기술에 따른 승압전압 발생기의 구성도
도 3은 본 발명에 따른 반도체 메모리장치에서의 승압전압 발생기의 구성도
도 4는 도 3에 도시된 엑티브 승압전압 발생기의 일예의 회로도
도 5는 도 3에 도시된 스탠바이 승압전압 발생기의 일예의 회로도
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리장치는, 각각 복수개의 메모리셀 어레이 블락을 포함하는 복수개의 뱅크와, 상기 각 뱅크에 상응하여 하나씩 할당되는 복수개의 엑티브 승압전압 발생기를 구비하고, 특히 엑티브 동작시 상기 복수개의 뱅크중 어느 하나가 활성화될 때 활성화되는 뱅크와 이에 이웃하는 뱅크에 각각 상응하는 두 개의 엑티브 승압전압 발생기가 동시에 전하펌핑 동작을 수행하며, 리프레쉬 동작시에는 상기 복수개의 엑티브 승압전압 발생기가 모두 동시에 전하펌핑 동작을 수행하는 것을 특징으로 한다.
따라서 상기 본 발명에 따른 반도체 메모리장치에서는, 각 뱅크에 상응하여 하나의 엑티브 승압전압 발생기가 할당되므로 레이아웃 면적이 감소되는 장점이 있다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하겠다.
도 3은 본 발명에 따른 반도체 메모리장치에서의 승압전압 발생기의 구성도를 나타낸다. 여기에서는 한번에 32비트의 데이터 입출력이 가능한 X32 메모리장치의 경우가 도시되어 있다.
도 3을 참조하면, 상기 본 발명에 따른 반도체 메모리장치는, 각각 복수개, 예컨데 8개의 메모리셀 어레이 블락을 포함하는 복수개의 뱅크, 즉 A, B, C, 및 D뱅크(31,32,33,34), 상기 각 뱅크에 상응하여 하나씩 할당되는 복수개의 엑티브 승압전압 발생기(36,37,38,39), 및 하나의 스탠바이 승압전압 발생기(35)를 구비하고, 특히 엑티브 동작시 상기 복수개의 뱅크(31,32,33,34)중 어느 하나가 활성화될 때 활성화되는 뱅크와 이에 이웃하는 뱅크에 각각 상응하는 두 개의 엑티브 승압전압 발생기가 동시에 전하펌핑 동작을 수행한다. 또한 리프레쉬 동작시에는 상기 복수개의 엑티브 승압전압 발생기(36,37,38,39)가 모두 동시에 전하펌핑 동작을 수행한다.
좀더 상세히 설명하면, 상술하였듯이 X32 반도체 메모리장치의 정상동작, 즉 기입 및 독출동작시에는 한번의 엑티브시 상기 복수개의 뱅크중 한 개의 뱅크만이 엑티브된다. 이때 X32 반도체 메모리장치는 한번에 32비트의 데이터 입출력이 가능하도록 구성되므로, 하나의 메모리셀 어레이 블락당 8비트의 데이터 입출력이 할당되며 8개의 메모리셀 어레이 블락중 4개의 메모리셀 어레이 블락(점선 부분)이 엑티브된다. 이에 따라 상기 X32 반도체 메모리장치에서는 X16 반도체 메모리장치에 비하여 한번에 인에이블되는 워드라인의 수가 2배가 되므로, 승압전압(VPP)의 전하 소모량이 2배가 된다.
이를 보충하기 위해서 도 3에 도시된 본 발명에 따른 반도체 메모리장치에서는, 엑티브 동작시 상기 복수개의 뱅크(31,32,33,34)중 어느 하나가 활성화될 때 활성화되는 뱅크와 이에 이웃하는 뱅크에 각각 상응하는 두 개의 엑티브 승압전압 발생기가 동시에 전하펌핑 동작을 수행하게 된다. 즉 상기 A뱅크(31)이 엑티브되면 이에 상응하는 엑티브 승압전압 발생기(36)과 이웃하는 B뱅크(32)에 상응하는 엑티브 승압전압 발생기(37)이 뱅크 활성화 정보신호(A/B-BAI)에 동시에 응답하여 동시에 전하펌핑 동작을 수행한다. 또한 B뱅크(32)가 엑티브되면 이에 상응하는 엑티브 승압전압 발생기(37)과 이웃하는 A뱅크(31)에 상응하는 엑티브 승압전압 발생기(36)이 뱅크 활성화 정보신호(A/B-BAI)에 동시에 응답하여 동시에 전하펌핑 동작을 수행한다. 마찬가지로 상기 C뱅크(33)이 엑티브되면 이에 상응하는 엑티브 승압전압 발생기(38)과 이웃하는 D뱅크(34)에 상응하는 엑티브 승압전압 발생기(39)가 뱅크 활성화 정보신호(C/D-BAI)에 동시에 응답하여 동시에 전하펌핑 동작을 수행한다. 또한 D뱅크(34)가 엑티브되면 이에 상응하는 엑티브 승압전압 발생기(39)와 이웃하는 C뱅크(33)에 상응하는 엑티브 승압전압 발생기(38)이 뱅크 활성화 정보신호(C/D-BAI)에 동시에 응답하여 동시에 전하펌핑 동작을 수행한다.
한편 상기 X32 반도체 메모리장치의 자동 리프레쉬 동작시에는 상기 복수개의 뱅크, 즉 A, B, C, 및 D뱅크(31,32,33,34)가 모두 동시에 엑티브된다. 따라서 상기 복수개의 엑티브 승압전압 발생기(36,37,38,39)가 뱅크 활성화 정보신호(A/B-BAI, C/D-BAI)에 응답하여 모두 동시에 전하펌핑 동작을 수행하여 상기 복수개의 뱅크에서 소모되는 승압전압(VPP)의 전하량을 보상한다.
참고로 도 4에 도 3에 도시된 엑티브 승압전압 발생기의 일예의 회로도가 도시되어 있으며, 도 5에 도 3에 도시된 스탠바이 승압전압 발생기의 일예의 회로도가 도시되어 있다.
따라서 상술한 본 발명에 따른 반도체 메모리장치에서는, 각 뱅크에 상응하여 1개씩의 엑티브 승압전압 발생기가 할당되므로 레이아웃 면적이 감소되는 장점이 있다.
이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나 이에 한정되지 않으며 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.
결론적으로 상술한 바와 같이 본 발명에 따른 반도체 메모리장치에서는, 각 뱅크에 상응하여 1개씩의 엑티브 승압전압 발생기가 할당되도록 구성되므로 레이아웃 면적이 감소되는 장점이 있다.

Claims (1)

  1. 각각 복수개의 메모리셀 어레이 블락을 포함하는 복수개의 뱅크;
    상기 각 뱅크에 상응하여 하나씩 할당되는 복수개의 엑티브 승압전압 발생기를 구비하고,
    엑티브 동작시 상기 복수개의 뱅크중 어느 하나가 활성화될 때 활성화되는 뱅크와 이에 이웃하는 뱅크에 각각 상응하는 두 개의 엑티브 승압전압 발생기가 동시에 전하펌핑 동작을 수행하며, 리프레쉬 동작시에는 상기 복수개의 엑티브 승압전압 발생기가 모두 동시에 전하펌핑 동작을 수행하는 것을 특징으로 하는 반도체 메모리장치.
KR1019980028151A 1998-07-13 1998-07-13 레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치 KR20000008363A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980028151A KR20000008363A (ko) 1998-07-13 1998-07-13 레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980028151A KR20000008363A (ko) 1998-07-13 1998-07-13 레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치

Publications (1)

Publication Number Publication Date
KR20000008363A true KR20000008363A (ko) 2000-02-07

Family

ID=19543955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028151A KR20000008363A (ko) 1998-07-13 1998-07-13 레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR20000008363A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566351B1 (ko) * 1998-07-16 2006-03-31 후지쯔 가부시끼가이샤 메모리 디바이스
KR100771810B1 (ko) * 2001-09-24 2007-10-30 주식회사 하이닉스반도체 고전압 공급장치 및 이를 이용한 고전압 공급방법
KR100849853B1 (ko) * 2007-01-15 2008-08-01 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 반도체 메모리 장치
KR100859412B1 (ko) * 2006-11-16 2008-09-22 주식회사 하이닉스반도체 반도체 장치
US11694741B2 (en) 2021-04-12 2023-07-04 SK Hynix Inc. Internal voltage generation circuit and semiconductor memory apparatus including the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566351B1 (ko) * 1998-07-16 2006-03-31 후지쯔 가부시끼가이샤 메모리 디바이스
KR100771810B1 (ko) * 2001-09-24 2007-10-30 주식회사 하이닉스반도체 고전압 공급장치 및 이를 이용한 고전압 공급방법
KR100859412B1 (ko) * 2006-11-16 2008-09-22 주식회사 하이닉스반도체 반도체 장치
US7663958B2 (en) 2006-11-16 2010-02-16 Hynix Semiconductor Inc. Semiconductor device
KR100849853B1 (ko) * 2007-01-15 2008-08-01 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 반도체 메모리 장치
US7969796B2 (en) 2007-01-15 2011-06-28 Samsung Electronics Co., Ltd. High voltage generating circuit and semiconductor memory device having the same and method thereof
US8339870B2 (en) 2007-01-15 2012-12-25 Samsung Electronics Co., Ltd. High voltage generating circuit and semiconductor memory device having the same and method thereof
US11694741B2 (en) 2021-04-12 2023-07-04 SK Hynix Inc. Internal voltage generation circuit and semiconductor memory apparatus including the same

Similar Documents

Publication Publication Date Title
KR100516864B1 (ko) 반도체집적회로장치
EP1225589B1 (en) Semiconductor memory device having a plurality of low power consumption modes
KR0183413B1 (ko) 차지-펌프형 부스터 회로
US5696729A (en) Power reducing circuit for synchronous semiconductor device
KR100621619B1 (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
US4570242A (en) Dynamic random-access memory
KR20000032290A (ko) 멀티-뱅크 구조를 가지는 반도체 메모리 장치
JPH08315570A (ja) 半導体記憶装置
US6335895B1 (en) Semiconductor storage device and system using the same
US9666297B1 (en) Memory device, memory system including the same and operation method of the memory system
JP3375504B2 (ja) パルス発生回路および半導体記憶装置
US5698876A (en) Memory standard cell macro for semiconductor device
KR920006974A (ko) 다이너믹형 반도체기억장치
KR20030043575A (ko) 반도체 집적 회로
KR100237621B1 (ko) 반도체 메모리소자의 리프레시 제어회로
KR20000008363A (ko) 레이아웃 면적이 감소되도록 효율적으로 구성되는 승압전압 발생기를 구비하는 반도체 메모리장치
KR950009391B1 (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR19990014107A (ko) 스텝업 전압을 버스트 액세스용 출력회로에 독점적으로 공급하는 부스터를 갖는 반도체 메모리장치
JP2828942B2 (ja) 半導体メモリの昇圧回路
JP3690919B2 (ja) メモリデバイス
KR100510469B1 (ko) 승압회로를 구비하는 반도체 메모리장치
JPH11110963A (ja) 半導体集積回路装置
KR0164816B1 (ko) 외부전원전압을 워드라인 구동전압으로 사용하는 반도체 메모리
KR100771810B1 (ko) 고전압 공급장치 및 이를 이용한 고전압 공급방법
KR100238239B1 (ko) 반도체 메모리 장치의 승압 전압 발생기

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination