KR20030043575A - 반도체 집적 회로 - Google Patents
반도체 집적 회로 Download PDFInfo
- Publication number
- KR20030043575A KR20030043575A KR1020020017208A KR20020017208A KR20030043575A KR 20030043575 A KR20030043575 A KR 20030043575A KR 1020020017208 A KR1020020017208 A KR 1020020017208A KR 20020017208 A KR20020017208 A KR 20020017208A KR 20030043575 A KR20030043575 A KR 20030043575A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- voltage
- internal
- circuit
- internal power
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
Description
Claims (8)
- 제1 내부 전원선으로 공급되는 제1 내부 전원 전압을 생성하는 제1 전압 생성 회로와;제2 내부 전원선으로 공급되는 제2 내부 전원 전압을 생성하는 제2 전압 생성 회로와;상기 제1 및 제2 전압 생성 회로가 함께 동작을 정지하고 있을 때에 상기 제1 내부 전원선과 상기 제2 내부 전원선을 단락하는 단락 회로를 구비하는 것을 특징으로 하는 반도체 집적 회로.
- 제1항에 있어서, 상기 단락 회로는 소스·드레인의 한 쪽을 제1 내부 전원 전압선에 접속하고 소스·드레인의 다른 쪽을 제2 내부 전원 전압선에 접속한 트랜지스터를 포함하는 것인 반도체 집적 회로.
- 제2항에 있어서, 상기 제1 및 제2 내부 전원선이 접속되어 있는 제1 내부 회로를 구비하고,상기 제1 및 제2 전압 생성 회로의 동작을 정지하고 상기 제1 내부 회로로의 상기 제1 및 제2 내부 전원 전압의 공급을 정지하는 파워다운 모드를 포함하며,상기 트랜지스터는 상기 파워다운 모드를 나타내는 파워다운 제어 신호의 출력에 따라 온되는 것인 반도체 집적 회로.
- 제1항에 있어서, 상기 제1 및 제2 내부 전원선이 접속되어 있는 제1 내부 회로와,외부 전원선이 접속되고 상기 제1 내부 회로의 출력을 수신하여 동작하는 제2 내부 회로를 구비하고,상기 제1 및 제2 전압 생성 회로의 동작을 정지하고 상기 제1 내부 회로로의 상기 제1 및 제2 내부 전원 전압의 공급을 정지하는 파워다운 모드를 포함하며,상기 단락 회로는 상기 파워다운 모드 중에 상기 제1 내부 전원선과 상기 제2 내부 전원선을 단락하는 것인 반도체 집적 회로.
- 제4항에 있어서, 제1 동작 모드 및 제2 동작 모드를 포함하고,상기 제1 전압 생성 회로는 제1 동작 모드 중에 동작하는 제1 전압 생성 유닛과 제2 동작 모드시에 동작하는 제2 전압 생성 유닛을 구비하며,상기 제2 전압 생성 회로는 상기 제1 동작 모드 중에 동작하는 제3 전압 생성 유닛과 상기 제2 동작 모드시에 동작하는 제4 전압 생성 유닛을 포함하는 것인 반도체 집적 회로.
- 제5항에 있어서, 상기 제1 전압 생성 회로는 제1 동작 모드 중에 동작하고 상기 제1 내부 전원 전압에 따라 상기 제1 전압 생성 유닛을 귀환 제어하는 제1 검출 회로와, 제2 동작 모드 중에 동작하고 상기 제1 내부 전원 전압에 따라 상기제2 전압 생성 유닛을 귀환 제어하는 제2 검출 회로를 포함하며,상기 제2 전압 생성 회로는 제1 동작 모드 중에 동작하고 상기 제2 내부 전원 전압에 따라 상기 제3 전압 생성 유닛을 귀환 제어하는 제3 검출 회로와, 제2 동작 모드 중에 동작하고 상기 제2 내부 전원 전압에 따라 상기 제4 전압 생성 유닛을 귀환 제어하는 제4 검출 회로를 포함하는 것인 반도체 집적 회로.
- 제5항에 있어서, 상기 제1 동작 모드는 상기 제1 및 제2 내부 회로가 정적 상태에 있는 스탠바이 모드이고,상기 제2 동작 모드는 상기 제1 및 제2 내부 회로가 동작하는 액티브 모드인 것인 반도체 집적 회로.
- 제1항에 있어서, 상기 제1 및 제2 전압 생성 회로는 외부 전원 전압에 기초하여 상기 제1 및 제2 내부 전원 전압을 각각 생성하고,상기 제1 내부 전원 전압은 상기 외부 전원 전압보다 높은 승압 전압이며,상기 제2 내부 전원 전압은 상기 외부 전원 전압보다 낮은 강압 전압인 것인 반도체 집적 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001362489A JP4132795B2 (ja) | 2001-11-28 | 2001-11-28 | 半導体集積回路 |
JPJP-P-2001-00362489 | 2001-11-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030043575A true KR20030043575A (ko) | 2003-06-02 |
KR100799948B1 KR100799948B1 (ko) | 2008-02-01 |
Family
ID=19172979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020017208A KR100799948B1 (ko) | 2001-11-28 | 2002-03-29 | 반도체 집적 회로 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6683491B2 (ko) |
EP (1) | EP1317044B1 (ko) |
JP (1) | JP4132795B2 (ko) |
KR (1) | KR100799948B1 (ko) |
CN (1) | CN1173402C (ko) |
DE (1) | DE60221625T2 (ko) |
TW (1) | TW550584B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100426443B1 (ko) * | 2002-06-29 | 2004-04-13 | 주식회사 하이닉스반도체 | 딥 파워다운 제어 회로 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100452327B1 (ko) * | 2002-07-08 | 2004-10-12 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원 전압 발생회로 |
JP2004178782A (ja) * | 2002-10-04 | 2004-06-24 | Sharp Corp | 半導体記憶装置およびその制御方法および携帯電子機器 |
JP4386706B2 (ja) | 2003-11-06 | 2009-12-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
KR100562646B1 (ko) * | 2004-12-22 | 2006-03-20 | 주식회사 하이닉스반도체 | 저전압용 반도체 메모리 장치 |
KR100715147B1 (ko) * | 2005-10-06 | 2007-05-10 | 삼성전자주식회사 | 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치 |
KR20100035428A (ko) * | 2008-09-26 | 2010-04-05 | 삼성전자주식회사 | 디스플레이 장치 및 방법 |
JP5742508B2 (ja) * | 2011-06-27 | 2015-07-01 | 富士通セミコンダクター株式会社 | 半導体メモリ、システムおよび半導体メモリの動作方法 |
US9417675B2 (en) | 2014-05-29 | 2016-08-16 | Silicon Storage Technology, Inc. | Power sequencing for embedded flash memory devices |
US9997230B1 (en) * | 2017-06-20 | 2018-06-12 | Elite Semiconductor Memory Technology Inc. | Reference voltage pre-processing circuit and reference voltage pre-processing method for a reference voltage buffer |
GB201718054D0 (en) * | 2017-11-01 | 2017-12-13 | Smith & Nephew | Sterilization of integrated negative pressure wound treatment apparatuses and sterilization methods |
US11257549B2 (en) | 2020-05-08 | 2022-02-22 | Micron Technology, Inc. | Sequential voltage control for a memory device |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07220472A (ja) * | 1994-01-31 | 1995-08-18 | Mitsubishi Electric Corp | 内部電源回路 |
FR2724025B1 (fr) * | 1994-08-31 | 1997-01-03 | Sgs Thomson Microelectronics | Circuit integre avec fonction de demarrage rapide de sources de tension ou courant de reference |
JP3645593B2 (ja) * | 1994-09-09 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3641511B2 (ja) * | 1995-06-16 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置 |
TW324101B (en) * | 1995-12-21 | 1998-01-01 | Hitachi Ltd | Semiconductor integrated circuit and its working method |
JP3319960B2 (ja) * | 1996-10-17 | 2002-09-03 | 富士通株式会社 | 半導体装置 |
TW404063B (en) * | 1997-02-27 | 2000-09-01 | Toshiba Corp | Semiconductor integrated circuit apparatus and semiconductor memory apparatus |
JP4094104B2 (ja) * | 1997-02-27 | 2008-06-04 | 株式会社東芝 | 半導体集積回路装置および記憶装置 |
JPH10283776A (ja) * | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3235516B2 (ja) * | 1997-06-12 | 2001-12-04 | 日本電気株式会社 | 半導体集積回路 |
JPH11186527A (ja) * | 1997-12-24 | 1999-07-09 | Hitachi Ltd | ラッチ制御回路、半導体記憶装置、及びデータ処理装置 |
JP3480309B2 (ja) * | 1998-05-21 | 2003-12-15 | 松下電器産業株式会社 | 半導体記憶装置 |
JP4390304B2 (ja) * | 1998-05-26 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2000075944A (ja) * | 1998-08-31 | 2000-03-14 | Hitachi Ltd | 半導体装置 |
JP2000113693A (ja) * | 1998-10-08 | 2000-04-21 | Hitachi Ltd | 不揮発性メモリおよび半導体集積回路 |
JP3233911B2 (ja) * | 1999-03-17 | 2001-12-04 | 株式会社 沖マイクロデザイン | 半導体集積回路装置 |
JP4043142B2 (ja) * | 1999-05-18 | 2008-02-06 | 富士通株式会社 | メモリデバイス |
US6563746B2 (en) | 1999-11-09 | 2003-05-13 | Fujitsu Limited | Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode |
-
2001
- 2001-11-28 JP JP2001362489A patent/JP4132795B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-26 TW TW091105927A patent/TW550584B/zh active
- 2002-03-27 US US10/106,107 patent/US6683491B2/en not_active Expired - Lifetime
- 2002-03-28 DE DE60221625T patent/DE60221625T2/de not_active Expired - Lifetime
- 2002-03-28 EP EP02252330A patent/EP1317044B1/en not_active Expired - Fee Related
- 2002-03-29 CN CNB021076871A patent/CN1173402C/zh not_active Expired - Fee Related
- 2002-03-29 KR KR1020020017208A patent/KR100799948B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100426443B1 (ko) * | 2002-06-29 | 2004-04-13 | 주식회사 하이닉스반도체 | 딥 파워다운 제어 회로 |
Also Published As
Publication number | Publication date |
---|---|
DE60221625T2 (de) | 2007-11-22 |
EP1317044A3 (en) | 2005-08-17 |
US6683491B2 (en) | 2004-01-27 |
CN1173402C (zh) | 2004-10-27 |
CN1421929A (zh) | 2003-06-04 |
US20030098741A1 (en) | 2003-05-29 |
KR100799948B1 (ko) | 2008-02-01 |
JP4132795B2 (ja) | 2008-08-13 |
EP1317044B1 (en) | 2007-08-08 |
EP1317044A2 (en) | 2003-06-04 |
DE60221625D1 (de) | 2007-09-20 |
JP2003162895A (ja) | 2003-06-06 |
TW550584B (en) | 2003-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7339847B2 (en) | BLEQ driving circuit in semiconductor memory device | |
JP5041631B2 (ja) | 半導体記憶装置 | |
US7626883B2 (en) | Semiconductor memory device | |
US8737155B2 (en) | Power saving memory apparatus, systems, and methods | |
US7630260B2 (en) | Semiconductor memory and system | |
US20030043673A1 (en) | Semiconductor memory device control method and semiconductor memory device | |
US6236605B1 (en) | Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier | |
US6606274B2 (en) | Semiconductor memory device having function of supplying stable power supply voltage | |
KR100799948B1 (ko) | 반도체 집적 회로 | |
KR0140175B1 (ko) | 반도체 메모리 장치의 센스앰프 회로 | |
US5698876A (en) | Memory standard cell macro for semiconductor device | |
KR100224959B1 (ko) | 다이나믹 랜덤 액세스 메모리 | |
US5703814A (en) | Semiconductor memory device having dual boosting circuits to reduce energy required to supply boosting voltages | |
US7847624B2 (en) | Internal power supply circuit | |
US6535447B2 (en) | Semiconductor memory device and voltage level control method thereof | |
JP3690919B2 (ja) | メモリデバイス | |
US11250903B2 (en) | Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell | |
JP2003132679A (ja) | 半導体装置 | |
US20080225610A1 (en) | Write driver of semiconductor memory device and driving method thereof | |
US6091290A (en) | Semiconductor integrated circuit | |
US7599230B2 (en) | Semiconductor memory apparatus and method of driving the same | |
KR960006381B1 (ko) | 반도체 메모리 장치의 비트라인 센스 증폭회로 및 그 방법 | |
JP2005353244A (ja) | ワードライン制御回路 | |
JP2001273769A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140107 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |