KR20200007397A - 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템 - Google Patents
증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템 Download PDFInfo
- Publication number
- KR20200007397A KR20200007397A KR1020180081451A KR20180081451A KR20200007397A KR 20200007397 A KR20200007397 A KR 20200007397A KR 1020180081451 A KR1020180081451 A KR 1020180081451A KR 20180081451 A KR20180081451 A KR 20180081451A KR 20200007397 A KR20200007397 A KR 20200007397A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input signal
- output node
- common node
- node
- Prior art date
Links
- 230000003321 amplification Effects 0.000 title abstract description 25
- 238000003199 nucleic acid amplification method Methods 0.000 title abstract description 25
- 239000004065 semiconductor Substances 0.000 title description 51
- 239000003990 capacitor Substances 0.000 claims description 79
- 230000007423 decrease Effects 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 15
- 230000007704 transition Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000002243 precursor Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/008—Control by switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/007—Control dependent on the supply voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
- H03G5/24—Automatic control in frequency-selective amplifiers
- H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
- H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/10—Gain control characterised by the type of controlled element
- H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
증폭 회로는 제 1 입력 신호 및 제 2 입력 신호를 차동 증폭하여 출력 신호를 생성할 수 있다. 상기 제 1 및 제 2 입력 신호는 차동 신호 쌍일 수 있다. 또는 상기 제 1 입력 신호는 싱글 엔디드 신호일 수 있고, 상기 제 2 입력 신호는 기준전압을 수 있다. 상기 증폭 회로는 상기 제 1 입력 신호에 기초하여 출력 신호를 생성하기 위한 이득을 증가시켜 차동 증폭 동작을 수행할 수 있다.
Description
본 발명은 집적 회로 기술에 관한 것으로, 더 상세하게는 반도체 장치 및 반도체 시스템에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템은 반도체로 구성된 많은 반도체 장치들을 포함할 수 있다. 컴퓨터 시스템을 구성하는 반도체 장치들은 클럭과 데이터를 전송 및 수신하여 서로 통신할 수 있다. 반도체 장치들은 수신 회로를 구비하여 외부 장치로부터 전송된 신호를 수신하거나 반도체 장치 내부 회로 사이에서 전송된 신호를 수신할 수 있다. 상기 수신 회로는 차동 증폭 동작을 수행하는 증폭 회로를 포함할 수 있다. 상기 증폭 회로는 차동 신호 또는 싱글 엔디드 (single ended) 신호를 수신할 수 있다. 상기 증폭 회로는 싱글 엔디드 신호를 수신하기 위해서 기준전압을 사용한다. 상기 증폭 회로가 차동 신호를 수신할 때, 하나의 입력 신호는 다른 입력 신호의 상보적인 레벨을 갖기 때문에, 상기 증폭 회로는 채널의 고주파수 손실, 리플렉션 및 크로스 토크로 인한 심볼간 간섭(Inter Symbol Interference, ISI)을 보상하고 교류 이득 (AC gain)을 증가시켜 정확한 신호를 증폭할 수 있다. 하지만, 상기 증폭 회로가 싱글 엔디드 신호를 수신할 때, 하나의 입력 신호인 싱글 엔디드 신호는 전압 레벨이 스윙하는데 비해 다른 입력 신호인 기준전압은 소정의 전압 레벨을 유지하기 때문에, 상기 증폭 회로의 커먼 모드(common mode)가 드리프트(drift)되거나 교류 이득이 감소되는 문제가 발생할 수 있다. 따라서, 입력 신호의 종류에 무관하게 일정한 이득으로 출력 신호를 생성할 수 있는 증폭 회로가 필요하다.
본 발명의 실시예는 입력 신호에 기초하여 공통 노드의 전압 레벨을 변화시킴으로써, 입력 신호의 종류에 무관하게 이득을 증가시킬 수 있는 증폭 회로 및 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 증폭 회로는 고전압 레일과 제 1 출력 노드 및 제 2 출력 노드 사이에 연결되는 로드부; 상기 제 1 출력 노드와 제 1 공통 노드 사이에 연결되고, 제 1 입력 신호에 기초하여 상기 제 1 출력 노드의 전압 레벨을 변화시키는 제 1 입력부; 상기 제 2 출력 노드와 제 2 공통 노드 사이에 연결되고, 제 2 입력 신호에 기초하여 상기 제 2 출력 노드의 전압 레벨을 변화시키고, 상기 제 2 출력 노드를 통해 출력 신호가 출력되는 제 2 입력부; 상기 제 1 공통 노드와 제 2 공통 노드 사이에 연결되는 소스 저항; 상기 제 1 공통 노드와 저전압 레일 사이에 연결되는 제 1 캐패시터; 상기 제 2 공통 노드와 상기 저전압 레일 사이에 연결되는 제 2 캐패시터; 및 상기 제 1 입력 신호를 수신하여 상기 제 2 공통 노드의 전압 레벨을 변화시키는 게인 부스터를 포함할 수 있다.
본 발명의 실시예에 따른 증폭 회로는 고전압 레일과 제 1 출력 노드 및 제 2 출력 노드 사이에 연결되는 로드부; 상기 제 1 출력 노드와 제 1 공통 노드 사이에 연결되고, 제 1 입력 신호에 기초하여 상기 제 1 출력 노드의 전압 레벨을 변화시키는 제 1 입력부; 상기 제 2 출력 노드와 제 2 공통 노드 사이에 연결되고, 제 2 입력 신호에 기초하여 상기 제 2 출력 노드의 전압 레벨을 변화시키고, 상기 제 2 출력 노드를 통해 출력 신호가 출력되는 제 2 입력부; 상기 제 1 공통 노드와 제 2 공통 노드 사이에 연결되는 소스 저항; 상기 제 1 공통 노드와 저전압 레일 사이에 연결되는 제 1 프로그램 가능한 캐패시터; 상기 제 2 공통 노드와 상기 저전압 레일 사이에 연결되는 제 2 프로그램 가능한 캐패시터; 및 상기 제 1 입력 신호를 수신하여 상기 제 2 공통 노드의 전압 레벨을 변화시키는 게인 부스터를 포함할 수 있다.
본 발명의 실시예에 따른 증폭 회로는 고전압 레일과 제 1 출력 노드 및 제 2 출력 노드 사이에 연결되는 로드부; 상기 제 1 출력 노드와 제 1 공통 노드 사이에 연결되고, 제 1 입력 신호에 기초하여 상기 제 1 출력 노드의 전압 레벨을 변화시키는 제 1 입력부; 상기 제 2 출력 노드와 제 2 공통 노드 사이에 연결되고, 제 2 입력 신호에 기초하여 상기 제 2 출력 노드의 전압 레벨을 변화시키고, 상기 제 2 출력 노드로부터 출력 신호가 출력되는 제 2 입력부; 상기 제 1 공통 노드와 제 2 공통 노드 사이에 연결되는 소스 저항; 상기 제 1 공통 노드와 저전압 레일 사이에 연결되는 캐패시터; 및 상기 제 1 입력 신호를 수신하여 상기 제 2 공통 노드의 전압 레벨을 변화시키는 게인 부스터를 포함할 수 있다.
본 발명의 실시예는 차동 신호뿐만 아니라 싱글 엔디드 신호의 정확한 증폭을 가능하게 하여 반도체 장치 및 반도체 시스템의 초고속 통신을 가능하게 할 수 있다.
도 1은 본 발명의 실시예에 따른 증폭 회로의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 증폭 회로의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 증폭 회로의 구성을 보여주는 도면,
도 4a 및 4b는 본 발명의 실시예에 따른 증폭 회로의 주파수에 대한 이득을 보여주는 그래프,
도 5는 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 수신 회로의 구성을 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 증폭 회로의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 증폭 회로의 구성을 보여주는 도면,
도 4a 및 4b는 본 발명의 실시예에 따른 증폭 회로의 주파수에 대한 이득을 보여주는 그래프,
도 5는 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 수신 회로의 구성을 보여주는 도면이다.
도 1은 본 발명의 실시예에 따른 증폭 회로(100)의 구성을 보여주는 도면이다. 상기 증폭 회로(100)는 제 1 입력 신호(IN1) 및 제 2 입력 신호(IN2)를 수신하여 출력 신호(OUT)를 생성할 수 있다. 상기 증폭 회로(100)는 상기 제 1 및 제 2 입력 신호(IN1, IN2)를 차동 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 증폭 회로(100)는 상기 출력 신호(OUT)와 함께 상기 출력 신호의 상보 신호(OUTB)를 생성할 수 있다. 일 실시예에서, 상기 제 1 및 제 2 입력 신호(IN1, IN2)는 차동 신호 쌍일 수 있다. 예를 들어, 상기 제 2 입력 신호(IN2)는 상기 제 1 입력 신호(IN1)와 반대되는 레벨을 갖는 상보 신호일 수 있다. 일 실시예에서, 상기 제 1 입력 신호(IN1)는 싱글 엔디드(single-ended) 신호일 수 있고, 상기 제 2 입력 신호(IN2)는 기준전압일 수 있다. 상기 기준전압은 상기 제 1 입력 신호(IN1)가 스윙하는 범위의 중간에 대응하는 전압 레벨을 가질 수 있다. 상기 증폭 회로(100)는 상기 차동 신호 쌍 또는 상기 싱글 엔디드 신호 및 기준전압을 차동 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 특히, 상기 증폭 회로(100)는 상기 싱글 엔디드 신호를 기준전압과 차동 증폭할 때 출력 신호(OUT)를 생성하기 위한 이득을 증가시켜 차동 증폭 동작을 수행할 수 있다.
도 1에서, 상기 증폭 회로(100)는 로드부(110), 제 1 입력부(121), 제 2 입력부(122), 소스 저항(130), 제 1 캐패시터(141), 제 2 캐패시터(142) 및 게인 부스터(150)를 포함할 수 있다. 상기 로드부(110)는 고전압 레일과 제 1 출력 노드(ON1) 및 제 2 출력 노드(ON2) 사이에 연결될 수 있다. 상기 고전압 레일(rail)을 통해 상기 증폭 회로(100)로 고전압(VDDH)이 인가될 수 있고, 상기 고전압(VDDH)은 상기 증폭 회로(100)를 포함하는 반도체 장치의 전원전압일 수 있다. 상기 로드부(110)는 상기 제 1 및 제 2 출력 노드(ON1, ON2)로 상기 고전압(VDDH)을 인가할 수 있다.
상기 제 1 입력부(121)는 상기 제 1 출력 노드(ON1) 및 제 1 공통 노드(CN1) 사이에 연결될 수 있다. 상기 제 1 공통 노드(CN1)는 저전압 레일과 연결될 수 있다. 상기 저전압 레일을 통해 상기 증폭 회로(100)로 저전압(VDDL)이 인가될 수 있고, 상기 저전압(VDDL)은 상기 고전압(VDDH)보다 낮은 전압 레벨을 가질 수 있다. 예를 들어, 상기 저전압(VDDL)은 접지전압에 대응하는 전압 레벨을 가질 수 있다. 상기 제 1 입력부(121)는 상기 제 1 입력 신호(IN1)를 수신할 수 있다. 상기 제 1 입력부(121)는 상기 제 1 입력 신호(IN1)에 기초하여 상기 제 1 출력 노드(ON1)의 전압 레벨을 변화시킬 수 있다. 예를 들어, 상기 제 1 입력부(121)는 하이 레벨의 제 1 입력 신호(IN1)를 수신했을 때 상기 제 1 출력 노드(ON1)를 로우 레벨로 변화시킬 수 있고, 로우 레벨의 제 1 입력 신호(IN1)를 수신했을 때 상기 제 1 출력 노드(ON1)를 하이 레벨로 변화시킬 수 있다. 상기 제 1 출력 노드(ON1)를 통해 상기 출력 신호의 상보 신호(OUTB)가 출력될 수 있다.
상기 제 2 입력부(122)는 상기 제 2 출력 노드(ON2) 및 제 2 공통 노드(CN2) 사이에 연결될 수 있다. 상기 제 2 공통 노드(CN2)는 상기 저전압 레일과 연결될 수 있다. 상기 제 2 입력부(122)는 상기 제 2 입력 신호(IN2)를 수신할 수 있다. 상기 제 2 입력부(122)는 상기 제 2 입력 신호(IN2)에 기초하여 상기 제 2 출력 노드(ON2)의 전압 레벨을 변화시킬 수 있다. 상기 제 2 출력 노드(ON2)는 상기 제 2 입력부(122)에 의해 상기 제 1 출력 노드(ON1)와 반대되는 레벨로 변화될 수 있다. 상기 제 2 출력 노드(ON2)를 통해 상기 출력 신호(OUT)가 출력될 수 있다.
상기 소스 저항(130)은 상기 제 1 공통 노드(CN1) 및 상기 제 2 공통 노드(CN2) 사이에 연결될 수 있다. 상기 소스 저항(130)은 상기 제 1 및 제 2 공통 노드(CN1, CN2) 사이의 전류 경로를 형성할 수 있다. 상기 소스 저항(130)은 상기 제 1 공통 노드(CN1)로부터 상기 제 2 공통 노드(CN2)로 전류가 흐르게 하거나 상기 제 2 공통 노드(CN2)로부터 상기 제 1 공통 노드(CN1)로 전류가 흐르게 하는 가상 접지(virtual ground)로서 기능할 수 있다. 상기 소스 저항(130)은 상기 증폭 회로(100)의 이득(DC gain)을 조절할 수 있다. 예를 들어, 상기 저항 소자(130)는 상기 증폭 회로(100)의 직류 이득(DC gain)을 감소시키고 상대적으로 상기 증폭 회로(100)의 교류 이득(AC gain)을 증가시킬 수 있다. 상기 직류 이득은 상기 제 1 입력 신호(IN1)가 정상 상태(steady state) 전압 레벨을 유지할 때의 상기 증폭 회로(100)의 이득을 의미할 수 있고, 상기 교류 이득은 상기 제 1 입력 신호(IN1)의 전압 레벨이 천이할 때 상기 증폭 회로(100)의 이득을 의미할 수 있다.
상기 제 1 캐패시터(141)는 상기 제 1 공통 노드(CN1)와 상기 저전압 레일 사이에 연결될 수 있다. 상기 제 2 캐패시터(142)는 상기 제 2 공통 노드(CN2)와 상기 저전압 레일 사이에 연결될 수 있다. 상기 제 2 캐패시터(142)는 상기 제 1 캐패시터(141)와 동일한 캐패시턴스를 가질 수 있다. 상기 제 1 및 제 2 캐패시터(141, 142)는 상기 증폭 회로(100)의 교류 이득을 조절하기 위해 구비될 수 있다. 일 실시예에서, 상기 제 2 캐패시터(142)는 상기 제 1 캐패시터(141)와 다른 캐패시턴스를 가질 수 있다. 일 실시예에서, 상기 제 1 및 제 2 캐패시터(141, 142)는 상기 증폭 회로(100)의 교류 이득의 크기 및/또는 대역폭을 조절하기 위해 가변 캐패시턴스를 갖는 프로그램 가능한 캐패시터로 구현될 수 있다. 상기 교류 이득의 대역폭은 증폭 회로가 일정 크기 이상의 이득을 얻을 수 있는 주파수 범위일 수 있다.
상기 증폭 회로(100)는 제 1 전류원(161) 및 제 2 전류원(162)을 더 포함할 수 있다. 상기 제 1 전류원(161)은 상기 제 1 공통 노드(CN1)와 상기 저전압 레일 사이에서 상기 제 1 캐패시터(141)와 병렬로 연결될 수 있다. 상기 제 2 전류원(162)은 상기 제 2 공통 노드(CN2)와 상기 저전압 레일 사이에서 상기 제 2 캐패시터(142)와 병렬로 연결될 수 있다. 상기 제 1 및 제 2 전류원(161, 162)은 상기 제 1 입력 신호(IN1)가 정상 상태 전압 레벨을 가질 때 상기 제 1 및 제 2 공통 노드(CN1, CN2)로부터 상기 저전압 레일까지의 전류 경로를 각각 제공할 수 있다.
상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)를 수신할 수 있다. 상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)에 기초하여 상기 제 2 공통 노드(CN2)의 전압 레벨을 변화시킬 수 있다. 상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)의 레벨이 천이할 때 상기 제 2 공통 노드(CN2)의 전압 레벨을 변화시켜 상기 증폭 회로(100)의 교류 이득을 증가시킬 수 있다. 예를 들어, 상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)가 로우 레벨에서 하이 레벨로 천이할 때, 상기 제 2 공통 노드(CN2)의 전압 레벨을 상승시킬 수 있다. 상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)가 하이 레벨에서 로우 레벨로 천이할 때, 상기 제 2 공통 노드(CN2)의 전압 레벨을 하강시킬 수 있다.
도 1에서, 상기 로드부(110)는 제 1 로드 저항(RL1) 및 제 2 로드 저항(RL2))을 포함할 수 있다. 상기 제 1 로드 저항(RL1)은 상기 고전압 레일과 상기 제 1 출력 노드(ON1) 사이에 연결될 수 있다. 상기 제 2 로드 저항(RL2)은 상기 고전압 레일과 상기 제 2 출력 노드(ON2) 사이에 연결될 수 있다. 상기 제 1 로드 저항(RL1)은 일 단이 상기 고전압 레일과 연결되어 상기 고전압(VDDH)을 수신하고, 타 단이 상기 제 1 출력 노드(ON1)와 연결될 수 있다. 상기 제 2 로드 저항(RL2)은 일 단이 상기 고전압 레일과 연결되어 상기 고전압(VDDH)을 수신하고, 타 단이 상기 제 2 출력 노드(ON2)와 연결될 수 있다. 상기 제 1 로드 저항(RL1)과 제 2 로드 저항(RL2)은 서로 동일한 저항 값을 가질 수 있다. 상기 제 1 및 제 2 로드 저항(RL1, RL2)은 상기 증폭 회로(100)의 교류 이득의 대역폭을 조절할 수 있도록 가변 저항 값을 갖는 프로그램 가능한 저항 소자로 구현될 수 있다.
상기 제 1 입력부(121)는 제 1 트랜지스터(T1)를 포함할 수 있다. 예를 들어, 상기 제 1 트랜지스터(T1)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 트랜지스터(T1)는 게이트로 상기 제 1 입력 신호(IN1)를 수신하고, 드레인이 상기 제 1 출력 노드(ON1)와 연결되며, 소스가 상기 제 1 공통 노드(CN1)와 연결될 수 있다. 상기 제 2 입력부(122)는 제 2 트랜지스터(T2)를 포함할 수 있다. 예를 들어, 상기 제 2 트랜지스터(T2)는 N 채널 모스 트랜지스터일 수 있다. 상기 제 2 트랜지스터(T2)는 게이트로 상기 제 2 입력 신호(IN2)를 수신하고, 드레인이 상기 제 2 출력 노드(ON2)와 연결되며, 소스가 상기 제 2 공통 노드(CN2)와 연결될 수 있다.
상기 게인 부스터(150)는 부스팅 캐패시터(BC)를 포함할 수 있다. 상기 부스팅 캐패시터(BC)는 상기 제 1 입력 신호(IN1)가 입력되는 노드, 즉, 상기 제 1 트랜지스터(T1)의 게이트와 상기 제 2 공통 노드(CN2) 사이에 연결될 수 있다. 상기 부스팅 캐패시터(BC)는 일 단으로 상기 제 1 입력 신호(IN1)를 수신하고, 타 단이 상기 제 2 공통 노드(CN2)와 연결될 수 있다. 상기 부스팅 캐패시터(BC)는 가변 캐패시턴스를 갖는 프로그램 가능한 캐패시터로 구현될 수 있다.
상기 증폭 회로(100)는 제 1 로드 캐패시터(171) 및 제 2 로드 캐패시터(172)를 더 포함할 수 있다. 상기 제 1 로드 캐패시터(171)는 상기 제 1 출력 노드(ON1)와 연결될 수 있다. 상기 제 2 로드 캐패시터(172)는 상기 제 2 출력 노드(ON2)와 연결될 수 있다. 상기 제 1 및 제 2 로드 캐패시터(171, 172)는 동일한 캐패시턴스를 가질 수 있다. 일 실시예에서, 상기 제 1 및 제 2 출력 캐패시터(171, 172)는 상기 증폭 회로(100)의 교류 이득의 대역폭을 조절할 수 있도록 가변 캐패시턴스를 갖는 프로그램 가능한 캐패시터로 구현될 수 있다.
상기 증폭 회로(100)가 차동 신호 쌍을 수신할 때, 상기 제 2 입력 신호(IN2)는 상기 제 1 입력 신호(IN1)의 상보 신호이므로, 상기 증폭 회로(100)는 채널의 고주파수 손실을 보상하여 정확한 증폭 동작을 수행할 수 있다. 이에 비해, 상기 증폭 회로(100)가 싱글 엔디드 신호를 수신할 때 상기 제 2 입력 신호(IN2)는 레벨이 변화되지 않는 기준전압이므로, 상기 증폭 회로(100)는 교류 이득이 감소되어 채널의 고주파수 손실을 보상하기 어려울 수 있다. 따라서, 상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)의 레벨이 변화할 때 상기 제 1 입력 신호(IN1)에 기초하여 상기 제 2 공통 노드(CN2)의 전압 레벨을 변화시킴으로써 상기 출력 신호(OUT)의 피크를 형성하여 상기 증폭 회로(100)의 교류 이득을 증가시킬 수 있다.
상기 제 1 입력 신호(IN1)가 정상 상태 전압 레벨을 유지할 때 상기 소스 저항(130)을 통해 일정한 전류가 흐를 수 있고, 상기 제 1 및 제 2 전압원(161, 162)을 통해 상기 제 1 및 제 2 공통 노드(CN1, CN2)로부터 상기 저전압 레일로 일정한 전류가 흐르기 때문에, 상기 출력 신호(OUT) 및 상기 출력 신호의 상보 신호(OUTB)를 일정한 전압 레벨을 유지할 수 있다. 상기 제 1 입력 신호(IN1)가 로우 레벨에서 하이 레벨로 천이하면, 상기 제 1 트랜지스터(T1)가 턴온되어 상기 제 1 출력 노드(ON1)의 전압 레벨은 하강하고, 상기 제 1 공통 노드(CN1) 및 상기 제 1 캐패시터(141)로 유입되는 전류가 증가하여 상기 제 1 공통 노드(CN1)의 전압 레벨은 상승할 수 있다. 이 때, 상기 제 2 입력 신호(IN2)가 기준전압인 경우, 상기 제 2 공통 노드(CN2) 및 제 2 캐패시터(142)로 유입되는 전류의 양은 변화되지 않을 수 있고, 상기 제 2 공통 노드(CN2)는 일정한 전압 레벨을 유지할 수 있다. 따라서, 상기 제 1 출력 노드(ON1)는 상기 저전압(VDDL)의 레벨로 충분히 낮아지는 반면, 상기 제 2 출력 노드(ON2)는 상기 고전압(VDDH)의 레벨로 충분히 높아지지 않을 수 있고, 상기 출력 신호의 상보 신호(OUTB)에 피크가 형성되는 반면, 상기 출력 신호(OUT)에 피크가 형성되지 않을 수 있다. 본 발명의 실시예에서, 상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)에 기초하여 상기 제 2 공통 노드(CN2)의 전압 레벨을 변화시킬 수 있다. 상기 부스팅 캐패시터(BC)는 상기 제 1 입력 신호(IN1)가 하이 레벨로 천이하면, 상기 제 2 공통 노드(CN2)의 전압 레벨을 상승시킬 수 있다. 상기 제 2 공통 노드(CN2)의 전압 레벨이 상승되면, 상기 제 2 트랜지스터(T2)의 게이트 및 소스 사이의 전압 차이가 감소할 수 있고, 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류의 양이 감소될 수 있다. 따라서, 상기 제 2 출력 노드(ON2)의 전압 레벨은 상기 고전압(VDDH)의 레벨로 충분히 상승될 수 있고, 상기 제 2 출력 노드(ON2)로부터 생성되는 상기 출력 신호(OUT)에 피크가 형성될 수 있다. 상기 증폭 회로(100)는 상기 게인 부스터(150)를 구비하여 상기 출력 신호(OUT)의 교류 이득을 증가시킴으로써, 상기 출력 신호의 상보 신호(OUTB)의 교류 이득과 상기 출력 신호(OUT)의 교류 이득이 균형을 이룰 수 있게 한다.
상기 제 1 입력 신호(IN1)가 하이 레벨에서 로우 레벨로 천이하면, 상기 제 1 트랜지스터(T1)가 턴오프되어 상기 제 1 출력 노드(ON1)의 전압 레벨은 상승하고, 상기 제 1 공통 노드(CN1) 및 상기 제 1 캐패시터(141)로 유입되는 전류가 감소하여 상기 제 1 공통 노드(CN1)의 전압 레벨은 하강할 수 있다. 이 때, 상기 제 2 입력 신호(IN2)가 기준전압인 경우, 상기 제 2 공통 노드(CN2) 및 제 2 캐패시터(142)로 유입되는 전류의 양은 변화되지 않을 수 있고, 상기 제 2 공통 노드(CN2)는 일정한 전압 레벨을 유지할 수 있다. 따라서, 상기 제 1 출력 노드(ON1)는 상기 고전압(VDDH)의 레벨로 충분히 상승하는 반면, 상기 제 2 출력 노드(ON2)는 상기 저전압(VDDL)의 레벨로 충분히 하강하지 않을 수 있고, 상기 출력 신호의 상보 신호(OUTB)에 피크가 형성되는 반면, 상기 출력 신호(OUT)에 피크가 형성되지 않을 수 있다. 본 발명의 실시예에서, 상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)에 기초하여 상기 제 2 공통 노드(CN2)의 전압 레벨을 변화시킬 수 있다. 상기 부스팅 캐패시터(BC)는 상기 제 1 입력 신호(IN1)가 로우 레벨로 천이하면, 상기 제 2 공통 노드(CN2)의 전압 레벨을 하강시킬 수 있다. 상기 제 2 공통 노드(CN2)의 전압 레벨이 하강하면, 상기 제 2 트랜지스터(T2)의 게이트 및 소스 사이의 전압 차이가 증가할 수 있고, 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류의 양이 증가될 수 있다. 따라서, 상기 제 2 출력 노드(ON2)의 전압 레벨은 상기 저전압(VDDL)의 레벨로 충분히 하강될 수 있고, 상기 제 2 출력 노드(ON2)로부터 생성되는 상기 출력 신호(OUT)에 피크가 형성될 수 있다. 상기 증폭 회로(100)는 상기 게인 부스터(150)를 구비하여 상기 출력 신호(OUT)의 교류 이득을 증가시킴으로써, 상기 출력 신호의 상보 신호(OUTB)의 교류 이득과 상기 출력 신호(OUT)의 교류 이득이 균형을 이룰 수 있게 한다.
도 2는 본 발명의 실시예에 따른 증폭 회로(200)의 구성을 보여주는 도면이다. 도 2에서, 상기 증폭 회로(200)는 고전압 레일을 통해 고전압(VDDH)을 인가받고, 저전압 레일을 통해 저전압(VDDL)을 인가받아 차동 증폭 동작을 수행할 수 있다. 상기 증폭 회로(200)는 제 1 입력 신호(IN1) 및 제 2 입력 신호(IN2)를 차동 증폭하여 출력 신호(OUT) 및 상기 출력 신호의 상보 신호(OUTB)를 출력할 수 있다. 상기 증폭 회로(200)는 로드부(210), 제 1 입력부(221), 제 2 입력부(222), 소스 저항(230), 제 1 프로그램 가능한 캐패시터(241), 제 2 프로그램 가능한 캐패시터(242) 및 게인 부스터(250)를 포함할 수 있다. 상기 증폭 회로(200)는 제 1 전류원(261), 제 2 전류원(262), 제 1 로드 캐패시터(271) 및 제 2 로드 캐패시터(272)를 더 포함할 수 있다. 도 2에서, 도 1에 도시된 구성요소와 동일 또는 유사한 구성요소에 대해서는 유사한 도면 부호를 부여하였고, 동일한 구성요소에 대한 중복되는 설명은 생략하기로 한다.
도 2에서, 상기 제 1 프로그램 가능한 캐패시터(241)는 상기 제 1 공통 노드(CN1)와 상기 저전압 레일 사이에 연결될 수 있다. 상기 제 2 프로그램 가능한 캐패시터(242)는 상기 제 2 공통 노드(CN2)와 상기 저전압 레일 사이에 연결될 수 있다. 상기 제 1 및 제 2 프로그램 가능한 캐패시터(241, 242)는 가변 캐패시턴스를 가질 수 있다. 상기 제 2 프로그램 가능한 캐패시터(242)는 상기 제 1 프로그램 가능한 캐패시터(241)와 동일한 캐패시턴스를 갖거나 다른 캐패시턴스를 가질 수 있다. 예를 들어, 상기 증폭 회로(200)가 상기 제 1 및 제 2 입력 신호(IN1, IN2)로서 차동 신호를 수신할 때, 상기 제 1 및 제 2 프로그램 가능한 캐패시터(241, 242)는 서로 동일한 캐패시턴스를 갖도록 조절될 수 있다. 상기 증폭 회로(200)가 상기 제 1 및 제 2 입력 신호(IN1, IN2)로서 싱글 엔디드 신호와 기준전압을 수신할 때, 상기 제 1 및 제 2 프로그램 가능한 캐패시터(241, 242)는 서로 다른 캐패시턴스를 갖도록 조절될 수 있다. 예를 들어, 상기 제 1 프로그램 가능한 캐패시터(241)의 캐패시턴스가 증가할수록 상기 제 2 프로그램 가능한 캐패시터(242)의 캐패시턴스는 감소될 수 있다. 상기 제 1 프로그램 가능한 캐패시터(241)의 캐패시턴스를 증가시키고 상기 제 2 프로그램 가능한 캐패시터(242)의 캐패시턴스를 감소시킴으로써, 상기 증폭 회로(200)의 교류 이득의 크기 및 대역폭이 증가될 수 있다.
도 3은 본 발명의 실시예에 따른 증폭 회로(300)의 구성을 보여주는 도면이다. 도 3에서, 상기 증폭 회로(300)는 고전압 레일을 통해 고전압(VDDH)을 인가받고, 저전압 레일을 통해 저전압(VDDL)을 인가받아 차동 증폭 동작을 수행할 수 있다. 상기 증폭 회로(300)는 제 1 입력 신호(IN1) 및 제 2 입력 신호(IN2)를 차동 증폭하여 출력 신호(OUT) 및 상기 출력 신호의 상보 신호(OUTB)를 출력할 수 있다. 상기 증폭 회로(300)는 로드부(310), 제 1 입력부(321), 제 2 입력부(322), 소스 저항(330), 제 1 캐패시터(341) 및 게인 부스터(350)를 포함할 수 있다. 상기 증폭 회로(300)는 제 1 전류원(361), 제 2 전류원(362), 제 1 로드 캐패시터(371) 및 제 2 로드 캐패시터(372)를 더 포함할 수 있다. 도 3에서, 도 1에 도시된 구성요소와 동일 또는 유사한 구성요소에 대해서는 유사한 도면 부호를 부여하였고, 동일한 구성요소에 대한 중복되는 설명은 생략하기로 한다.
도 3에서, 상기 증폭 회로(300)는 도 1에 도시된 증폭 회로(100)와 마찬가지로 상기 제 1 공통 노드(CN1)와 상기 저전압 레일 사이에 연결되는 제 1 캐패시터(341)는 구비하는 반면, 상기 제 2 공통 노드(CN2)와 상기 저전압 레일 사이에 연결되는 제 2 캐패시터(142)에 대응되는 구성요소를 포함하지 않을 수 있다. 상기 제 1 캐패시터(341)는 가변 캐패시턴스를 갖는 프로그램 가능한 캐패시터로 구현될 수 있다. 상기 증폭 회로(300)는 상기 제 2 공통 노드(CN2)와 상기 저전압 레일 사이에 연결되는 캐패시터를 구비하지 않음으로써, 상기 증폭 회로(300)의 교류 이득의 크기 및 대역폭을 증가시킬 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 증폭 회로의 주파수에 대한 이득을 보여주는 그래프이다. 도 4a 및 도 4b에서, 가로 축은 주파수를 가리키고, 세로 축은 교류 이득의 크기를 가리킬 수 있다. 교류 이득의 크기는 데시벨(db)로 표현될 수 있다. 도 4a 및 4b에 도시된 것과 같이 상기 증폭 회로는(100, 200, 300)는 비교적 낮은 주파수에서 일정한 교류 이득을 갖는 반면, 비교적 높은 주파수에서 변화되는 교류 이득을 가질 수 있다.
도 1과 도 4a를 참조하면, 상기 증폭 회로(100)가 싱글 엔디드 신호를 수신하고 상기 게인 부스터(150)를 구비하지 않는 경우, 상기 제 1 출력 노드(ON1)로부터 출력되는 상기 출력 신호의 상보 신호(OUTB)의 교류 이득은 비교적 높은 주파수에서 증가할 수 있는 반면, 상기 제 2 출력 노드(ON2)로부터 출력되는 상기 출력 신호의 교류 이득은 비교적 높은 주파수에서 감소할 수 있다. 따라서, 상기 제 1 입력 신호(IN1)에 기초하여 상기 제 1 출력 노드(ON1)로부터 출력되는 상기 출력 신호의 상보 신호(OUTB)에는 피크가 형성될 수 있다. 하지만, 기준전압에 해당하는 제 2 입력 신호(IN2)는 전압 레벨이 변화되지 않기 때문에, 상기 제 2 출력 노드(ON2)로부터 출력되는 상기 출력 신호(OUT)에 피크를 형성시키지 못할 수 있다. 따라서, 주파수가 높아질수록 상기 출력 신호(OUT)와 상기 출력 신호의 상보 신호(OUTB)에 대한 교류 이득에는 불균형이 발생될 수 있다. 또한, 도 4a에 도시된 것과 같이, 상기 제 1 및 제 2 캐패시터(141, 142)의 캐패시턴스를 증가시키는 경우, 상기 출력 신호의 상보 신호(OUTB)를 생성하는 교류 이득의 크기 및 대역폭은 증가될 수 있다. 하지만, 상기 출력 신호(OUT)를 생성하는 교류 이득의 크기 및 대역폭은 오히려 감소될 수 있다.
상기 증폭 회로(100)가 게인 부스터(150)를 구비하는 경우, 제 2 입력 신호(IN2)로서 기준전압이 입력되더라도 도 4b에 도시된 것과 같이 상기 출력 신호(OUT)를 생성하는 교류 이득을 증가시킬 수 있다. 상기 게인 부스터(150)는 상기 제 1 입력 신호(IN1)에 기초하여 상기 제 2 공통 노드(CN2)의 전압 레벨을 변화시킴으로써, 상기 제 2 출력 노드(ON2)로부터 출력되는 상기 출력 신호(OUT)에 피크를 형성시킬 수 있다. 이 때, 상기 제 1 캐패시터(141)의 캐패시턴스가 증가할수록 상기 출력 신호의 상보 신호(OUTB)를 생성하는 교류 이득의 크기 및 대역폭이 증가될 수 있다. 반대로, 상기 제 2 캐패시터(142)의 캐패시턴스가 증가할수록 상기 출력 신호(OUT)를 생성하는 교류 이득의 크기 및 대역폭은 감소할 수 있다. 따라서, 도 2에 도시된 것과 같이, 상기 제 1 프로그램 가능한 캐패시터(241)의 캐패시턴스가 증가될수록 상기 제 2 프로그램 가능한 캐패시터(242)의 캐패시턴스를 감소시켜, 상기 증폭 회로(200)의 교류 이득을 증가시킬 수 있다. 또한, 도 3에 도시된 것과 같이, 제 2 공통 노드(CN2)와 저전압 레일 사이에 연결되는 캐패시터를 제거하여 상기 증폭 회로(300)의 교류 이득을 증가시킬 수도 있다.
도 5는 본 발명의 실시예에 따른 반도체 시스템(5)의 구성을 보여주는 도면이다. 도 5에서, 상기 반도체 시스템(5)은 제 1 반도체 장치(510) 및 제 2 반도체 장치(520)를 포함할 수 있다. 상기 제 1 반도체 장치(510)는 상기 제 2 반도체 장치(520)가 동작하는데 필요한 다양한 제어신호를 제공할 수 있다. 상기 제 1 반도체 장치(510)는 다양한 종류의 호스트 장치를 포함할 수 있다. 예를 들어, 상기 제 1 반도체 장치(510)는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor), 어플리케이션 프로세서(AP) 및 메모리 컨트롤러와 같은 호스트 장치일 수 있다. 상기 제 2 반도체 장치(520)는 예를 들어, 메모리 장치일 수 있고, 상기 메모리 장치는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다.
상기 제 2 반도체 장치(520)는 제 1 버스(501) 및 제 2 버스(502)를 통해 상기 제 1 반도체 장치(510)와 연결될 수 있다. 상기 제 1 및 제 2 버스(501, 502)는 신호를 전송하기 위한 신호 전송 경로, 링크 또는 채널일 수 있다. 상기 제 1 버스(501)는 단방향 버스일 수 있다. 상기 제 1 반도체 장치(510)는 상기 제 1 버스(501)를 통해 제 1 신호(TS1)를 상기 제 2 반도체 장치(520)로 전송할 수 있고, 상기 제 2 반도체 장치(520)는 상기 제 1 버스(501)와 연결되어 상기 제 1 반도체 장치(510)로부터 전송된 상기 제 1 신호(TS1)를 수신할 수 있다. 상기 제 1 신호(TS1)는 예를 들어, 커맨드 신호, 클럭 신호, 어드레스 신호와 같은 제어 신호들을 포함할 수 있다. 상기 제 2 버스(502)는 양방향 버스일 수 있다. 상기 제 1 반도체 장치(510)는 상기 제 2 버스(502)를 통해 제 2 신호(TS2)를 상기 제 2 반도체 장치(520)로 전송하거나 상기 제 2 버스(502)를 통해 상기 제 2 반도체 장치(520)로부터 전송된 상기 제 2 신호(TS2)를 수신할 수 있다. 상기 제 2 반도체 장치(520)는 상기 제 2 버스(502)를 통해 상기 제 2 신호(TS2)를 상기 제 1 반도체 장치(510)로 전송하거나 상기 제 2 버스(502)를 통해 상기 제 1 반도체 장치(510)로부터 전송된 상기 제 2 신호(TS2)를 수신할 수 있다. 상기 제 2 신호(TS2)는 예를 들어, 데이터일 수 있다. 일 실시예에서, 상기 제 1 및 제 2 신호(TS1, TS2)는 상보 신호(TS1B, TS2B)와 함께 차동 신호 쌍으로서 상기 제 1 및 제 2 버스(501, 502)를 통해 각각 전송될 수 있다. 일 실시예에서, 상기 제 1 및 제 2 신호(TS1, TS2)는 싱글 엔디드(single-ended) 신호로서 상기 제 1 및 제 2 버스(501, 502)를 통해 각각 전송될 수 있다.
상기 제 1 반도체 장치(510)는 제 1 전송 회로(511, TX), 제 2 전송 회로(513, TX) 및 수신 회로(514, RX)를 포함할 수 있다. 상기 제 1 전송 회로(511)는 상기 제 1 버스(501)와 연결되고, 상기 제 1 반도체 장치(510)의 내부 신호에 기초하여 상기 제 1 버스(501)를 구동하여 상기 제 2 반도체 장치(520)로 제 1 신호(TS1)를 전송할 수 있다. 상기 제 2 전송 회로(513)는 상기 제 2 버스(502)와 연결되고, 상기 제 1 반도체 장치(510)의 내부 신호에 기초하여 상기 제 2 버스(502)를 구동하여 상기 제 2 반도체 장치(520)로 상기 제 2 신호(TS2)를 전송할 수 있다. 상기 수신 회로(514)는 상기 제 2 버스(502)와 연결되고, 상기 제 2 버스(502)를 통해 상기 제 2 반도체 장치(520)로부터 전송된 상기 제 2 신호(TS2)를 수신할 수 있다. 상기 수신 회로(514)는 상기 제 2 버스(502)를 통해 전송된 상기 제 2 신호(TS2)를 차동 증폭하여 상기 제 1 반도체 장치(510)의 내부에서 사용되는 내부 신호를 생성할 수 있다. 상기 제 2 버스(502)를 통해 차동 신호 쌍이 전송될 때, 상기 수신 회로(514)는 상기 제 2 신호(TS2)와 상기 제 2 신호의 상보 신호(TS2B)를 차동 증폭하여 상기 내부 신호를 생성할 수 있다. 상기 제 2 버스(502)를 통해 싱글 엔디드 신호가 전송될 때, 상기 수신 회로(514)는 상기 제 2 신호(TS2)와 제 1 기준전압(VREF1)을 차동 증폭하여 상기 내부 신호를 생성할 수 있다. 상기 제 1 기준전압(VREF1)은 상기 제 2 신호(TS2)가 스윙하는 범위의 중간에 대응하는 전압 레벨을 가질 수 있다. 상기 수신 회로(514)는 도 1 내지 도 3에 도시된 증폭 회로(100, 200, 300)를 포함할 수 있다.
상기 제 2 반도체 장치(520)는 제 1 수신 회로(522, RX), 전송 회로(523, TX) 및 제 2 수신 회로(524, RX)를 포함할 수 있다. 상기 제 1 수신 회로(522)는 상기 제 1 버스(501)와 연결되고, 상기 제 1 버스(501)를 통해 상기 제 1 반도체 장치(510)로부터 전송된 상기 제 1 신호(TS1)를 수신할 수 있다. 상기 제 1 수신 회로(522)는 상기 제 1 버스(501)를 통해 전송된 상기 제 1 신호(TS1)를 차동 증폭하여 상기 제 2 반도체 장치(520)의 내부에서 사용되는 내부 신호를 생성할 수 있다. 상기 제 1 버스(501)를 통해 차동 신호 쌍이 전송될 때, 상기 제 1 수신 회로(522)는 상기 제 1 신호(TS1)와 상기 제 1 신호의 상보 신호(TS1B)를 차동 증폭하여 상기 내부 신호를 생성할 수 있다. 상기 제 1 버스(501)를 통해 싱글 엔디드 신호가 전송될 때, 상기 수신 회로(522)는 상기 제 1 신호(TS1)와 제 2 기준전압(VREF2)을 차동 증폭하여 상기 내부 신호를 생성할 수 있다. 상기 제 2 기준전압(VREF2)은 상기 제 1 신호(TS1)가 스윙하는 범위의 중간에 대응하는 전압 레벨을 가질 수 있다. 상기 전송 회로(523)는 상기 제 2 버스(502)와 연결되고, 상기 제 2 반도체 장치(520)의 내부 신호에 기초하여 상기 제 2 버스(502)를 구동하여 상기 제 1 반도체 장치(510)로 상기 제 2 신호(TS2)를 전송할 수 있다. 상기 제 2 수신 회로(524)는 상기 제 2 버스(502)와 연결되고, 상기 제 2 버스(502)를 통해 상기 제 1 반도체 장치(520)로부터 전송된 제 2 신호(TS2)를 수신할 수 있다. 상기 제 2 수신 회로(524)는 상기 제 2 버스(502)를 통해 전송된 상기 제 2 신호(TS2)를 차동 증폭하여 상기 제 2 반도체 장치(520)의 내부에서 사용되는 내부 신호를 생성할 수 있다. 상기 제 2 버스(502)를 통해 차동 신호 쌍이 전송될 때, 상기 제 2 수신 회로(524)는 상기 제 2 신호(TS2)와 상기 제 2 신호의 상보 신호(TS2B)를 차동 증폭하여 상기 내부 신호를 생성할 수 있다. 상기 제 2 버스(502)를 통해 싱글 엔디드 신호가 전송될 때, 상기 제 2 수신 회로(524)는 상기 제 2 신호(TS2)와 상기 제 1 기준전압(VREF1)을 차동 증폭하여 상기 내부 신호를 생성할 수 있다. 상기 제 1 및 제 2 수신 회로(522, 524)는 도 1 내지 도 3에 도시된 증폭 회로(100, 200, 300)를 포함할 수 있다.
도 6은 본 발명의 실시예에 따른 수신 회로(600)의 구성을 보여주는 도면이다. 상기 수신 회로(600)는 도 5에 도시된 수신 회로(514), 제 1 수신 회로(522) 및 제 2 수신 회로(524)로 각각 적용될 수 있다. 상기 수신 회로(600)는 연속 시간 선형 등화기(610, Continuous Time Linear Equalizer, CTLE) 및 등화 회로(620)를 포함할 수 있다. 상기 수신 회로(600)는 외부 버스(601) 또는 채널과 연결되고, 상기 외부 버스(601)를 통해 전송된 전송 신호(TS)를 수신할 수 있다. 상기 수신 회로(600)는 상기 전송 신호(TS)로부터 내부 신호(IS)를 생성할 수 있다. 상기 외부 버스(601) 또는 채널의 고주파수 손실(high frequency loss), 리플렉션(reflection) 또는 크로스 토크(crosstalk)로 인한 심볼간 간섭 (Inter Symbol Interference, ISI)이 상기 전송 신호(TS)에 발생될 수 있다. 따라서, 이전에 전송된 신호로 인해 다음에 전송될 신호에 프리커서(precursor) 간섭을 발생시킬 수 있다. 상기 연속 시간 선형 등화기(610) 및 등화 회로(620)는 상기 프리커서 간섭을 최소화시키기 위해 사용될 수 있다.
상기 연속 시간 선형 등화기(610)는 상기 외부 버스(601)와 연결되어 상기 외부 버스(601)를 통해 전송된 전송 신호(TS)를 수신할 수 있다. 상기 연속 시간 선형 등화기(610)는 상기 전송 신호(TS)를 차동 증폭 하여 수신 신호 쌍(RS, RSB)을 생성할 수 있다. 상기 수신 신호 쌍은 수신 신호(RS)와 상보 신호(RSB)를 포함할 수 있다. 상기 연속 시간 선형 등화기(610)는 직류 이득을 감소시키는 대신 교류 이득을 증가시켜 상기 전송 신호(TS)의 레벨이 천이되는 것을 정확하게 증폭하여 상기 수신 신호(RS)를 생성할 수 있다. 상기 전송 신호(TS)는 상보 신호(TSB)와 함께 차동 신호 쌍으로 전송될 수도 있고, 싱글 엔디드 신호로 전송될 수 있다. 상기 연속 시간 선형 등화기(610)는 상기 전송 신호(TS)와 상보 신호(TSB)를 차동 증폭하여 상기 수신 신호(RS)를 생성할 수도 있고, 싱글 엔디드 신호로서 전송된 상기 전송 신호(TS)와 기준전압(VREF)을 차동 증폭하여 상기 수신 신호(RS)를 생성할 수도 있다. 도 1 내지 도 3에 도시된 증폭 회로(100, 200, 300)는 상기 연속 시간 선형 등화기(610)로 적용될 수 있다.
상기 등화 회로(620)는 상기 수신 신호 쌍(RS, RSB)을 수신하여 상기 내부 신호(IS)를 생성할 수 있다. 상기 등화 회로(620)는 상기 수신 신호 쌍(RS, RSB)에서 발생할 수 있는 프리커서 간섭을 제거시켜 상기 내부 신호(IS)를 생성할 수 있다. 상기 등화 회로(620)는 상기 수신 회로(600)가 적용되는 반도체 장치의 특성에 따라 다양한 형태로 구현될 수 있다. 상기 등화 회로(620)는 결정 피드백 등화 회로 (decision feedback equalization circuit) 및 피드 포워드 등화 회로 (feed forward equalization circuit) 중 하나 이상을 포함할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (24)
- 고전압 레일과 제 1 출력 노드 및 제 2 출력 노드 사이에 연결되는 로드부;
상기 제 1 출력 노드와 제 1 공통 노드 사이에 연결되고, 제 1 입력 신호에 기초하여 상기 제 1 출력 노드의 전압 레벨을 변화시키는 제 1 입력부;
상기 제 2 출력 노드와 제 2 공통 노드 사이에 연결되고, 제 2 입력 신호에 기초하여 상기 제 2 출력 노드의 전압 레벨을 변화시키고, 상기 제 2 출력 노드를 통해 출력 신호가 출력되는 제 2 입력부;
상기 제 1 공통 노드와 제 2 공통 노드 사이에 연결되는 소스 저항;
상기 제 1 공통 노드와 저전압 레일 사이에 연결되는 제 1 캐패시터;
상기 제 2 공통 노드와 상기 저전압 레일 사이에 연결되는 제 2 캐패시터; 및
상기 제 1 입력 신호를 수신하여 상기 제 2 공통 노드의 전압 레벨을 변화시키는 게인 부스터를 포함하는 증폭 회로. - 제 1 항에 있어서,
상기 로드부는 상기 고전압 레일과 상기 제 1 출력 노드 사이에 연결되는 제 1 저항 소자; 및
상기 고전압 레일과 상기 제 2 출력 노드 사이에 연결되는 제 2 저항 소자를 포함하는 증폭 회로. - 제 1 항에 있어서,
상기 제 1 입력부는 게이트로 상기 제 1 입력 신호를 수신하고, 드레인이 상기 제 1 출력 노드와 연결되며, 소스가 상기 제 1 공통 노드와 연결되는 제 1 트랜지스터를 포함하는 증폭 회로. - 제 1 항에 있어서,
상기 제 2 입력부는 게이트로 상기 제 2 입력 신호를 수신하고, 드레인이 상기 제 2 출력 노드와 연결되며, 소스가 상기 제 2 공통 노드와 연결되는 제 2 트랜지스터를 포함하는 증폭 회로. - 제 1 항에 있어서,
상기 소스 저항은 가변 저항 값을 갖는 프로그램 가능한 저항 소자인 증폭 회로. - 제 1 항에 있어서,
상기 게인 부스터는 일 단으로 상기 제 1 입력 신호를 수신하고, 타 단이 상기 제 2 공통 노드와 연결되는 부스팅 캐패시터를 포함하는 증폭 회로. - 제 1 항에 있어서,
상기 제 1 입력 신호는 싱글 엔디드 신호이고, 상기 제 2 입력 신호는 상기 제 1 입력 신호가 스윙하는 범위의 중간에 대응하는 전압 레벨을 갖는 기준전압인 증폭 회로. - 고전압 레일과 제 1 출력 노드 및 제 2 출력 노드 사이에 연결되는 로드부;
상기 제 1 출력 노드와 제 1 공통 노드 사이에 연결되고, 제 1 입력 신호에 기초하여 상기 제 1 출력 노드의 전압 레벨을 변화시키는 제 1 입력부;
상기 제 2 출력 노드와 제 2 공통 노드 사이에 연결되고, 제 2 입력 신호에 기초하여 상기 제 2 출력 노드의 전압 레벨을 변화시키고, 상기 제 2 출력 노드를 통해 출력 신호가 출력되는 제 2 입력부;
상기 제 1 공통 노드와 제 2 공통 노드 사이에 연결되는 소스 저항;
상기 제 1 공통 노드와 저전압 레일 사이에 연결되는 제 1 프로그램 가능한 캐패시터;
상기 제 2 공통 노드와 상기 저전압 레일 사이에 연결되는 제 2 프로그램 가능한 캐패시터; 및
상기 제 1 입력 신호를 수신하여 상기 제 2 공통 노드의 전압 레벨을 변화시키는 게인 부스터를 포함하는 증폭 회로. - 제 8 항에 있어서,
상기 로드부는 상기 고전압 레일과 상기 제 1 출력 노드 사이에 연결되는 제 1 저항 소자; 및
상기 고전압 레일과 상기 제 2 출력 노드 사이에 연결되는 제 2 저항 소자를 포함하는 증폭 회로. - 제 8 항에 있어서,
상기 제 1 입력부는 게이트로 상기 제 1 입력 신호를 수신하고, 드레인이 상기 제 1 출력 노드와 연결되며, 소스가 상기 제 1 공통 노드와 연결되는 제 1 트랜지스터를 포함하는 증폭 회로. - 제 8 항에 있어서,
상기 제 2 입력부는 게이트로 상기 제 2 입력 신호를 수신하고, 드레인이 상기 제 2 출력 노드와 연결되며, 소스가 상기 제 2 공통 노드와 연결되는 제 2 트랜지스터를 포함하는 증폭 회로. - 제 8 항에 있어서,
상기 소스 저항은 가변 저항 값을 갖는 프로그램 가능한 저항 소자인 증폭 회로. - 제 8 항에 있어서,
상기 제 1 프로그램 가능한 캐패시터는 상기 제 2 프로그램 가능한 캐패시터와 서로 다른 캐패시턴스를 갖는 증폭 회로. - 제 8 항에 있어서,
상기 제 1 프로그램 가능한 캐패시터의 캐패시턴스가 증가할수록 상기 제 2 프로그램 가능한 캐패시터의 캐패시턴스는 감소되는 증폭 회로. - 제 8 항에 있어서,
상기 게인 부스터는 일 단으로 상기 제 1 입력 신호를 수신하고, 타 단이 상기 제 2 공통 노드와 연결되는 부스팅 캐패시터를 포함하는 증폭 회로. - 제 8 항에 있어서,
상기 제 1 입력 신호는 싱글 엔디드 신호이고, 상기 제 2 입력 신호는 상기 제 1 입력 신호가 스윙하는 범위의 중간에 대응하는 전압 레벨을 갖는 기준전압인 증폭 회로. - 고전압 레일과 제 1 출력 노드 및 제 2 출력 노드 사이에 연결되는 로드부;
상기 제 1 출력 노드와 제 1 공통 노드 사이에 연결되고, 제 1 입력 신호에 기초하여 상기 제 1 출력 노드의 전압 레벨을 변화시키는 제 1 입력부;
상기 제 2 출력 노드와 제 2 공통 노드 사이에 연결되고, 제 2 입력 신호에 기초하여 상기 제 2 출력 노드의 전압 레벨을 변화시키고, 상기 제 2 출력 노드로부터 출력 신호가 출력되는 제 2 입력부;
상기 제 1 공통 노드와 제 2 공통 노드 사이에 연결되는 소스 저항;
상기 제 1 공통 노드와 저전압 레일 사이에 연결되는 캐패시터; 및
상기 제 1 입력 신호를 수신하여 상기 제 2 공통 노드의 전압 레벨을 변화시키는 게인 부스터를 포함하는 증폭 회로. - 제 17 항에 있어서,
상기 로드부는 상기 고전압 레일과 상기 제 1 출력 노드 사이에 연결되는 제 1 저항 소자; 및
상기 고전압 레일과 상기 제 2 출력 노드 사이에 연결되는 제 2 저항 소자를 포함하는 증폭 회로. - 제 17 항에 있어서,
상기 제 1 입력부는 게이트로 상기 제 1 입력 신호를 수신하고, 드레인이 상기 제 1 출력 노드와 연결되며, 소스가 상기 제 1 공통 노드와 연결되는 제 1 트랜지스터를 포함하는 증폭 회로. - 제 17 항에 있어서,
상기 제 2 입력부는 게이트로 상기 제 2 입력 신호를 수신하고, 드레인이 상기 제 2 출력 노드와 연결되며, 소스가 상기 제 2 공통 노드와 연결되는 제 2 트랜지스터를 포함하는 증폭 회로. - 제 17 항에 있어서,
상기 소스 저항은 가변 저항 값을 갖는 프로그램 가능한 저항인 증폭 회로. - 제 17 항에 있어서,
상기 캐패시터는 가변 캐패시턴스를 갖는 프로그램 가능한 캐패시터인 증폭 회로. - 제 17 항에 있어서,
상기 게인 부스터는 일 단으로 상기 제 1 입력 신호를 수신하고, 타 단이 상기 제 2 공통 노드와 연결되는 부스팅 캐패시터를 포함하는 증폭 회로. - 제 17 항에 있어서,
상기 제 1 입력 신호는 싱글 엔디드 신호이고, 상기 제 2 입력 신호는 상기 제 1 입력 신호가 스윙하는 범위의 중간에 대응하는 전압 레벨을 갖는 기준전압인 증폭 회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180081451A KR102555449B1 (ko) | 2018-07-13 | 2018-07-13 | 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템 |
| US16/228,110 US10778163B2 (en) | 2018-07-13 | 2018-12-20 | Amplification circuit, and receiving circuit, semiconductor apparatus and semiconductor system using the amplification circuit |
| TW107146780A TWI751395B (zh) | 2018-07-13 | 2018-12-24 | 放大電路及使用其的接收電路、半導體裝置和半導體系統 |
| CN201811622231.0A CN110719080B (zh) | 2018-07-13 | 2018-12-28 | 放大电路及使用其的接收电路、半导体装置和半导体系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180081451A KR102555449B1 (ko) | 2018-07-13 | 2018-07-13 | 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200007397A true KR20200007397A (ko) | 2020-01-22 |
| KR102555449B1 KR102555449B1 (ko) | 2023-07-18 |
Family
ID=69139732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180081451A KR102555449B1 (ko) | 2018-07-13 | 2018-07-13 | 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10778163B2 (ko) |
| KR (1) | KR102555449B1 (ko) |
| CN (1) | CN110719080B (ko) |
| TW (1) | TWI751395B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220013286A (ko) * | 2020-07-24 | 2022-02-04 | 엘지전자 주식회사 | 신호 수신 장치 및 신호 수신 장치의 신호 처리 방법 |
| US11411781B2 (en) | 2020-07-24 | 2022-08-09 | Lg Electronics Inc. | Signal receiving apparatus and signal processing method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10796729B2 (en) * | 2019-02-05 | 2020-10-06 | Micron Technology, Inc. | Dynamic allocation of a capacitive component in a memory device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043710A (en) * | 1997-11-14 | 2000-03-28 | Mitel Semiconductor Limited | Low-voltage amplifiers |
| KR20120023578A (ko) * | 2010-09-02 | 2012-03-13 | 페어차일드 세미컨덕터 코포레이션 | 집적 회로 단일단-차동 증폭기 |
| KR20150049429A (ko) * | 2013-10-30 | 2015-05-08 | 에스케이하이닉스 주식회사 | 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기 |
| KR20160005431A (ko) * | 2014-07-07 | 2016-01-15 | 한국전자통신연구원 | 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1007477A3 (nl) | 1993-09-06 | 1995-07-11 | Philips Electronics Nv | Oscillator. |
| KR100518230B1 (ko) * | 2003-06-16 | 2005-10-04 | 주식회사 하이닉스반도체 | 메모리 장치의 감지 증폭기용 구동전압 드라이버 |
| US7193468B2 (en) * | 2004-05-14 | 2007-03-20 | Electronics And Telecommunications Research Institute | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic |
| US8228120B2 (en) * | 2009-05-29 | 2012-07-24 | Intersil Americas Inc. | Negative capacitance synthesis for use with differential circuits |
| US8212620B2 (en) * | 2009-08-28 | 2012-07-03 | Rockford Corporation | Boosted-rail amplifier |
| CN201813350U (zh) * | 2010-10-19 | 2011-04-27 | 杭州电子科技大学 | 低压轨至轨运算放大电路 |
| US8610497B2 (en) * | 2011-07-14 | 2013-12-17 | Infineon Technologies Ag | System and method for capacitive signal source amplifier |
| EP2557687B1 (en) * | 2011-08-11 | 2018-06-13 | Telefonaktiebolaget LM Ericsson (publ) | Low-noise amplifier, receiver, method and computer program |
| KR20150025780A (ko) * | 2013-08-30 | 2015-03-11 | 에스케이하이닉스 주식회사 | 반도체 장치의 증폭 회로 |
| KR20170025883A (ko) * | 2015-08-31 | 2017-03-08 | 에스케이하이닉스 주식회사 | 버퍼 회로, 이를 이용하는 리시버 및 시스템 |
-
2018
- 2018-07-13 KR KR1020180081451A patent/KR102555449B1/ko active IP Right Grant
- 2018-12-20 US US16/228,110 patent/US10778163B2/en active Active
- 2018-12-24 TW TW107146780A patent/TWI751395B/zh active
- 2018-12-28 CN CN201811622231.0A patent/CN110719080B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043710A (en) * | 1997-11-14 | 2000-03-28 | Mitel Semiconductor Limited | Low-voltage amplifiers |
| KR20120023578A (ko) * | 2010-09-02 | 2012-03-13 | 페어차일드 세미컨덕터 코포레이션 | 집적 회로 단일단-차동 증폭기 |
| KR20150049429A (ko) * | 2013-10-30 | 2015-05-08 | 에스케이하이닉스 주식회사 | 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기 |
| KR20160005431A (ko) * | 2014-07-07 | 2016-01-15 | 한국전자통신연구원 | 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기 |
Non-Patent Citations (1)
| Title |
|---|
| 논문1 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220013286A (ko) * | 2020-07-24 | 2022-02-04 | 엘지전자 주식회사 | 신호 수신 장치 및 신호 수신 장치의 신호 처리 방법 |
| US11411781B2 (en) | 2020-07-24 | 2022-08-09 | Lg Electronics Inc. | Signal receiving apparatus and signal processing method thereof |
| US11777766B2 (en) | 2020-07-24 | 2023-10-03 | Lg Electronics Inc. | Signal receiving apparatus and signal processing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202007073A (zh) | 2020-02-01 |
| US20200021260A1 (en) | 2020-01-16 |
| TWI751395B (zh) | 2022-01-01 |
| US10778163B2 (en) | 2020-09-15 |
| KR102555449B1 (ko) | 2023-07-18 |
| CN110719080B (zh) | 2023-10-13 |
| CN110719080A (zh) | 2020-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
| KR102003926B1 (ko) | 디엠퍼시스 버퍼 회로 | |
| KR102661496B1 (ko) | 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템 | |
| US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
| US11223503B2 (en) | Signal receiver circuit, and semiconductor apparatus and semiconductor system including the signal receiver circuit | |
| KR102555449B1 (ko) | 증폭 회로, 이를 이용하는 수신 회로, 반도체 장치, 및 반도체 시스템 | |
| KR20170025883A (ko) | 버퍼 회로, 이를 이용하는 리시버 및 시스템 | |
| CN113258919B (zh) | 接收电路和使用其的半导体装置和半导体系统 | |
| KR102618526B1 (ko) | 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템 | |
| JP7514070B2 (ja) | 受信回路並びに受信回路を用いる半導体装置及び半導体システム | |
| US11233489B2 (en) | Amplifier and receiving circuit, semiconductor apparatus, and semiconductor system using the same | |
| US11381210B2 (en) | Amplifier, and receiving circuit, semiconductor apparatus and semiconductor system including the amplifier | |
| KR20230032191A (ko) | 이득을 조절할 수 있는 버퍼 회로, 이를 포함하는 수신 회로 및 반도체 장치 | |
| KR100863007B1 (ko) | 데이터 입력 회로 | |
| KR20190098491A (ko) | 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |